10.5.2 靜態(tài)隨機(jī)存儲(chǔ)器與閃存_第1頁
10.5.2 靜態(tài)隨機(jī)存儲(chǔ)器與閃存_第2頁
10.5.2 靜態(tài)隨機(jī)存儲(chǔ)器與閃存_第3頁
10.5.2 靜態(tài)隨機(jī)存儲(chǔ)器與閃存_第4頁
10.5.2 靜態(tài)隨機(jī)存儲(chǔ)器與閃存_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1第十章數(shù)字集成電路基本單元與版圖10.1TTL基本電路10.2CMOS基本門電路及版圖實(shí)現(xiàn)10.3數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計(jì)10.4焊盤輸入輸出單元10.5了解CMOS存儲(chǔ)器210.5.2靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）圖10.59靜態(tài)RAM單元的各種結(jié)構(gòu)3圖10.60CMOSSRAM單元的電路拓?fù)浣Y(jié)構(gòu)

在互補(bǔ)位線上帶有PMOS列上拉晶體管。存儲(chǔ)單元由一個(gè)簡(jiǎn)單的CMOS鎖存器（兩個(gè)背對(duì)背連接的反相器）及兩個(gè)互補(bǔ)存取晶體管（VT3和VT4）構(gòu)成。

最重要的優(yōu)點(diǎn)是靜態(tài)功耗非常小，實(shí)際上它只受PMOS晶體管漏電流的限制。410.5.3閃存閃存單元由一個(gè)帶浮柵的晶體管構(gòu)成，該晶體管的閾值電壓可通過在其柵極上施加電場(chǎng)而被反復(fù)改變(編程)。通過溝道熱電子注入或Fowler-Nordheim隧穿機(jī)理向MOS晶體管的浮柵存儲(chǔ)或釋放電子，就可以對(duì)閃存的單元數(shù)據(jù)編程。圖10.61閃存存儲(chǔ)器的數(shù)據(jù)編程及擦除方法5閃存單元的等效耦合電容電路

當(dāng)給控制柵極和漏極加電壓(VCG和VD)時(shí)，浮柵的電壓(VFG)可以用耦合電容表示為：VCG和VD分別為控制柵和漏極的電壓。

用VT(FG)代替式(10.26)中的VFG并整

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論