《微電子制造工藝技術(shù)》課件第5章

5.1集成電路設(shè)計簡介5.2集成電路的四項基礎(chǔ)工藝概述復(fù)習(xí)思考題5.1.1概述

集成電路設(shè)計通常有兩種途徑：正向設(shè)計和逆向設(shè)計。

正向設(shè)計是指由電路指標(biāo)、功能出發(fā)，進行邏輯設(shè)計(子系統(tǒng)設(shè)計)，再由邏輯圖進行電路設(shè)計，最后由電路進行版圖設(shè)計，同時還要進行工藝設(shè)計。5.1集成電路設(shè)計簡介正向設(shè)計的設(shè)計流程為：根據(jù)功能要求畫出系統(tǒng)框圖→劃分成子系統(tǒng)(功能塊)進行邏輯設(shè)計→由邏輯圖或功能塊功能要求進行電路設(shè)計→由電路圖設(shè)計版圖，根據(jù)電路及現(xiàn)有工藝條件，經(jīng)模擬驗證再繪制總圖→工藝設(shè)計(如原材料選擇，設(shè)計工藝參數(shù)、工藝方案，確定工藝條件、工藝流程)。如有成熟的工藝，就根據(jù)電路的性能要求選擇合適的工藝加以修改、補充或組合。這里所說的工藝條件包含源的種類、溫度、時間、流量、注入劑量和能量、工藝參數(shù)及檢測手段等內(nèi)容。逆向設(shè)計又稱解剖分析，通過仿制原產(chǎn)品，獲取先進的集成電路設(shè)計思想、版圖設(shè)計技術(shù)、制造工藝等設(shè)計和制造的秘密，綜合各家優(yōu)點，確定工藝參數(shù)，制定工藝條件和工藝流程，推出更先進的產(chǎn)品。

逆向設(shè)計的設(shè)計流程為：

第一步，提取橫向尺寸。主要內(nèi)容包括：打開封裝→放大、照相→提取復(fù)合版圖→拼復(fù)合版圖→提取電路圖、器件尺寸和設(shè)計規(guī)則→電路模擬、驗證所提取的電路→畫版圖

第二步，提取縱向尺寸。即用掃描電鏡、擴展電阻儀等提取氧化層厚度、金屬膜厚度、多晶硅厚度、結(jié)深、基區(qū)寬度等縱向尺寸和縱向雜質(zhì)分布。

第三步，測試產(chǎn)品的電學(xué)參數(shù)。電學(xué)參數(shù)包括開啟電壓、薄膜電阻、放大倍數(shù)、特征頻率等。逆向設(shè)計在提取縱向尺寸和測試產(chǎn)品的電學(xué)參數(shù)的基礎(chǔ)上確定工藝參數(shù)，制定工藝條件和工藝流程。

可見，不管是正向設(shè)計還是逆向設(shè)計，在由產(chǎn)品提取出電路圖和邏輯關(guān)系后，還要經(jīng)過工藝設(shè)計、版圖設(shè)計才能完成集成電路設(shè)計。所以，又可以說集成電路設(shè)計包括邏輯(或功能)設(shè)計、電路設(shè)計、版圖設(shè)計和工藝設(shè)計。

電路設(shè)計是產(chǎn)生芯片整個過程的第一步。電路設(shè)計從布局和邏輯功能圖開始，設(shè)計結(jié)果可以是邏輯電路圖或布爾代數(shù)式，或者是由特定語言所描述的邏輯關(guān)系。在根據(jù)要求得出集成電路主要功能模塊后，電路設(shè)計詳細分析線路的工作原理，了解其特性和參數(shù)，掌握元件參數(shù)變化、溫度變化對電路參數(shù)的影響。電路設(shè)計的目的是確定滿足電路性能(例如：直流特性、開關(guān)特性和頻率響應(yīng)等)的電路結(jié)構(gòu)和元件參數(shù)，并考慮由于環(huán)境變化(如溫度變化)和制造工藝偏差所引起的性能變化。

電路設(shè)計的方法一般由設(shè)計工程師根據(jù)電路的性能要求，采用人機交互方法，設(shè)計好電路結(jié)構(gòu)并確定元件參數(shù)，然后用電路模擬程序，進行性能模擬，輸出模擬結(jié)果，最后由設(shè)計人員來評價好壞，并決定是否修改。版圖設(shè)計是根據(jù)邏輯功能和電路結(jié)構(gòu)要求以及工藝制造約束條件來設(shè)計集成電路版圖。在版圖設(shè)計中，要遵守版圖設(shè)計規(guī)則。所謂版圖設(shè)計規(guī)則，是指為了保證電路的功能和一定的成品率而提出的一組最小尺寸，如最小線寬、最小可開孔、線條間的最小間距、最小套刻間距等。在版圖設(shè)計時，只要遵守版圖設(shè)計規(guī)則，所設(shè)計出的版圖就能保證生產(chǎn)出具有一定成品率的合格產(chǎn)品。另外，設(shè)計規(guī)則是設(shè)計者和電路生產(chǎn)廠之間的接口，由于各廠家的設(shè)備和工藝水平不同，因此各廠家所提供給設(shè)計者的設(shè)計規(guī)則也是不同的。設(shè)計者只有根據(jù)廠家所提供的設(shè)計規(guī)則進行版圖設(shè)計，所設(shè)計出的版圖才能在該廠生產(chǎn)出具有一定成品率的合格產(chǎn)品。工藝設(shè)計主要根據(jù)超精細加工水平以及擴散、離子注入等半導(dǎo)體工藝來確定晶體管的尺寸，例如，設(shè)計雙極型晶體管的射極寬度、面積、基極面積、雜質(zhì)濃度等，或MOS管的溝道長、寬、柵極厚度、雜質(zhì)濃度等。其次是確定布線的寬度和線間距等的設(shè)計規(guī)則，并根據(jù)功率損耗、開關(guān)特性等電氣指標(biāo)和制造工藝方面的限制條件來設(shè)計器件。工藝設(shè)計要求全面熟悉工藝過程和步驟，掌握各種工藝參數(shù)。進行版圖設(shè)計，必須首先掌握一整套具體工藝參數(shù)，這些參數(shù)包括材料特性參數(shù)、氧化擴散工藝參數(shù)、工藝水平參數(shù)等等。電路設(shè)計、工藝設(shè)計、版圖設(shè)計是集成電路設(shè)計的三個重要組成部分，它們之間是不能互相孤立的，在對電路進行版圖設(shè)計之前，必須詳細地分析線路的工作原理，了解其特性和參數(shù)，掌握電路在各種工作狀態(tài)下的特性以及各種影響因素(如元件參數(shù)變化、溫度變化等對電路參數(shù)的影響)。必要時，可以對線路進行模擬實驗或模擬分析，以獲取電路的實際資料，同時，應(yīng)全面熟悉工藝過程和步驟，掌握各工藝參數(shù)，只有在對線路和工藝具有深刻的理解和掌握的基礎(chǔ)上，才能設(shè)計出切實可行的高質(zhì)量版圖。5.1.2工藝設(shè)計

在掌握一套完整的具體工藝參數(shù)基礎(chǔ)上，才能開始集成電路的版圖設(shè)計。這些工藝參數(shù)主要包括材料特性參數(shù)、氧化擴散工藝參數(shù)及光刻水平參數(shù)等。由于受工藝水平的限制以及電路參數(shù)對各工藝參數(shù)互相制約的要求，常規(guī)工藝在參數(shù)的選取中大都作了折中。提高目前電路的工藝水平，采用新的工藝裝備和技術(shù)手段，是提高電路性能和開拓新型電路的重要途徑。

本小節(jié)以目前相對比較穩(wěn)定和成熟的TTL電路工藝為例，簡單分析工藝參數(shù)的選取。

1.襯底材料參數(shù)的選取

采用PN結(jié)隔離的TTL電路中，襯底采用<111>晶向P型大圓片。<111>向原子面密度最大，雜質(zhì)沿此晶向的擴散速度最慢，使擴散過程較易控制，獲得的PN結(jié)面較為平整。單晶片厚度取200～400μm，太薄晶片易碎，太厚浪費材料。考慮到襯底結(jié)的反向擊穿電壓要求較高，隔離結(jié)的寄生電容要求較小等因素，襯底的電阻率不應(yīng)太低，一般取ρ=8～13Ω·cm，但也不宜過高，防止因摻雜濃度過低，N型外延過程中，部分P型襯底反型為N型。此外，襯底材料的質(zhì)量要好，晶格缺陷如位錯等應(yīng)嚴格控制，否則，當(dāng)雜質(zhì)高溫擴散時，如外延層晶格缺陷較多，摻雜原子將沿著晶體缺陷快速擴散，最終在器件中形成結(jié)面平整度不良或?qū)щ姕系赖谋撞。怪瞥傻碾娐返蛽舸┗蚵╇娏骱艽蟆?/p>

2.埋層擴散的工藝參數(shù)選取

隱埋層擴散應(yīng)采用如銻、砷等慢擴散雜質(zhì)進行擴散。擴散層方塊電阻控制在15～20Ω/

，若埋層擴散濃度太低，R

較大，則制成的晶體管集電極串聯(lián)電阻會增大，管子以及電路的性能會變差。若擴散濃度太高，則埋層表面形成合金點，無法保證其后的外延層晶格完整性。

3.外延層的工藝參數(shù)選取

外延工藝是電路制造中的關(guān)鍵工藝之一，外延層的質(zhì)量參數(shù)主要有摻雜濃度、厚度、晶格缺陷等。從提高晶體管擊穿電壓BVCBO、BVCEO和減小各PN結(jié)電容的角度考慮，外延層摻雜濃度低些，電阻率高些是有利的，但從減小晶體管集電極串聯(lián)電阻，降低飽和壓降，提高晶體管開關(guān)速度和減小電流調(diào)制效應(yīng)角度考慮，電阻率過高又是不利的。目前常選用的電阻率為0.2～0.5Ω·cm。外延層厚度一般應(yīng)大于硼擴基區(qū)深度、埋層反擴散深度和工藝過程中各次氧化消耗的外延層厚度之和，必要時還應(yīng)考慮晶體管集電結(jié)的勢壘擴展寬度。在一般采用PN結(jié)隔離的電路中，為保證隔離擴散的深度和濃度，使隔離槽和隔離槽的橫向擴散占去了電路總面積中的相當(dāng)多部分，因此，若采用薄外延層工藝，則隔離擴散時間和占用的芯片面積可大幅減少，電路面積幾乎可縮小一半。電路面積縮小后，還帶來成品率提高和電路性能改善的好處，但采用薄外延后，由于埋層反擴散使集電區(qū)雜質(zhì)濃度加大，會降低晶體管的擊穿電壓，這時隱埋擴散可改用擴散系數(shù)較小的砷作為雜質(zhì)源。此外，集電結(jié)深和發(fā)射結(jié)深也應(yīng)相應(yīng)減小些。

4.基區(qū)硼擴散和發(fā)射區(qū)磷擴散的工藝參數(shù)選取

基區(qū)淡硼擴散和發(fā)射區(qū)濃磷擴散的主要工藝參數(shù)是薄層方塊電阻(或摻雜濃度)和擴散結(jié)深。再分布后基區(qū)硼擴的方塊電阻一般控制在150～200Ω/

，這時表面摻雜濃度約為1018/cm3，結(jié)深控制在2～3μm；發(fā)射區(qū)磷擴的方塊電阻約在2～3Ω/

，相應(yīng)表面摻雜濃度1023/cm3，結(jié)深為1～2μm。方塊電阻或摻雜濃度的高低，主要影響到晶體管的結(jié)電容、擊穿電壓、電流增益和擴散電阻的阻值，必須綜合考慮，合理選擇確定。在采用薄外延層工藝時，基區(qū)和發(fā)射區(qū)的擴散結(jié)深要相應(yīng)淺些。如基區(qū)結(jié)深常減小到1μm，甚至更小。作淺結(jié)工藝制得的晶體管可以有許多優(yōu)點，如基區(qū)薄了，即Wb減小，晶體管的fT及β值將提高；晶體管圖形尺寸可縮小，整個管子的電容寄生也將減?。粶\結(jié)擴散使晶體管基區(qū)的雜質(zhì)濃度相應(yīng)提高，有利于改善管子的大電流特性。發(fā)射區(qū)擴散結(jié)深相應(yīng)減小后，要注意這時磷擴的濃度不要高到出現(xiàn)反常分布的程度，免得引起過多的位錯線，同時過高的磷擴濃度將造成“重摻雜效應(yīng)”，使發(fā)射區(qū)有效載流子濃度反而下降，發(fā)射效率從而降低，管子的電流增益也下降?？傊?，淺結(jié)擴散具有相當(dāng)多的優(yōu)點，但也有一定的工藝難度，成品率受表面缺陷的影響較大。為改善電路的表面狀態(tài)，應(yīng)進行表面鈍化處理，并注意防止和去除有害雜質(zhì)，如Na+離子的沾污等。

5.光刻工藝基本尺寸的選取

一般而言，生產(chǎn)線的工藝水平在一定時期內(nèi)具有相對的穩(wěn)定性。光刻工藝的基本尺寸是由生產(chǎn)線的實際工藝水平并參考電路的性能要求而選定的。按不同的電路要求，各光刻基本尺寸可在一定的范圍內(nèi)有所變動。需選取的光刻基本尺寸主要有：

(1)最小光刻孔(或線條)的尺寸。最小光刻孔尺寸限制了引線孔的最小尺寸、電阻條的最小寬度和鋁條之間的最小間距。最小光刻孔的大小由制版和光刻水平來決定。光刻孔設(shè)計太小，開孔合格率下降，電路成品率會受到影響；光刻孔設(shè)計太大，電路的尺寸增大，集成度降低，成品率也會下降。

(2)最小套準(zhǔn)間距。套準(zhǔn)間距決定了各次光刻間的套準(zhǔn)精度，最小套準(zhǔn)間距由制版精度和光刻水平來決定。

(3)隔離槽寬度。隔離槽寬度應(yīng)大于最小光刻線條寬度。由于隔離槽較長，太窄容易間斷，而且因橫向擴散，它的寬度大小對隔離擴散的濃度也有一定影響，因此隔離槽寬度總是取得比最小光刻寬度為大。

(4)隔離槽到其他擴散圖形的間距。假定隔離槽的橫向擴散長度相當(dāng)于外延層厚度，基區(qū)橫向擴散長度相當(dāng)于基區(qū)擴散的深度，隔離槽到相鄰擴散圖形的間距(如隔離槽到晶體管基區(qū)的距離)應(yīng)大于外延層厚度、基區(qū)擴散深度和光刻套準(zhǔn)精度三者之和?？紤]到外延層厚度的誤差、反偏隔離結(jié)的勢壘擴展和其他各種工藝因素的影響，這個間距還有適當(dāng)放大的必要。取值過小，會引起隔離槽與相鄰擴散圖形間的穿通或低擊穿；取值過大，會降低電路的集成度，增加寄生電容和漏電流，降低電路成品率。5.1.3版圖設(shè)計

熟悉了線路及特性，掌握了各工藝參數(shù)和光刻基本尺寸后，即可進行版圖設(shè)計。版圖設(shè)計的程序為：先對線路劃分隔離區(qū)，再對各隔離區(qū)上的各元件進行圖形及尺寸設(shè)計，最后進行排版、布線，繪制出電路的總圖。

1.版圖設(shè)計主要內(nèi)容

電路的版圖設(shè)計，是根據(jù)電路參數(shù)應(yīng)達到的要求，結(jié)合實際工藝條件，按照已確定的電路的線路形式設(shè)計各個元件的具體圖形和尺寸，并進行排版布線，得到一套符合要求的光刻掩模版的過程。其內(nèi)容主要包括：組件設(shè)計、芯片規(guī)劃、劃分和布局、總體布線、詳細布線、人機交互設(shè)計等。

(1)組件設(shè)計。對于一個芯片，可以由小到大地進行組件設(shè)計。最小的單位是元件，由元件到門，由門到元胞，由元胞到宏單元，由宏單元到芯片。其中門、元胞和宏單元都可以作為新的組件。

(2)芯片規(guī)劃。芯片規(guī)劃是根據(jù)已知組件的個數(shù)和連接表，估計芯片所需要的面積，包括組件占有的面積和布線區(qū)域面積之和。通常，布線區(qū)域面積約占芯片面積的50%。

(3)劃分和布局。所謂劃分，就是自頂向下地將芯片分成兩塊，然后再對每塊一分為二，如此繼續(xù)下去，直到被劃分的每一小塊只包含一個組件為止。把每一個組件考慮成一個點，根據(jù)組件之間的連接表，在芯片上分配各個組件的位置使得所占芯片面積最小，這就是布局。

(4)總體布線和詳細布線?？傮w布線是從總的方面考慮布線方式，合理分配布線空間使布線均勻合理，并符合電性能要求，對于每一條連線，指定其經(jīng)過的布線區(qū)域。

詳細布線則是根據(jù)芯片的層次在布線區(qū)域中進行具體連線。

(5)人機交互設(shè)計。人機交互設(shè)計主要是用來保證100%的布通率，并通過人工干預(yù)，調(diào)整布局布線結(jié)果，使之更為合理。

2.版圖設(shè)計規(guī)則

版圖設(shè)計規(guī)則通?？煞殖蓛煞N類型，第一類叫做“自由格式”，第二類叫做“規(guī)整格式”。

在自由格式規(guī)則中，每個被規(guī)定的尺寸之間沒有必然的比例關(guān)系。這種方法的優(yōu)點是各尺寸可相對獨立地選擇，可以把每個尺寸定得更合理，所以電路性能好，芯片尺寸小。缺點是對于一個設(shè)計級別，就要有一整套數(shù)字，而不能按比例放大、縮小。在規(guī)整格式規(guī)則中，絕大多數(shù)尺寸規(guī)定為某一特征尺寸λ的某個倍數(shù)。這樣一來，就可使整個設(shè)計規(guī)則簡化。例如對于雙極型集成電路，是以引線孔為基準(zhǔn)，尺寸規(guī)定如下：

(1)引線孔的最小尺寸為2λ×2λ；

(2)金屬條的最小寬度為2λ，擴散區(qū)(包括基區(qū)、發(fā)射區(qū)和集電區(qū))的最小寬度為2λ，P+隔離框的最小寬度為2λ。

(3)基區(qū)各邊覆蓋發(fā)射區(qū)(對I2L為集電區(qū))的最小富裕量為2λ，擴散區(qū)對引線孔各邊留有的富裕量大于或等于1λ，埋層對基區(qū)各邊應(yīng)留有的富裕量大于或等于1λ。

(4)除N+埋層與P+隔離槽間的最小間距應(yīng)為4λ外，其余的最小間距均為2λ。這是因為P+的隔離擴散深度較深，故橫向擴散也大，所以應(yīng)留有較大余量。

規(guī)整格式的優(yōu)點是簡化了設(shè)計規(guī)則，對于不同的設(shè)計級別，只要代入相應(yīng)的λ值即可，有利于版圖的計算機輔助設(shè)計。缺點是有時增加了工藝難度，有時浪費了部分芯片面積，而且電路性能也不如自由格式。

3.版圖設(shè)計的一般原則

簡單來說，劃分隔離區(qū)原則、確定元件圖形尺寸基本原則、排版和布線基本原則是設(shè)計過程中需遵循的版圖設(shè)計一般原則。

在采用PN結(jié)隔離的集成電路中，元件間需要互相絕緣。隔離區(qū)可按電路要求來劃分。劃分隔離區(qū)基本的處理原則是：外延層電位相同的元件可共置于同一隔離區(qū)內(nèi)。例如，凡是集電極電位相同的NPN管可以共島，集電極電位不同的NPN管則應(yīng)置于不同的隔離島內(nèi)，二極管可視情況按晶體管處理。所有的硼擴電阻原則上可共島，但該島必須接電路的最高電位。集電極接電路最高電位的NPN管可放在電阻島上。有時為布局布線的方便，某些硼電阻可和其他元件如晶體管等放在同一隔離島內(nèi)，條件是該電阻上任意點的電位與所處隔離區(qū)外延層的電位差要小于一個PN結(jié)導(dǎo)通壓降。如果電路中電阻數(shù)目較多，或為了布線的方便，同一個電路中可設(shè)置幾個電阻隔離區(qū)。一般說，一個電路所需隔離區(qū)的數(shù)目以少些為好，但這并不是絕對的，應(yīng)從縮小芯片占用面積，減小隔離結(jié)寄生電容和漏電流，便于排版布線等各方面去綜合考慮。電路劃分隔離區(qū)后，結(jié)合選定的光刻基本尺寸、工藝基本參數(shù)，可確定各隔離區(qū)上元件的圖形和尺寸。這是版圖設(shè)計中一項最重要的內(nèi)容，必須依據(jù)產(chǎn)品的電參數(shù)、電路對各個元件的具體要求，結(jié)合工藝水平和條件，通過定性、定量的綜合分析和計算才能完成。原則上說，如電路中某些晶體管的特性頻率要求較高，則可選擇單基極條圖形并按光刻的最小基本尺寸，設(shè)計較小面積的晶體管；某些晶體管要求較大的電流容量或較低的飽和壓降，則可選取較大的尺寸并采用各種符合要求的圖形；當(dāng)電阻流過的電流較大或精度要求較高時，電阻條寬應(yīng)較大；對于電路性能取決于比值誤差的元件，則要按比例大小來決定圖形尺寸，以減小工藝過程對元件比值的影響。各隔離區(qū)上元件的圖形尺寸基本設(shè)計完成后，接下來進行排版和布線工作。一般先排出草圖，最后按有關(guān)作圖規(guī)則繪制放大數(shù)倍的總圖。在排版和布線過程中，有時對所設(shè)計的各元件圖形尺寸尚需進行適當(dāng)?shù)恼{(diào)整。

排版和布線中元件的排列應(yīng)盡可能緊湊，以減小每個電路實際占用的硅片面積和有關(guān)寄生效應(yīng)，提高電路的性能和成品率。

參數(shù)相一致的元件應(yīng)排布在鄰近的區(qū)域，避免由于材料、工藝的不均勻造成元件參數(shù)之間的較大差異。

元件的分布要符合壓焊點和管殼外引線的要求，使布鋁方便。整個電路的功耗應(yīng)在管殼散熱允許的范圍內(nèi)，盡可能使電路芯片上溫度分布均勻。功耗較大的元件可放在版面中心，這可使芯片上熱分布較為均勻，保證各元件之間的電參數(shù)有良好的溫度跟隨。對于要求溫度平衡的元件對，要放在等溫線上。

布線應(yīng)盡量簡短，避免交叉，整個電路的布線要簡潔勻稱。鋁條走厚氧化層，三次氧化層上不布鋁。當(dāng)電路元件較多時，布線中難以避免交叉的個別地方可用“磷橋”作過渡，但使用“磷橋”作引線的穿接過渡時，將在被穿接的鋁線中引入小值電阻，只有在確認引入的小值電阻對電路的正常工作和性能參數(shù)無妨?xí)r，“磷橋”方可使用。在電路元件數(shù)較多的中大規(guī)模集成電路中，和電子電路布局布線原理相同，布線最困難的是連接元件很多的電源線和地線。為了避免鋁線交叉，往往將電源線從中間插入電路中部，地線環(huán)繞電路兩邊或三邊；或者地線從中間插入電路中部，電源線環(huán)繞兩邊或三邊。如果電阻島布置在中間，其他元件排列在四周，為便于引出線的安排，將電源線從中間插入較為有利，但這樣的布線一般不能完全避免交叉，這時，除了利用“磷橋”穿接外，還常常需要對某些元件的圖形尺寸進行一定的修改，供布線在元件圖形上穿過。常用的方法如把多發(fā)輸入管的脖子拉長變粗以供穿線，或把晶體管的B、C電極間距拉開供中間穿線，這時，要將集電極的磷擴區(qū)做大些。再如，某些元件的接地可通過接隔離槽來實現(xiàn)，當(dāng)然通過接隔離槽的方法來接地也會引入一定的電阻。一般根據(jù)經(jīng)驗，電源線穿橋時只要附加電阻不太大即可，如門電路中輸入端保護兩極管通過隔離槽接地，只要附加電阻不太大，也是可行的。但地線穿橋往往問題較大，原因是地線往往與VOL相聯(lián)系，因此只有和VOL無關(guān)的場合，地線穿橋才有意義。所有這些做法，都必須從電路工作原理上予以分析，經(jīng)實踐證明附加的電阻和電容對電路性能影響不大時才能采用。在中大規(guī)模集成電路中，布線圖形有時十分繁復(fù)。由于布線密度過大，鋁條上的電流容量和壓降過大，往往造成短路、斷路，從而使電路功能混亂失效。這時可采用多層(如雙層)布線的方法。雙層布線是在兩層鋁布線之間加有一層介質(zhì)層(如氮化硅)加以絕緣，兩層布線間需要連接處可在介質(zhì)層上開出連接孔。第一層鋁布線可以先完成單元電路的連接，第二層鋁布線再完成整個電路的連接。兩層鋁布線間的介質(zhì)層針孔要少，絕緣性能要高，兩層鋁布線之間的感應(yīng)及交連也要設(shè)計得較小，并且要采取措施防止氧化層臺階等引起的斷鋁問題。鋁條要有一定的寬度，特別是通過大電流的鋁條和走線較長的鋁條要適當(dāng)寬些。對厚度為1μm的鋁層，其寬度大小大致可按1mA/μm的電流容量來進行估計。個別的情況可放寬到1mA/μm，這是因為在大密度電流通過鋁條時，存在著鋁的“質(zhì)量遷移現(xiàn)象”，并且硅原子也會不斷遷移到鋁膜中形成硅晶體，這兩種現(xiàn)象都會使鋁條在氧化層臺階等處易于造成斷鋁現(xiàn)象。

壓焊點的分布要符合管殼外引線的排列次序，對有統(tǒng)一規(guī)定的電路，引出線次序要與標(biāo)準(zhǔn)規(guī)定相一致。壓焊點大小要符合鍵合工藝的要求。壓焊點與壓焊點之間，壓焊點與電路內(nèi)部元件、布線之間應(yīng)留有足夠的距離，電路的輸出引線與輸入引線之間要防止竄擾。壓焊點應(yīng)做在隔離島上，防止因氧化層針孔等原因造成壓焊點與襯底的漏電或短路現(xiàn)象。電阻島應(yīng)接電路最高電位，隔離槽應(yīng)接電路最低電位，接觸孔面積應(yīng)開得足夠大，以保證鋁硅的接觸良好。在電阻島等N型外延層上的歐姆接觸孔，應(yīng)事先進行N+濃磷擴散。

版圖設(shè)計要求布局合理，單元配置適當(dāng)，布線合適，盡量避免鋁線爬坡梯度過大，由最低處到最高處要分幾個臺階過渡。同時，為便于檢查工藝質(zhì)量，版圖上要安排大量的測試圖形。

合理的版圖設(shè)計是制備集成電路的先決條件，版圖設(shè)計的優(yōu)劣對電路產(chǎn)品的性能和成品率具有關(guān)鍵的影響，必須嚴肅認真地予以對待。集成電路晶圓的生產(chǎn)是指在晶圓表面上和表面內(nèi)制造出半導(dǎo)體器件的一系列生產(chǎn)過程。整個制造過程從硅單晶拋光片開始，最終在晶圓上按要求制成數(shù)以百計的集成電路芯片。5.2集成電路的四項基礎(chǔ)工藝概述集成電路芯片都是由為數(shù)不多的基本結(jié)構(gòu)(主要是雙極結(jié)構(gòu)和MOS結(jié)構(gòu))按一定的生產(chǎn)工藝制造出來的，類似于汽車工業(yè)。汽車工業(yè)的產(chǎn)品范圍很廣，但是，金屬成型、焊接、油漆等工藝對汽車廠都是通用的，在汽車廠內(nèi)部，無非是以不同的方式應(yīng)用這些基本的工藝，制造出客戶希望的產(chǎn)品。

芯片制造也是一樣，制造企業(yè)使用四種最基本的工藝方法，通過大量的工藝順序和工藝變化制造特定的芯片。這些基本工藝方法是薄膜制備、光刻、摻雜和熱處理。5.2.1薄膜制備

薄膜制備是指在晶圓表面形成薄膜的加工工藝。這些薄膜可以是絕緣體、半導(dǎo)體或?qū)w。它們由不同材料組成，是使用多種工藝生產(chǎn)或淀積的。

在半導(dǎo)體器件中廣泛使用各種薄膜，例如：作為器件工作區(qū)的外延薄膜；實現(xiàn)定域工藝的掩蔽膜；起表面保護、鈍化和隔離作用的絕緣介質(zhì)薄膜；作為電極引線和柵電極的金屬及多晶硅薄膜等。

制作薄膜的材料很多，半導(dǎo)體材料有硅和砷化鎵；金屬材料有金和鋁；無機絕緣材料二氧化硅、磷硅玻璃、氮化硅、三氧化二鋁；半絕緣材料多晶硅和非晶硅等。此外，還有目前已用于生產(chǎn)并有著廣泛前途的聚酰亞胺類有機絕緣樹脂材料等。制備這些薄膜的方法很多，概括起來可分為間接生長和直接生長兩類：

(1)間接生長法：是制備薄膜所需要的原子或分子是由含其組元的化合物通過氧化、還原或熱分解等化學(xué)反應(yīng)而得到的，如氣相外延、熱生長氧化和化學(xué)氣相淀積等。這種方法由于設(shè)備簡單，容易控制，重復(fù)性較好，適于大批量生產(chǎn)，因而在工業(yè)生產(chǎn)上得到廣泛

應(yīng)用。

(2)直接生長法：它不經(jīng)過化學(xué)反應(yīng)，以源直接轉(zhuǎn)移到襯底上形成薄膜，如液相外延、分子束外延、真空蒸發(fā)、濺射和涂敷等。外延是指在一定的條件下，在一片表面經(jīng)過細致加工的單晶襯底上，沿其原來的結(jié)晶軸方向，生長一層導(dǎo)電類型、電阻率、厚度和晶格結(jié)構(gòu)完整性都符合要求的新單晶層的

過程。

在有氧化劑及逐步升溫條件下，經(jīng)過特定方法，在光潔的硅表面上生成高純度二氧化硅的工藝過程稱為熱氧化工藝。淀積薄膜的方法有些主要是化學(xué)過程，有的是純物理過程，另外一些是基于物理-化學(xué)原理的淀積法。在集成電路領(lǐng)域中，淀積薄膜的主要方法是化學(xué)氣相淀積工藝?；瘜W(xué)氣相淀積是利用化學(xué)反應(yīng)的方式，在反應(yīng)室內(nèi)，將反應(yīng)物(通常是氣體)生成固態(tài)生成物，并淀積在硅片表面上的一種薄膜淀積技術(shù)。因為它涉及化學(xué)反應(yīng)，所以又稱CVD(ChemicalVapourDeposition—化學(xué)氣相淀積)。化學(xué)氣相淀積的方法很多，最常用的是常壓化學(xué)淀積(APCVD)法、低壓化學(xué)氣相淀積(LPCVD)法和等離子體化學(xué)氣相淀積(PCVD)法。5.2.2光刻

集成電路中的光刻是把掩膜版上的圖形轉(zhuǎn)換到硅片表面上的一種工藝。

光刻工藝的第一步要制備掩膜版。這些掩膜版上的圖形是集成電路的一個組成部分，例如柵電極、接觸窗口、金屬互連等。要制造集成電路掩膜版，在完成電路小樣試驗和計算模擬以后，首先要繪制總圖，然后把各道工序的分圖分開，例如把柵電極、接觸孔等分別刻制在各自的掩蔽紙上，再通過圖像顯示和把幾何圖形用數(shù)字轉(zhuǎn)換的方法轉(zhuǎn)換成數(shù)字，再用它來推動計算機控制的圖形發(fā)生器，圖形發(fā)生器能將設(shè)計特性直接轉(zhuǎn)換到硅片上。

通常用圖形發(fā)生器來制版，再利用制出來的版進行光刻。光刻是通過一系列生產(chǎn)步驟將晶圓表面薄膜的特定部分除去的工藝。完整的光刻工藝應(yīng)包括光刻和刻蝕，隨著集成電路生產(chǎn)在微細加工的進一步細分，刻蝕被分出去作為一個工序。

光刻版制好后，通過連續(xù)的轉(zhuǎn)換，把每一塊光刻版上的圖形都一一套準(zhǔn)到硅片表面，然后進行光刻。

光刻前，首先要把光敏聚合物涂到硅片上進行前烘，因為這種聚合物材料的作用是阻止腐蝕的進行，所以它們被稱做抗蝕劑。前烘后再用具有一定圖形的光刻版作掩蔽，用紫外光或其它輻照源進行曝光。然后在顯影液中進行顯影，得到光敏聚合物材料的圖像。光刻后的晶圓表面會留下帶有微圖形結(jié)構(gòu)的薄膜，根據(jù)所使用的光刻膠是正膠還是負膠，被除去的部分可能形狀是薄膜內(nèi)的孔或是殘留的島狀部分。顯影液中去掉的是曝光部分還是非曝光部分由所用的光敏聚合物的性質(zhì)決定。如果使抗蝕劑進行物理或化學(xué)作用的是光能，則這種抗蝕劑叫做光致抗蝕劑。此外還有對電子束、X射線和離子束敏感的抗蝕劑。

顯影之后進行腐蝕，然后進行摻雜、氧化和金屬化等工作，最終形成電路。

曝光是在曝光機上完成的，曝光機要做以下幾項工作：

第一，要把硅片和掩膜嚴格夾緊，并且要使掩膜版上的圖形和硅片上原有的圖形嚴格對準(zhǔn)。在對準(zhǔn)過程中必須做必要的機械運動，所以曝光機有時也叫做直線對準(zhǔn)器。

第二，要提供一個對抗蝕劑進行曝光的光源。曝光可以通過掩模進行，也可以直接掃描。例如，電子束曝光機就能直接掃描曝光。曝光機的特性常用三個參量描述，即分辨率、套準(zhǔn)和生產(chǎn)率。分辨率用重復(fù)曝光、顯影，最后得到的抗蝕劑的特征尺寸來定義；套準(zhǔn)是測量緊靠的兩塊掩模圖形的覆蓋情況；生產(chǎn)率是指每小時曝光的硅片數(shù)目。在集成電路生產(chǎn)中使用的主要曝光設(shè)備是利用紫外光的光學(xué)系統(tǒng)。它能得到1μm的分辨率，±0.5μm的套準(zhǔn)精度和每小時曝光100片的生產(chǎn)率。電子束曝光系統(tǒng)的分辨率近似為小于0.5μm，套準(zhǔn)精度為±0.2μm。X射線光刻系統(tǒng)有0.5μm的分辨率，±0.5μm的套準(zhǔn)精度。

我們把光刻和制版稱為圖形加工技術(shù)，主要指在半導(dǎo)體基片表面，用圖形復(fù)印和腐蝕的辦法制備出合乎要求的薄膜圖形，以實現(xiàn)選擇擴散(或注入)、金屬膜布線或表面鈍化等目的。因為光刻和制版決定了管芯的橫向結(jié)構(gòu)圖形和尺寸，是影響分辨率以及半導(dǎo)器件成品率和質(zhì)量的重要環(huán)節(jié)之一，所以在微細加工技術(shù)中被認為是核心的問題。隨著集成電路的集成度越來越高，特征尺寸越來越小，晶圓圓片面積越來越大，也給光刻技術(shù)帶來了很高的難度。通常人們用特征尺寸來評價集成電路生產(chǎn)線的技術(shù)水平，如0.18μm、0.13μm、0.1μm等。特征尺寸越來越小，對光刻的要求更加精細。

圖形加工的精度主要受光掩膜的質(zhì)量和精度、光致抗蝕劑的性能、圖形的形成方法及裝置精度、位置對準(zhǔn)方法及腐蝕方法、控制精度等因素的影響。

光刻的目的是要把掩模板上的圖形轉(zhuǎn)換到硅片表面上去，不同的曝光方法工藝過程不同，在集成電路制造中要經(jīng)過多次光刻，完整的光刻工藝必須盡可能做到無缺陷，如果芯片位置的10%有缺陷，那么每道轉(zhuǎn)換工藝得到90%的成品率，經(jīng)過11道光刻工藝后，只剩下31%的芯片能正常工作。缺陷能影響其它各道工序，所以，如果不采取補救措施，最后成品率很容易變成零。因此光刻是平面工藝中十分重要的一步，它對清潔度要求特別高，一般在超凈間或超凈臺中進行。因為光致抗蝕劑對大于5000?波長的光不敏感，所以光刻間通常用黃光照明。雖然集成電路生產(chǎn)中的多次光刻各次的目的、要求和工藝條件有所差別，但其工藝過程基本上是一樣的。光刻工藝都需經(jīng)過涂膠、前烘、曝光、顯影、堅膜、腐蝕和去膠七個步驟的工藝流程。

(1)涂膠前的硅片表面必須是清潔干燥的，最好在氧化或蒸發(fā)后立即涂膠，防止硅片表面沾污，如果硅片擱置太久，或光刻處理不良返工，都要重新清潔處理后再涂膠。

涂膠就是在晶圓SiO2薄膜或金屬薄膜表面，涂一層粘附良好，厚度約為1μm的均勻光刻膠膜。涂膠一般采用旋涂法，利用光刻膠的表面張力和旋轉(zhuǎn)產(chǎn)生的離心力的共同作用，將光刻膠在晶圓表面鋪展成厚度均勻的膠膜。對膠膜厚度的工藝要求是膠膜厚度適當(dāng)，膜層均勻，粘附良好。膠膜太厚或太薄都不好，太厚分辨率下降(一般分辨率為膜厚的5～8倍)，太薄針孔多，抗蝕能力差。

(2)前烘又稱預(yù)烘、軟烘焙，是指在一定溫度下，使膠膜里的溶劑蒸發(fā)掉一部分，使膠膜稍干燥，成“軟”的狀態(tài)，以增加與晶圓圓片的粘附性和耐蝕性。前烘的溫度和時間要求適當(dāng)，溫度過高或時間過長，光刻膠產(chǎn)生熱交聯(lián)，會在顯影時留下底膜，或者光刻膠中的增感劑揮發(fā)造成靈敏度下降；溫度過低，前烘不足，抗蝕劑中有機溶劑不能充分逸出，殘留的溶劑分子會妨礙交聯(lián)反應(yīng)，造成針孔密度增加、浮膠或圖形變形等現(xiàn)象；時間過短，光刻膠驟熱，會引起表面發(fā)泡或浮膠。前烘的溫度和時間一般通過實驗確定，隨膠的種類和膜厚而有所不同，通常前烘在80℃恒溫干燥箱中烘10～15分鐘，也有用紅外燈烘焙的，膠膜里外干燥，效果較好。

(3)曝光是對涂有光刻膠的晶片進行選擇性的光化學(xué)反應(yīng)，使曝光部分的光刻膠在顯影液中的溶解性改變，經(jīng)顯影后在光刻膠膜上便得到和掩膜相對應(yīng)的圖形。曝光常采用紫外光接觸曝光方法，其基本步驟是定位對準(zhǔn)和曝光。定位對準(zhǔn)是使掩模版上的圖形與晶片上原有的圖形精確套合，因此要求光刻機有精密的微調(diào)和壓緊機構(gòu)，并有合適的光學(xué)觀察系統(tǒng)。曝光量的選擇決定于光刻膠的吸收光譜、配比、膜厚、光源的光譜成分等因素。另外還要考慮到襯底的光反射特性。在生產(chǎn)實踐中，一般通過實驗來確定最佳曝光時間。

(4)顯影有濕法顯影和干法顯影兩種，濕法顯影是把曝光以后的晶片放在顯影液里，把應(yīng)去除的光刻膠膜溶解去除干凈，以獲得腐蝕時所需要的被抗蝕劑保護的圖形。顯影液的選擇要求對需要去除的膠膜溶解度要大，溶解得快，對需要保留的膠膜溶解度極小。并要求顯影液里有害雜質(zhì)少，毒性小。對于不同的光刻膠，要求選用不同的顯影液。濕法顯影存在圖形膨脹、收縮之類的變形問題，隨著超大規(guī)模集成電路圖形的微細化，提出了干法顯影工藝。其基本原理是利用抗蝕劑的曝光部分和非曝光部分在特定的氣體等離子體中有不同的反應(yīng)，沒有曝光的部位堅膜中抗蝕劑聚合物蒸發(fā)而厚度減少40%～45%，而曝光部位不蒸發(fā)、厚度也不變。在其后的顯影中，未曝光部分比曝光部位腐蝕速率快很多，這樣使未曝光部位的抗蝕劑很快全部去除，而曝光部位尚有85%以上厚度的抗蝕劑留下(稱為留膜率)，達到了顯影的目的。顯影過程中，顯影時間是很重要的。

顯影時間過長，會使膠膜軟化膨脹，圖形邊緣發(fā)生鉆溶而影響分辨率，甚至出現(xiàn)浮膠。顯影不足可能在應(yīng)去除光刻膠的區(qū)域殘留抗蝕劑底膜，造成腐蝕不徹底，產(chǎn)生花斑狀氧化層小島，還會使圖形邊緣出現(xiàn)過渡區(qū)，從而影響分辨率。因此，顯影時間一般由實驗確定，隨抗蝕劑的種類、膜厚、顯影液種類、顯影溫度和操作方法不同而不同。

顯影后，一般應(yīng)在顯微鏡下認真檢查，圖形是否套準(zhǔn)，邊緣是否整齊，有無殘膠、皺膠、浮膠和劃傷等，如有不合格的片子，應(yīng)進行返工。

(5)堅膜又稱后烘、硬烘焙，是在一定溫度下，將顯影后的片子進行烘焙，除去顯影時膠膜所吸收的顯影液和殘留水分，改善膠膜與晶片間的粘附性，增強膠膜的抗蝕能力。

堅膜的溫度和時間要適當(dāng)，若堅膜不足，膜的強度低，腐蝕時容易產(chǎn)生浮膠。堅膜過度，則抗蝕劑膜會因熱膨脹而翹曲或剝離，腐蝕時產(chǎn)生鉆蝕或浮膠。堅膜溫度過高還可能引起聚合物發(fā)生分解，降低粘附性和抗蝕能力。

(6)腐蝕就是用適當(dāng)?shù)姆椒?，對未被膠膜覆蓋的SiO2或其它薄膜進行腐蝕，形成與膠膜相對應(yīng)的圖形，以便進行選擇性擴散或金屬布線等工序。

(7)去膠就是去除光刻膠。在光刻圖形腐蝕出來后，把覆蓋在圖形表面上的光刻膠膜去除干凈。其主要方法有：溶劑去膠、氧化去膠和等離子去膠。

綜上所述，整個光刻工藝過程的目標(biāo)主要有兩個：

(1)在晶圓表面建立盡力能接近設(shè)計規(guī)律中所要求尺寸的圖形；

(2)在晶圓表面正確定位圖形。

整個電路圖形必須被正確地定位于晶圓表面，電路圖形上單獨的每一部分之間的相對位置也必須是正確的。光刻生產(chǎn)根據(jù)電路設(shè)計的要求，生成尺寸精確的特征圖形，且在晶圓表面的位置要正確，而且與其他部件的關(guān)聯(lián)也要正確?；竟饪坦に囀前雽?dǎo)體工藝過程中非常重要的一道工序。所有四個基本工藝中光刻是最關(guān)鍵的工藝，光刻確定了器件的關(guān)鍵尺寸。光刻過程中的錯誤可造成圖形歪曲或套準(zhǔn)不好，最終可轉(zhuǎn)化為對器件的電特性產(chǎn)生影響，圖形的錯位也會導(dǎo)致類似的不良結(jié)果。光刻工藝中的另一個問題是缺陷。光刻是在極微小尺寸下完成的，在制造過程中的污染物會造成缺陷，由于光