計(jì)算機(jī)體系結(jié)構(gòu)試題庫-填空題

計(jì)算機(jī)體系結(jié)構(gòu)試題庫—填空題計(jì)算機(jī)體系結(jié)構(gòu)試題庫填空題（100題）當(dāng)代計(jì)算機(jī)體系結(jié)構(gòu)的概念包括（指令集結(jié)構(gòu)）、（計(jì)算機(jī)組成）和（計(jì)算機(jī)實(shí)現(xiàn)）三個方面的內(nèi)容。計(jì)算機(jī)部件的平均出售價是（部件開銷）、（直接開銷）和（毛利）三者之和。在一個字中，兩種表示字節(jié)順序的習(xí)慣是（高端BigEndian）和（低端LittleEndian）。通常根據(jù)CPU內(nèi)部狀態(tài)，可以將指令集結(jié)構(gòu)分為（堆棧型）、（累加器型）和（通用寄存器型）三種類型。在指令流水線中，解決控制相關(guān)的方法主要有：（凍結(jié)或排空流水線）、（預(yù)測發(fā)生）、（預(yù)測不發(fā)生）和（調(diào)度分支延遲）。在存儲器層次結(jié)構(gòu)中，提高主存性能的方法主要有：（加寬存儲器）、（簡單的交叉存儲器）、（獨(dú)立的存儲塊）、（避免存儲器塊Cache的調(diào)度算法通常有預(yù)取法和按需取進(jìn)法兩種。Cache失效可以分為強(qiáng)制性失效、容量失效和沖突失效三種。地址映象方法有多種，其中的直接相聯(lián)硬件開銷最小，全相聯(lián)的沖突概率最小。根據(jù)存儲映象算法的不同，虛擬存儲器主要有段式）、頁式和段頁式三種映象方式。流水技術(shù)按處理的級別可分為部件級、處理機(jī)級和系統(tǒng)級。通常，在進(jìn)行指令集格式設(shè)計(jì)時，有（固定長度編碼）、（可變長編碼）和（混合編碼）三種設(shè)計(jì)方法。綜合考慮不同的存儲器實(shí)現(xiàn)技術(shù)，我們會發(fā)現(xiàn)：速度越快，每位價格就（越高）；容量越大，每位價格就（越低）；容量越大，速度（越慢）?！癈ache-主存”與“主存-輔存”層次的區(qū)別項(xiàng)目Cache—主存層次主存—輔存層次目的為了彌補(bǔ)主存速度的不足（為了彌補(bǔ)主存容量不足）存儲管理實(shí)現(xiàn)（主要由硬件實(shí)現(xiàn)）主要由軟件實(shí)現(xiàn)CPU對第二級的訪問方式可直接訪問（通過主存訪問）失效時CPU是否切換（不切換）（不切換）磁盤的每一磁道分成若干扇區(qū)，它是磁盤進(jìn)行存儲分配的物理基本單元，它們之間留有（不用的間隙）。系列機(jī)的軟件兼容主要包括（向前兼容）、（向后兼容）、（向下兼容）、（向上兼容）四種類型的兼容。Amdahl定律表明系統(tǒng)的加速比依賴于（被加速部分在系統(tǒng)中所占的比例）和（對被加速部分的性能提高程度）兩個因素。通用寄存器型指令集結(jié)構(gòu)按其指令中的操作數(shù)個數(shù)和操作數(shù)的存儲單元可以分為（R-R）、（R-M）、（M-M）三種類型。在大多數(shù)指令集結(jié)構(gòu)的功能設(shè)計(jì)中必須考慮支持的三種類型的指令是（數(shù)據(jù)傳輸指令）、（算術(shù)和邏輯運(yùn)算指令）和（控制指令）。在指令系統(tǒng)設(shè)計(jì)中，表示尋址方式有（將尋址方式編碼與操作碼中）和（用地址描述符表示尋址方式）兩種方法。通常，在進(jìn)行指令集格式設(shè)計(jì)時，有（定長）、（變長）和（混合）三種設(shè)計(jì)方法。在DLX指令集結(jié)構(gòu)中，有（32）個（32）位的通用寄存器，（32）個（32）位的單精度浮點(diǎn)寄存器，用（單精度浮點(diǎn)寄存器奇偶對）來表示雙精度浮點(diǎn)寄存器，尋址方式為（寄存器尋址）、（立即值尋址）、（偏移尋址）和（寄存器間接尋址）。在大多數(shù)指令集結(jié)構(gòu)的功能設(shè)計(jì)中必須考慮支持的三種類型的指令是（算術(shù)和邏輯運(yùn)算）、（數(shù)據(jù)傳輸）和（控制）。在指令系統(tǒng)設(shè)計(jì)中，操作數(shù)類型的表示主要有（由操作碼編碼）和（附上由硬件解釋的標(biāo)記）兩種方法。減少流水線處理分支指令時的暫停時鐘周期數(shù)有兩種途徑，一種是（盡早判斷出分支轉(zhuǎn)移是否成功），另一種是（盡早計(jì)算出分支轉(zhuǎn)移的目標(biāo)地址）。在“Cache-主存”層次中，主存的更新算法有兩種：（寫回法）和（寫直達(dá)法）。在“Cache-主存”層次中，cache寫失效時采用的兩種調(diào)塊策略有：（按寫分配）和（繞寫法）。設(shè)計(jì)I/O系統(tǒng)的三個標(biāo)準(zhǔn)是（性能）、（價格）和（容量）?；ヂ?lián)網(wǎng)絡(luò)根據(jù)工作行為可分為兩類，一種是（動態(tài)網(wǎng)絡(luò)），一種是（靜態(tài)網(wǎng)絡(luò)）。DLX流水線可以分為（取指）、（譯碼）、（執(zhí)行）、（訪存）、（寫回）五個操作功能段?；綝LX流水線中，假設(shè)分支指令需要4個時鐘周期，其它指令需要5個時鐘周期，分支指令占總指令數(shù)的12%，問CPI=_4.88_，若把ALU指令的寫回提前到MEM段，ALU指令占總指令數(shù)的44%，則CPI=_4.44_?；綝LX流水線中，IF段操作可表示為：IF/ID.IR←Mem[PC]；IF/ID.NPC,PC←(ifEX/MEM.cond{EX/MEM.NPC}else{PC+4});基本DLX流水線中，ID段準(zhǔn)備操作數(shù)的動作可表示為：ID/EX.A←Regs[IF/ID.IR6...10];ID/EX.B←Regs[IF/ID.IR11...15];ID/EX.Imm←(IR16)16##IR16...31;基本DLX流水線中，ALU指令在EX段的處理動作可表示為：EX/MEM.ALUOutput←ID/EX.AopID/EX.B或EX/MEM.ALUOutput←ID/EX.AopID/EX.Imm;基本DLX流水線中，ALU指令在EX段處理分支邏輯的動作可表示為：EX/MEM.cond←0;基本DLX流水線中，load/store指令在EX段的處理動作可表示為：EX/MEM.ALUOutput←ID/EX.A+ID/EX.Imm;基本DLX流水線中，分支指令在EX段的處理動作可表示為：EX/MEM.ALUOutput←ID/EX.NPC+ID/EX.Imm;EX/MEM.cond←(ID/EX.Aop0);基本DLX流水線中，ALU指令在MEM段的處理動作可表示為：MEM/WB.ALUOutput←EX/MEM.ALUOutput;基本DLX流水線中，Load指令在MEM段的處理動作可表示為：MEM/WB.LMD←Mem[EX/MEM.ALUOutput];基本DLX流水線中，store指令在MEM段的處理動作可表示為：或Mem[EX/MEM.ALUOutput]←EX/MEM.B;基本DLX流水線中，ALU指令在WB段的處理動作可表示為：Regs[MEM/WB.IR16...20]←MEM/WB.ALUOutput;或Regs[MEM/WB.IR11...15]←MEM/WB.ALUOutput;基本DLX流水線中，load指令在WB段的處理動作可表示為：Regs[MEM/WB.IR11...15]←MEM/WB.LMD;假設(shè)流水線各段的時間相等，均為△t，則最大吞吐率=1/△t假設(shè)流水線各段時間不等，第i段時間為△ti，則最大吞吐率=1/max{△ti}。假設(shè)m段流水線各段的時間相等，均為△t，則執(zhí)行n個任務(wù)的實(shí)際吞吐率=n/(m△t+(n-1)△t)。假設(shè)m段流水線第i段時間為△ti，則執(zhí)行n個任務(wù)的實(shí)際吞吐率=n/(∑△ti+(n-1)△tj),△tj=max{△ti}。消除瓶頸的兩種方法為細(xì)分瓶頸段和重復(fù)設(shè)置瓶頸段。m段流水線每段時間均為△t，則執(zhí)行n個任務(wù)的實(shí)際加速比=m/(1+(m-1)/n)m段流水線每段時間均為△t，則最大加速比=m。m段流水線每段時間均為△t，則最大效率趨近于1。m段流水線每段時間均為△t，則執(zhí)行n個任務(wù)的效率=1/(1+(m-1)/n)。當(dāng)流水線中數(shù)據(jù)和指令存在同一存儲器中時，訪存指令會引起存儲器訪問沖突，這種沖突是因?yàn)榻Y(jié)構(gòu)相關(guān)引起的。延遲分支的三種調(diào)度方法是從前調(diào)度；從目標(biāo)處調(diào)度；從失敗處調(diào)度。多級存儲層次是利用程序局部性原理來設(shè)計(jì)的。評價cache系統(tǒng)速度快慢的指標(biāo)是平均訪問時間。CPU時間能夠評價cache系統(tǒng)對整個CPU性能的影響。響應(yīng)時間是指從事件開始到結(jié)束之間的時間。吞吐率指在單位時間內(nèi)所能完成的工作量（任務(wù)）。用戶以響應(yīng)時間為標(biāo)準(zhǔn)評價計(jì)算機(jī)性能。多道程序系統(tǒng)以吞吐率為標(biāo)準(zhǔn)評價計(jì)算機(jī)性能。流水線各個功能段所需時間應(yīng)盡量相等。Cache并行查找的兩種實(shí)現(xiàn)方法是：利用相聯(lián)存儲器和利用單體多字存儲器＋比較器。假設(shè)某程序中Load指令占26％，Store指令占9％，則寫操作在所有訪存操作中所占的比例為7％,寫操作在訪問數(shù)據(jù)Cache操作中所占的比例為25％。評價存儲系統(tǒng)性能時，CPU時間＝IC×[CPIexe＋每條指令的平均存儲器停頓周期數(shù)]×?xí)r鐘周期時間改進(jìn)Cache的性能的三種途徑是降低失效率、減少失效開銷、減少Cache命中時間。減小強(qiáng)制性失效的方法有：增加塊大小，預(yù)取。減小容量失效方法是增加容量。減小沖突失效的方法是提高相聯(lián)度。容量為128KB的8路組相聯(lián)Cache命中時間為1.14ns,失效率為0.6%，失效開銷為50ns，則其平均訪存時間為1.44。偽相聯(lián)cache相對于組相聯(lián)cache的缺點(diǎn)是：具有多種命中時間。兩級cache的應(yīng)使第一級Cache容量小，速度快，使第二級Cache容量大。主存的主要性能指標(biāo)是延遲和帶寬。磁盤訪問時間=尋道時間+旋轉(zhuǎn)時間+傳