2022年華東理工大學計算機科學與技術專業(yè)《計算機組成原理》科目期末試卷B(有答案)

2022年華東理工大學計算機科學與技術專業(yè)《計算機組成原理》科目期末試卷B（有答案）一、選擇題1、局部性原理是一個持久的概念，對硬件和軟件系統(tǒng)的設計和性能都有著極大的影響。局部性通常有兩種不同的形式：時間局部性和空間局部性。程序員是否編寫出高速緩存友好的代碼，就取決于這兩方面的問題。對于下面這個函數，說法正確的是（）。intsumvec(intv[N]){inti,sum=0;for(i=0;i<N;i++)sum+=v[i]eturnsum;}A.對于變量i和sum，循環(huán)體具有良好的空間局部性B.對于變量i、sum和v[N]，循環(huán)體具有良好的空間局部性C.對于變量i和sum，循環(huán)體具有良好的時間局部性D.對于變量i、sum和v[N]，循環(huán)體具有良好的時間局部性22、若單譯碼方式的地址輸入線為6，則譯碼輸出線有（）根，那么雙譯碼方式有輸出線（）根。A.64，16B.64，32C.32，16D.16，643、在C語言程序中，下列表達式中值為True的有（）。I.123456789=（int）（float）l23456789Ⅱ.123456==（int）（float）1234561Ⅲ.123456789-（int（double）123456789A.僅I、ⅡB.僅I、ⅢC.僅Ⅱ、ⅢD.I、Ⅱ、Ⅲ、4、在浮點機中，（）是隱藏的。A.階碼B.數符C.尾數D.基數5、float類型（即IEEE754標準中的單精度浮點數格式）能表示的最大整數是（）。A.2126-2103B.2127-2104C.2127-2105D.2128-21046、下列有關總線定時的敘述中，錯誤的是（）。A.異步通信方式中，全互鎖協(xié)議最慢B.異步通信方式中，非互鎖協(xié)議的可靠性最差C.同步通信方式中，同步時鐘信號可由各設備提供D.半同步通信方式中，握手信號的采樣由同步時鐘控制7、在計數器定時查詢方式下，正確的描述是（）。A.總線設備的優(yōu)先級可變B.越靠近控制器的設備，優(yōu)先級越高C.各設備的優(yōu)先級相等D.對硬件電路故障敏感8、下列部件中，CPU存取速度由慢到快的排列順序正確的是（）。A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存9、只有當程序要執(zhí)行時，它才會去將源程序翻譯成機器語言，而且一次只能讀取、翻譯并執(zhí)行源程序中的一行語句，此程序稱為（）。A.目標程序B.編譯程序C.解釋程序D.匯編程序10、為提高存儲器的存取效率，在安排磁盤上信息分布時，通常是（）.A.存滿一面，再存另一面B.盡量將同一文件存放在一個扇區(qū)或相鄰崩區(qū)的各磁道上C.盡量將同一文件存放在不同面的同一磁道上D.上述方法均有效11、在中斷周期，CPU主要完成以下工作（）。A.關中斷，保護斷點，發(fā)中斷響應信號并形成中斷服務程序入口地址B.開中斷，保護斷點，發(fā)中斷響應信號并形成中斷服務程序入口地址C.關中斷，執(zhí)行中斷服務程序D.開中斷，執(zhí)行中斷服務程序12、已知一臺時鐘頻率為2GHz的計算機的CPI為1.2。某程序P在該計算機上的指令條數為4×10-6。若在該計算機上，程序P從開始啟動到執(zhí)行結束所經歷的時間是4s，則運行P所用CPU時間占整個CPU時間的百分比大約是（）。A.40%B.60%C.80%D.100%13、采用同步控制的目的是（）。A.提高執(zhí)行速度B.簡化控制時序C.滿足不同操作對時間安排的需要D.滿足不同設備對時間安排的需要14、設指令由取指、分析、執(zhí)行3個子部件完成，每個子部件的工作周期均為At，采用常規(guī)標量流水線處理器。若連續(xù)執(zhí)行l(wèi)0條指令，則需要的時間為（）。A.8?tB.10?tC.12?tD.14?t15、執(zhí)行操作的數據不可能來（）。A.寄存器B.指令本身C.控制存儲器D.存儲器二、填空題16、RISC的中文含義是______，CISC的中文含義是______17、微程序設計技術是利用________方法設計________的一門技術。18、堆棧是一種特殊的數據尋址方式，它采用________原理。按結構不同，分為________堆棧和________堆棧。19、多媒體CPU是帶有_______技術的處理器，它是一種多媒體擴展結構技術，特別適合于_______處理。20、CPU能直接訪問______和______但不能直接訪問磁盤和光盤。21、直接內存訪問（DM）方式中，DM控制器從CPU完全接管對_______的控制，數據交換不經過CPU，而直接在內存和_______之間進行。22、不同機器有不同的________，RISC指令系統(tǒng)是________指令系統(tǒng)的改進。23、軟磁盤和硬磁盤的_______記錄方式基本相同，但在_______和_______上存在較大差別。24、按IEEE754標準，一個浮點數由_______、_______、_______三個域組成。25、相聯(lián)存儲器是按_________訪問的存儲器，在cache中用來存放_________，在虛擬存儲器中用來存放_________.三、名詞解釋題26、字：27、指令模擬：28、多重中斷：29、按寫分配：四、簡答題30、什么叫尋址方式？為什么要學習尋址方式？31、簡述多重中斷系統(tǒng)中CPU響應中斷的步驟。32、何謂“總線仲裁”？一般采用何種策略進行仲裁，簡要說明它們的應用環(huán)境。33、DRAM存儲器采用何種方式刷新？有哪幾種常用的刷新方式？五、計算題34、設某機主存容量為16MB，Cache的容量為8KB，且按字節(jié)編址。每字塊8個字，每字32位。設計一個4路組相聯(lián)映射的Cache組織。1）畫出主存地址字段中各段的位數。2）設Cache初態(tài)為空，CPU依次從主存0，1，2，…，99號單元中讀出100個字（主存一次讀出一個字），并重復此次序10次，問命中率是多少？3）若Cache速度是主存速度的5倍，試問有Cache和無Cache相比，速度提高多少倍？4）系統(tǒng)的效率是多少？35、將下列十進制數表示成浮點規(guī)格化數，階碼4位（包含一位階符），分別用補碼和移碼表示；尾數9位（包含一位數符），用補碼表示。1）27/64。2）-27/64。36、假定硬盤傳輸數據以32位的字為單位，傳輸速率為IMB/s。CPU的時鐘頻率為50MHz1）采用程序查詢的輸入/輸出方式，假設查詢操作需要100個時鐘周期，求CPU為I/O查詢所花費的時間比率，假定進行足夠的查詢以避免數據丟失。2）采用中斷方法進行控制，每次傳輸的開銷（包括中斷處理）為100個時鐘周期。求CPU為傳輸硬盤數據花費的時間比重。3）采用DMA控制器進行輸入/輸出操作，假定DMA的啟動操作需要1000個時鐘周期，DMA完成時處理中斷需要500個時鐘周期。如果平均傳輸的數據長度為4KB，問在硬盤工作時處理器將用多少時間比重進行輸入/輸出操作，忽略DMA申請使用總線的影響。六、綜合題37、采用微程序控制器的某計算機在微程序級采用兩級流水線，即取第i+1條微指令與執(zhí)行第i條微指令同時進行。假設微指令的執(zhí)行時間需要40ns，試問：1）若控制存儲器選用讀出時間為30ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時序圖。2）若控制存儲器選用讀出時間為50ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時序圖。38、在信號處理和科學的應用中，轉置矩陣的行和列是一個很重要的問題。從局部性的角度來看，它也很有趣，因為它的引用模式既是以行為主的，也是以列為主的，例如，考慮下面的轉置函數：1.Tpedefintarraya[2][2]；2.3.voidtransposel（arraydst，arraysrc）4.{5.inti，j；6.for（i=0；i<2；1++）{7.for（j=0；j<2；j++）{8.dst[j][i]=src[i][j]；9.}10.}11.}假設在一臺具有如下屬性的機器上運行這段代碼：sizeof（int）==4。src數組從地址0開始，dst數組從地址16開始（十進制）。只有一個L1數據高速緩存，它是直接映射的、直寫、寫分配，塊大小為8個字節(jié)。這個高速緩存總的大小為16個數據字節(jié)，一開始是空的。對src和dst數組的訪問分別是讀和寫不命中的唯一來源。問題如下：1）對每個row和col，指明對src[row][col]和dstfrow][col]的訪問是命中（h）還是不命中（m），例如，讀src[0][0]會不命中，寫dst[0][0]也不命中，并將結果填至下列表格中。2）對于一個大小為32數據字節(jié)的高速緩存，指明src和dst的訪問命中情況，并將結果填至下列表格中。39、某機器采用一地址格式的指令系統(tǒng)，允許直接和間接尋址（機器按字尋址）。機器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及變址寄存器R。和基址寄存器Ra，均為16位。1）若采用單字長指令，共能完成105種操作，則指令可直接尋址的范圍是多少？一次間接尋址的范圍又是多少？2）若采用雙字長指令，操作碼位數及尋址方式不變，則指令可直接尋址的范圍又是多少？畫出其指令格式并說明各字段的含義。3）若存儲字長不變，可采用什么方法訪問容量為8MB的主存？需增設哪些硬件？

參考答案一、選擇題1、C2、A3、C4、D5、D6、C7、A8、A9、C10、C11、A12、B13、B14、C15、C二、填空題16、精簡指令系統(tǒng)計算機復雜指令系統(tǒng)計算機17、軟件操作控制器18、先進后出寄存器存儲器19、MMX圖像數據20、cache主存21、總線I/O設備（或輸入輸出設備）22、指令系統(tǒng)CISC23、存儲原理結構性能24、符號位階碼尾數25、內容行地址表段表、頁表和快表三、名詞解釋題26、字：數據運算和存儲的單位，其位數取決于具體的計算機。27、指令模擬：在一種計算機上用軟件來解釋執(zhí)行另一種計算機的指令。28、多重中斷：多重中斷即指CPU在處理中斷的過程中，又出現了新的中斷請求，此時若CPU暫停現行的中斷處理，轉去處理新的中斷請求，即多重中斷。29、按寫分配：cache不命中時的一種更新策略，寫操作時把對應的數據塊從主存調入cache。四、簡答題30、答：尋址方式是指確定本條指令的數據地址以及下一條將要執(zhí)行的指令地址的方法，它與硬件結構緊密相關，而且直接影響指令格式和指令功能。尋址方式分為指令尋址和數據尋址31、答：（1）、關中斷。暫時禁止所有中斷；（2）、保護現場信息，包括保存pc的值；（3）、判別中斷條件根據中斷優(yōu)先條件，從而確定中斷服務程序的地址；（4）、開中斷，設置cpu優(yōu)先級為當前中斷優(yōu)先級，允許響應外部中斷。（5）、執(zhí)行中斷服務程序。完成中斷請求的操縱；（6）關閉中斷，暫時禁止所有中斷；（7）恢復現場保護，包括pc的值（8）、開中斷，繼續(xù)執(zhí)行源程序；32、答：連接到總線上的功能模塊有主動和被動兩種形態(tài)。主方可以啟動一個總線周期，而從方只能響應主方的請求。每次總線操作，只能有一個主方占用總線控制權，但同一時間里可以有一個或多個從方。除CPU模塊外，IO功能模塊也可以提出總線請求。為了解決多個主設備同時競爭總線控制權，必須具有總線仲裁部件，以某種方式選擇其中一個主設備作為總線的下一次主方。一般來說，采用優(yōu)先級或公平策略進行仲裁。在多處理器系統(tǒng)中對CPU模塊的總線請求采用公平原則處理，而對IO模塊的總線請求采用優(yōu)先級策略。33、答：DRAM采用讀出方式進行刷新。因為讀出過程中恢復了存儲單元的MOS柵極電容電荷，并保持原單元的內容，所以讀出過程就是再生過程。常用的刷新方式由三種：集中式、分散式、異步式五、計算題34、解析：1）主存地址字段如圖所示。2）由于Cache初態(tài)為空，因此CPU讀0號單元時不命中，必須訪存，同時將該字所在的主存塊調入Cache（調入內存一定是一整塊調入，而一塊包括8個單元），接著CPU讀1~7號單元均命中。同理，CPU讀8，16，…，96號單元均不命中?？梢?，CPU在連續(xù)讀100個字中共有13次未命中，而后9次循環(huán)讀100個字全部命中，命中率為100×10-13100×103）設主存存儲周期為5t，Cache的存儲周期為t，沒有Cache的訪問時間是5t×l000，有Cache存儲周期為t×（1000-13）+5t×13，則有Cache和無Cache相比，速度提高的倍數為5t×10004）系統(tǒng)的效率為t35、解析1）27/64=0.011011=0.11011×2-1當補碼和尾數都采用補碼表示時：1，111：0.11011000。階碼采用移碼、尾數采用補碼表示時：0.11l：0.11011000。2）-27/64=1.011011=1.11011×2-1當補碼和尾數都采用補碼表示時：1，11l；1.00101000。階碼采用移碼、尾數采用補碼表示時：0.1l1：l.00101000。36、解析：本題考查計算機的性能指標和I/O方式。先計算每次傳輸過程的平均時間，然后根據程序查詢、中斷和DMA方式的特點計算外設I/O的時間占整個CPU時間的百分比。1）采用程序查詢的輸入/輸出方式，硬盤查詢的速率為1MB/4B=250k（每秒查詢次數）。查詢的時鐘周期數為250k×100=25000k.占用的CPU時間比率為25000k/50M=50%。2）采用中斷方法進行控制，每傳送一個字需要的時問為（32bit/8）÷1MB/s=4μs.CPU時鐘周期為1/50MHz=0.02μs.得到時間比重為100×0.02/4=50%。3）采用DMA控制器進行輸入/輸出操作，平均傳輸的數據長度為4KB.傳送的時間為4KB÷1MB/s=4ms在DMA傳輸的過程中，CPU不需要進行操作，所以CPU為傳輸硬盤數據花費的時間比重為0.02×1500/（4000+0.02×1500）=0.74%.六、綜合題37、解析：在執(zhí)行本條微指令的同時，預取下一條微指令。因為這兩個操作是在兩個完全不同的部件中執(zhí)行的，所以這種重疊是完全可行的。取微指令的時間與執(zhí)行微指令的時間哪個長，就以它作為微周期1）若控制存儲器選用讀出時間為30ns的ROM，微指令執(zhí)行時序圖如圖a所示。因為取第i+1條微指令與執(zhí)行第i條微指令同時進行，所以取微指令的讀出時間為30ns，而微指令的執(zhí)行時間需要40ns。這種情況下微周期取最長的時間，即40ns。2）若控制存儲器選用讀出時間為50ns的ROM，微指令執(zhí)行時序圖如圖b所示。這種情況下微周期需取50ns。38、解析：1）解決這個問題的關鍵是想象出如圖所示的關系圖。注意：每個高速緩存行只包含數組的一個行，高速緩存正好只夠保存一個數組，而且對王所有isrc和dst的行i都映射到同一個高速緩存行（0%2=0，1%2=1，2%2=0，3%2=1）。因為高速緩存不夠太，不足以容納這兩個數組，所以對一個數組的引用總是驅逐出另一