數(shù)字電路 第1章 數(shù)邏基礎

第1章數(shù)字邏輯基礎

1.1邏輯代數(shù)運算與邏輯電路

1.2邏輯代數(shù)的數(shù)學描述

1.3邏輯函數(shù)的化簡

1.4邏輯函數(shù)描述方法及轉換事物往往存在兩種對立的狀態(tài)，在邏輯代數(shù)中可以抽象地表示為0和1，稱為邏輯0狀態(tài)和邏輯1狀態(tài)。邏輯代數(shù)是按一定的邏輯關系進行運算的代數(shù)，是分析和設計數(shù)字電路的數(shù)學工具。在邏輯代數(shù)，只有０和１兩種邏輯值，有與、或、非三種基本邏輯運算，還有與或、與非、與或非、異或、同或幾種導出邏輯運算。

邏輯代數(shù)中的變量稱為邏輯變量，用大寫字母表示。邏輯變量的取值只有兩種，即邏輯0和邏輯1，0和1稱為邏輯常量，并不表示數(shù)量的大小，而是表示兩種對立的邏輯狀態(tài)。邏輯是指事物的因果關系，或者說條件和結果的關系，這些因果關系可以用邏輯運算來表示，也就是用邏輯代數(shù)來描述。概述1.1邏輯代數(shù)運算與邏輯電路

1、進位制：表示數(shù)時，僅用一位數(shù)碼往往不夠用，必須用進位計數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構成以及從低位到高位的進位規(guī)則稱為進位計數(shù)制，簡稱進位制。2、基數(shù)：進位制的基數(shù)，就是在該進位制中可能用到的數(shù)碼個數(shù)。3、位權（位的權數(shù)）：在某一進位制的數(shù)中，每一位的大小都對應著該位上的數(shù)碼乘上一個固定的數(shù)，這個固定的數(shù)就是這一位的權數(shù)。權數(shù)是一個冪。常用數(shù)制幾個概念數(shù)碼為：0～9；基數(shù)是10。運算規(guī)律：逢十進一，即：9＋1＝10。十進制數(shù)的權展開式：５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100稱為十進制的權。各數(shù)位的權是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。＋任意一個十進制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應的權的乘積之和，稱權展開式。即：(5555)10＝5×103

＋5×102＋5×101＋5×100又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－21、十進制2、二進制數(shù)碼為：0、1；基數(shù)是2。運算規(guī)律：逢二進一，即：1＋1＝10。二進制數(shù)的權展開式：如：(101.01)2＝1×22

＋0×21＋1×20＋0×2－1＋1×2－2

＝(5.25)10加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0·0=0，0·1=0，1·0=0，1·1=1運算規(guī)則各數(shù)位的權是２的冪二進制數(shù)只有0和1兩個數(shù)碼，它的每一位都可以用電子元件來實現(xiàn)，且運算規(guī)則簡單，相應的運算電路也容易實現(xiàn)。數(shù)碼為：0～7；基數(shù)是8。運算規(guī)律：逢八進一，即：7＋1＝10。八進制數(shù)的權展開式：如：(207.04)8＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)103、八進制4、十六進制數(shù)碼為：0～9、A～F；基數(shù)是16。運算規(guī)律：逢十六進一，即：F＋1＝10。十六進制數(shù)的權展開式：如：(D8.A)16＝

13×161

＋8×160＋10×16－1＝(216.625)10各數(shù)位的權是8的冪各數(shù)位的權是16的冪結論①一般地，N進制需要用到N個數(shù)碼，基數(shù)是N；運算規(guī)律為逢N進一。②如果一個N進制數(shù)M包含ｎ位整數(shù)和ｍ位小數(shù)，即(an-1an-2…a1a0·a－1a－2…a－m)2則該數(shù)的權展開式為：(M)N

＝an-1×Nn-1

＋

an-2×Nn-2

＋…＋a1×N1＋

a0

×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由權展開式很容易將一個N進制數(shù)轉換為十進制數(shù)。不同數(shù)制間的轉換（1）二進制數(shù)轉換為八進制數(shù)：將二進制數(shù)由小數(shù)點開始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補零，則每組二進制數(shù)便是一位八進制數(shù)。(三位聚一位)將N進制數(shù)按權展開，即可以轉換為十進制數(shù)。1、二進制數(shù)與八進制數(shù)的相互轉換1101010.01000＝(152.2)8（2）八進制數(shù)轉換為二進制數(shù)：將每位八進制數(shù)用3位二進制數(shù)表示。(一位變三位)

=011111100.010110(374.26)82、二進制數(shù)與十六進制數(shù)的相互轉換0111010100.011000＝(1E8.6)16=101011110100.01110110(AF4.76)16二進制數(shù)轉換為十六進制數(shù)，按照每4位二進制數(shù)對應于一位十六進制數(shù)進行轉換。(四位聚一位)采用的方法—基數(shù)連除、連乘法原理：將整數(shù)部分和小數(shù)部分分別進行轉換。整數(shù)部分采用基數(shù)連除法;

小數(shù)部分采用基數(shù)連乘法;

轉換后再合并。十六進制數(shù)轉換為二進制數(shù)，按照每一位十六進制數(shù)對應于4位二進制數(shù)進行轉換。(一位變四位)3、十進制數(shù)轉換為任意進制數(shù)整數(shù)部分采用基數(shù)連除法：先得到的余數(shù)為低位，后得到的余數(shù)為高位。小數(shù)部分采用基數(shù)連乘法：先得到的整數(shù)為高位，后得到的整數(shù)為低位。所以：(44.375)10＝(101100.011)2采用基數(shù)連除、連乘法，可將十進制數(shù)轉換為任意的N進制數(shù)。例：(44.375)10＝(？)21、與邏輯（與運算）與邏輯的定義：僅當決定事件（Y）發(fā)生的所有條件（A，B，C，…）均滿足時，事件（Y）才能發(fā)生。表達式為：開關A，B串聯(lián)控制燈泡YＹ＝ＡＢＣ…基本邏輯運算兩個開關必須同時接通，燈才亮。邏輯表達式為：Ｙ＝ＡＢA、B都斷開，燈不亮。A斷開、B接通，燈不亮。A接通、B斷開，燈不亮。A、B都接通，燈亮。這種把所有可能的條件組合及其對應結果一一列出來的表格叫做真值表。將開關接通記作1，斷開記作0；燈亮記作1，燈滅記作0?？梢宰鞒鋈缦卤砀駚砻枋雠c邏輯關系：功能表實現(xiàn)與邏輯的電路稱為與門。與門的邏輯符號：Ｙ＝ＡＢ真值表邏輯符號2、或邏輯（或運算）或邏輯的定義：當決定事件（Y）發(fā)生的各種條件（A，B，C，…)中，只要有一個或多個條件具備，事件（Y）就發(fā)生。表達式為：開關A，B并聯(lián)控制燈泡YＹ＝Ａ＋Ｂ＋Ｃ＋…兩個開關只要有一個接通，燈就會亮。邏輯表達式為：Ｙ＝Ａ+ＢA、B都斷開，燈不亮。A斷開、B接通，燈亮。A接通、B斷開，燈亮。A、B都接通，燈亮。實現(xiàn)或邏輯的電路稱為或門。或門的邏輯符號：Y=A+B真值表功能表邏輯符號3、非邏輯（非運算）非邏輯指的是邏輯的否定。當決定事件（Y）發(fā)生的條件（A）滿足時，事件不發(fā)生；條件不滿足，事件反而發(fā)生。表達式為：Ｙ＝Ａ開關A控制燈泡Y實現(xiàn)非邏輯的電路稱為非門。非門的邏輯符號：Y=AA斷開，燈亮。A接通，燈滅。真值表功能表邏輯符號2、或非運算：邏輯表達式為：1、與非運算：邏輯表達式為：幾種導出的邏輯運算3、與或非運算：邏輯表達式為：4、異或運算：邏輯表達式為：5、同或運算：邏輯表達式為：Y=AB+AB=A⊙B0V3V工作原理

A、B中有一個或一個以上為低電平0V

只有A、B全為高電平3V，二極管與門電路0V3V3V3VABF3V3V3V3V0V0V0V3V0V0V0V0V則輸出F就為低電平0V則輸出F才為高電平3V正負邏輯問題

ABFVLVLVLVLVHVLVLVHVHVLVHVH電平關系正與=負或正或=負與正與非=負或非正或非=負與非正、負邏輯間關系邏輯符號等效

在一種邏輯符號的所有入、出端同時加上或者去掉小圈，當一根線上有兩個小圈，則無需畫圈

原來的符號互換（與←→或、同或←→異或）111ABF100100000正邏輯（與門）0ABF01001011111負邏輯（或門）

邏輯電路

幾個概念獲得高、低電平的基本方法：利用半導體開關元件的導通、截止（即開、關）兩種工作狀態(tài)。邏輯0和1：電子電路中用高、低電平來表示。邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路?；竞统Ｓ瞄T電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。硅和鍺半導體的結構+4+4+4+4純凈的硅或鍺半導體(“本征半導體”)價電子成為正離子N型半導體+4+4+4+4+5多余電子磷+4+4+4硼空穴負離子+4+3P型半導體－－－－－－－－－－－－－－－－－－－－－－－－p++++++++++++++++++++++++n耗盡層空穴漂移電子漂移空穴擴散電子擴散預備知識二極管陽極陰極二極管的V—I特性曲線截止正向偏置反向偏置擊穿電壓雪崩擊穿-PN+PN+-RVDOnOffOnOffKRRK三極管半導體三極管在英文中稱為晶體管(Transister)，半導體三極管有兩大類型，一是雙極型半導體三極管(BJT)，二是場效應半導體三極管(FET)。雙極型半導體三極管是由兩種載流子參與導電的半導體器件，它由兩個PN結組合而成，是一種電流控制電流源器件（CCCS）。場效應型半導體三極管僅由一種載流子參與導電，是一種電壓控制電流源器件（VCCS）。NPNebc電子空穴IENICNIEPICEOIEICIBIBNebc雙極型三極管等效圖雙極型三極管的三種組態(tài)共射極輸入特性共射極輸出特性飽和區(qū)——iC受vCE顯著控制的區(qū)域，該區(qū)域內vCE的數(shù)值較小，一般vCE＜0.7V(硅管)。此時發(fā)射結正偏，集電結正偏或反偏電壓很小。截止區(qū)——iC接近零的區(qū)域，相當iB=0的曲線的下方。此時，發(fā)射結反偏，集電結反偏。放大區(qū)——iC平行于vCE軸的區(qū)域，曲線基本平行等距。此時，發(fā)射結正偏，集電結反偏，電壓大于0.7

V左右(硅管)。共射極三極管特性曲線

輸入特性曲線的分區(qū)：①截止區(qū)

②非線性區(qū)③線性區(qū)

MOS場效應三極管

絕緣柵型場效應三極管MOSFET(MetalOxideSemiconductorFET)分為增強型

N溝道、P溝道

耗盡型

N溝道、P溝道

N溝道增強型MOSFET結構示意圖如下所示:D(Drain)為漏極，相當c；G(Gate)為柵極，相當b；

S(Source)為源極，相當e。

N溝道增強型MOS管特性曲線N溝道MOS管符號如果是P溝道，箭頭則向外。分立元件門電路1、二極管與門2、二極管或門3、三極管非門①uA＝0V時，三極管截止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V②uA＝5V時，三極管導通?；鶚O電流為：iB＞IBS，三極管工作在飽和狀態(tài)。輸出電壓uY＝UCES＝0.3V。三極管臨界飽和時的基極電流為：1、TTL與非門TTL門電路①輸入信號不全為1：如uA=0.3V，uB=3.6V3.6V0.3V1V則uB1=0.3+0.7=1V，T2、T5截止，T3、T4導通忽略iB3，輸出端的電位為：輸出Y為高電平。uY≈5―0.7―0.7＝3.6V3.6V3.6V②輸入信號全為1：如uA=uB=3.6V2.1V則uB1=2.1V，T2、T5導通，T3、T4截止輸出端的電位為：uY=UCES＝0.3V輸出Y為低電平。功能表真值表邏輯表達式輸入有低，輸出為高；輸入全高，輸出為低。74LS00內含4個2輸入與非門，74LS20內含2個4輸入與非門。①A=0時，T2、T5截止，T3、T4導通，Y=1。②A=1時，T2、T5導通，T3、T4截止，Y=0。

TTL非門①A、B中只要有一個為1，即高電平，如A＝1，則iB1就會經(jīng)過T1集電結流入T2基極，使T2、T5飽和導通，輸出為低電平，即Y＝0。②A＝B＝0時，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導通，輸出為高電平，即Y＝1。

TTL或非門其他TTL門OC門為解決一般TTL與非門不能線與而設計的。①A、B不全為1時，uB1=1V，T2、T3截止，Y=1。接入外接電阻R后：②A、B全為1時，uB1=2.1V，T2、T3飽和導通，Y=0。

TS門①E＝1時，二極管D導通，T1基極和T2基極均被鉗制在低電平，因而T2～T5均截止，輸出端開路，電路處于高阻狀態(tài)。結論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。②E＝0時，二極管D截止，TS門的輸出狀態(tài)完全取決于輸入信號A、B的狀態(tài)，電路輸出與輸入的邏輯關系和一般TTL門相同。

TS門的應用：①作多路開關：E=0時，門G1使能，G2禁止，Y=A；E=1時，門G2使能，G1禁止，Y=B。②信號雙向傳輸：E=0時信號向右傳送，B=A；E=1時信號向左傳送，A=B。③構成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個TSL門處于工作狀態(tài)，而其余TSL門均處于高阻狀態(tài)，這樣總線就會輪流接受各TSL門的輸出。1、CMOS非門（1）uA＝0V時，TN截止，TP導通。輸出電壓uY＝VDD＝10V。（2）uA＝10V時，TN導通，TP截止。輸出電壓uY＝0V。CMOS邏輯門2、CMOS與非門、或非門、與門、或門、與或非門

CMOS與非門①A、B當中有一個或全為低電平時，TN1、TN2中有一個或全部截止，TP1、TP2中有一個或全部導通，輸出Y為高電平。②只有當輸入A、B全為高電平時，TN1和TN2才會都導通，TP1和TP2才會都截止，輸出Y才會為低電平。

CMOS或非門①只要輸入A、B當中有一個或全為高電平，TP1、TP2中有一個或全部截止，TN1、TN2中有一個或全部導通，輸出Y為低電平。②只有當A、B全為低電平時，TP1和TP2才會都導通，TN1和TN2才會都截止，輸出Y才會為高電平。CMOS傳輸門①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時，TN和TP都不具備開啟條件而截止，輸入和輸出之間相當于開關斷開一樣。②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時，TN和TP都具備了導通條件，輸入和輸出之間相當于開關接通一樣，uo＝ui。

電壓傳輸特性TTL與非門輸入電壓VI與輸出電壓VO之間的關系曲線，即VO=f（VI）

TTL與非門的外特性邏輯電路主要技術參數(shù)VoffVSHVonVSL

抗干擾能力關門電平VOFF：保證輸出為標準高電平VSH的最大輸入低電平值開門電平VON：保證輸出為標準低電平VSL的最小輸入高電平值低電平噪聲容限VNL：VNL=VOFF-VSL高電平噪聲容限VNH：VNH=VSH-VON

輸入特性輸入電流與輸入電壓之間的關系曲線，即II=f（VI）1.輸入短路電流ISD（也叫輸入低電平電流IIL）當VIL=0V時由輸入端流出的電流2.輸入漏電流IIH（輸入高電平電流）指一個輸入端接高電平，其余輸入端接低電平，經(jīng)該輸入端流入的電流。約10μA左右

平均傳輸延遲時間tpd導通延遲時間tPHL

：輸入波形上升沿的50%幅值處到輸出波形下降沿50%幅值處所需要的時間，截止延遲時間tPLH：從輸入波形下降沿50%幅值處到輸出波形上升沿50%幅值處所需要的時間，平均傳輸延遲時間tpd：

TTL與非門主要參數(shù)（1）輸出高電平UOH：TTL與非門的一個或幾個輸入為低電平時的輸出電平。產品規(guī)范值UOH≥2.4V，標準高電平USH＝2.4V。（2）高電平輸出電流IOH：輸出為高電平時，提供給外接負載的最大輸出電流，超過此值會使輸出高電平下降。IOH表示電路的拉電流負載能力。（3）輸出低電平UOL：TTL與非門的輸入全為高電平時的輸出電平。產品規(guī)范值UOL≤0.4V，標準低電平USL＝0.4V。（4）低電平輸出電流IOL：輸出為低電平時，外接負載的最大輸出電流，超過此值會使輸出低電平上升。IOL表示電路的灌電流負載能力。（5）扇出系數(shù)NO：指一個門電路能帶同類門的最大數(shù)目，它表示門電路的帶負載能力。一般TTL門電路NO≥8，功率驅動門的NO可達25。（6）最大工作頻率fmax：超過此頻率電路就不能正常工作。（7）輸入開門電平UON：是在額定負載下使與非門的輸出電平達到標準低電平USL的輸入電平。它表示使與非門開通的最小輸入電平。一般TTL門電路的UON≈1.8V。（8）輸入關門電平UOFF：使與非門的輸出電平達到標準高電平USH的輸入電平。它表示使與非門關斷所需的最大輸入電平。一般TTL門電路的UOFF≈0.8V。（9）高電平輸入電流IIH：輸入為高電平時的輸入電流，也即當前級輸出為高電平時，本級輸入電路造成的前級拉電流。（10）低電平輸入電流IIL：輸入為低電平時的輸出電流，也即當前級輸出為低電平時，本級輸入電路造成的前級灌電流。（11）平均傳輸時間tpd：信號通過與非門時所需的平均延遲時間。在工作頻率較高的數(shù)字電路中，信號經(jīng)過多級傳輸后造成的時間延遲，會影響電路的邏輯功能。（12）空載功耗：與非門空載時電源總電流ICC與電源電壓VCC的乘積。1.2邏輯代數(shù)的數(shù)學描述邏輯代數(shù)的基本公式和基本定律

1、常量之間的關系

2、基本公式分別令A=0及A=1代入這些公式，即可證明它們的正確性。

3、基本定律利用真值表很容易證明這些公式的正確性。如證明A·B=B·A：(A+B)(A+C)=AA+AB+AC+BC分配律A(B+C)=AB+AC=A+AB+AC+BC等冪律AA=A=A(1+B+C)+BC分配律A(B+C)=AB+AC=A+BC0-1律A+1=1證明分配律：A+BC=(A+B)(A+C)證明：

4、常用公式分配律A+BC=(A+B)(A+C)互補律A+A=10-1律A·1=1互補律A+A=1分配律A(B+C)=AB+AC0-1律A+1=1例如，已知等式，用函數(shù)Y=AC代替等式中的A，根據(jù)代入規(guī)則，等式仍然成立，即有：

1、代入規(guī)則：任何一個含有變量A的等式，如果將所有出現(xiàn)A的位置都用同一個邏輯函數(shù)代替，則等式仍然成立。這個規(guī)則稱為代入規(guī)則。

2、反演規(guī)則：對于任何一個邏輯表達式Y，如果將表達式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達式就是函數(shù)Y的反函數(shù)Y（或稱補函數(shù)）。這個規(guī)則稱為反演規(guī)則。邏輯代數(shù)的三個重要規(guī)則

3、對偶規(guī)則：對于任何一個邏輯表達式Y，如果將表達式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，而變量保持不變，則可得到的一個新的函數(shù)表達式Y＇，Y＇稱為函Y的對偶函數(shù)。這個規(guī)則稱為對偶規(guī)則。

對偶規(guī)則的意義在于：如果兩個函數(shù)相等，則它們的對偶函數(shù)也相等。利用對偶規(guī)則,可以使要證明及要記憶的公式數(shù)目減少一半。例如：

注意：在運用反演規(guī)則和對偶規(guī)則時，必須按照邏輯運算的優(yōu)先順序進行：先算括號，接著與運算，然后或運算，最后非運算，否則容易出錯。1.3邏輯函數(shù)的化簡

（1）邏輯表達式：由邏輯變量和與、或、非3種運算符連接起來所構成的式子。在邏輯表達式中，等式右邊的字母A、B、C、D等稱為輸入邏輯變量，等式左邊的字母Y稱為輸出邏輯變量，字母上面沒有非運算符的叫做原變量，有非運算符的叫做反變量。（2）邏輯函數(shù)：如果對應于輸入邏輯變量A、B、C、…的每一組確定值，輸出邏輯變量Y就有唯一確定的值，則稱Y是A、B、C、…的邏輯函數(shù)。記為

注意：與普通代數(shù)不同的是，在邏輯代數(shù)中，不管是變量還是函數(shù)，其取值都只能是0或1，并且這里的0和1只表示兩種不同的狀態(tài)，沒有數(shù)量的含義。邏輯函數(shù)及其相等概念（3）邏輯函數(shù)相等的概念：設有兩個邏輯函數(shù)它們的變量都是A、B、C、…，如果對應于變量A、B、C、…的任何一組變量取值，Y1和Y2的值都相同，則稱Y1和Y2是相等的，記為Y1=Y2。若兩個邏輯函數(shù)相等，則它們的真值表一定相同；反之，若兩個函數(shù)的真值表完全相同，則這兩個函數(shù)一定相等。因此，要證明兩個邏輯函數(shù)是否相等，只要分別列出它們的真值表，看看它們的真值表是否相同即可。證明等式：邏輯表達式邏輯表達式：是由邏輯變量和與、或、非3種運算符連接起來所構成的式子。函數(shù)的標準與或表達式的列寫方法：將函數(shù)的真值表中那些使函數(shù)值為1的項寫成一個乘積項,然后將乘積項邏輯相加，便得到函數(shù)的邏輯表達式。n個變量有2n個最小項，記作mi3個變量有23（8）個最小項

n個變量的邏輯函數(shù)中，包括全部n個變量的乘積項（每個變量必須而且只能以原變量或反變量的形式出現(xiàn)一次）。m0m100000101m2m3m4m5m6m7010011100101110111234567最小項二進制數(shù)十進制數(shù)編號最小項001ABC000m0m1m2m3m4m5m6m7100000000100000011010011100101110111000000000000100000010000001000000100000010000001111111三變量的最小項最小項的性質：

同一組變量取值任意兩個不同最小項的乘積為0。即mi

mj=0(i≠j)

全部最小項之和為1，即

任意一組變量取值，只有一個最小項的值為1，其它最小項的值均為0如果列出了函數(shù)的真值表，則只要將函數(shù)值為1的那些最小項相加，便是函數(shù)的最小項表達式。將真值表中函數(shù)值為0的那些最小項相加，便可得到反函數(shù)的最小項表達式。m1＝ABCm5＝ABCm3＝ABCm1＝ABC標準積之和(最小項)表達式F(A、B、C)“與―或”式“或―與”式“與非―與非”式“或非―或非”式“與―或―非”式邏輯函數(shù)表達式常用形式1、五種常用表達式2、表達式形式轉換一、并項法邏輯函數(shù)的公式化簡法就是運用邏輯代數(shù)的基本公式、定理和規(guī)則來化簡邏輯函數(shù)。利用公式Ａ＋Ａ＝1，將兩項合并為一項，并消去一個變量。運用摩根定律運用分配律運用分配律邏輯函數(shù)的公式法化簡

二、吸收法運用摩根定律（１）利用公式Ａ＋ＡＢ＝Ａ，消去多余的項。（２）利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余的變量。三、配項法（１）利用公式Ａ＝Ａ（Ｂ＋Ｂ），為某一項配上其所缺的變量，以便用其它方法進行化簡。（２）利用公式Ａ＋Ａ＝Ａ，為某項配上其所能合并的項。四、消去冗余項法利用冗余律ＡＢ＋ＡＣ＋ＢＣ＝ＡＢ＋ＡＣ，將冗余項ＢＣ消去。例：化簡函數(shù)解：①先求出Y的對偶函數(shù)Y＇，并對其進行化簡。②求Y＇的對偶函數(shù)，便得Ｙ的最簡或與表達式。五、求對偶函數(shù)法邏輯函數(shù)圖形化簡法

卡諾圖一、卡諾圖的構成將邏輯函數(shù)真值表中的最小項重新排列成矩陣形式，并且使矩陣的橫方向和縱方向的邏輯變量的取值按照格雷碼的順序排列，這樣構成的圖形就是卡諾圖。二、卡諾圖的特點卡諾圖的特點是任意兩個相鄰的最小項在圖中也是相鄰的。（相鄰項是指兩個最小項只有一個因子互為反變量，其余因子均相同，又稱為邏輯相鄰項）。每個4變量的最小項有4個最小項與它相鄰最左列的最小項與最右列的相應最小項也是相鄰的最上面一行的最小項與最下面一行的相應最小項也是相鄰的三、最小項的卡諾圖表示每個2變量的最小項有兩個最小項與它相鄰每個3變量的最小項有3個最小項與它相鄰用卡諾圖表示邏輯函數(shù)一、邏輯函數(shù)的標準與--或式

如果一個與或邏輯表達式中的每一個與項都是最小項，則該邏輯表達式稱為標準與--或式，也稱為最小項表達式。任何一個邏輯函數(shù)都可以表示成唯一的一組最小項之和的表達式。對于不是最小項表達式的與或表達式，可利用公式A＋A＝1和A(B+C)＝AB＋BC來配項展開成最小項表達式。二、用卡諾圖表示邏輯函數(shù)（1）根據(jù)邏輯式中的變量數(shù)，畫出變量的卡諾圖；（2）在卡諾圖上有最小項的方格內填入1，其余的方格內填入0或不填。1、用卡諾圖表示邏輯函數(shù)的步驟：m1m3m4m6m7m11m14m15先將函數(shù)變換為與或表達式（不必變換為最小項之和的形式），然后在卡諾圖上與每一個乘積項所包含的那些最小項（該乘積項就是這些最小項的公因子）相對應的方格內填入1，其余的方格內填入0。變換為與或表達式ＡＤ的公因子ＢＣ的公因子2、邏輯函數(shù)的卡諾圖表示

說明：如果求得了函數(shù)Ｙ的反函數(shù)Ｙ，則對Ｙ中所包含的各個最小項，在卡諾圖相應方格內填入0，其余方格內填入1。3、卡諾圖的性質（1）任何兩個（21個）標1的相鄰最小項，可以合并為一項，并消去一個變量（消去互為反變量的因子，保留公因子）。（2）任何4個（22個）標1的相鄰最小項，可以合并為一項，并消去2個變量。ＢＤＢＤ

BＤ（3）任何8個（23個）標1的相鄰最小項，可以合并為一項，并消去3個變量。

B

D用卡諾圖化簡邏輯函數(shù)方法和步驟：

1、畫出邏輯函數(shù)的卡諾圖；

2、合并卡諾圖中的相鄰最小項（即將卡諾圖中相鄰的1方格畫在一個圈中）；

3、將合并化簡后的各與項進行邏輯加，便求得邏輯函數(shù)的最簡與--或式。

相鄰最小項的數(shù)目必須為個才能合并為一項，并消去n個變量。包含的最小項數(shù)目越多，即由這些最小項所形成的圈越大，消去的變量也就越多，從而所得到的邏輯表達式就越簡單。這就是利用卡諾圖化簡邏輯函數(shù)的基本原理?；驹恚哼壿嫳磉_式或真值表卡諾圖

1

1化簡示例合并最小項①圈越大越好，但每個圈中標１的方格數(shù)目必須為個。②同一個方格可同時畫在幾個圈內，但每個圈都要有新的方格，否則它就是多余的。③不能漏掉任何一個標１的方格。最簡與或表達式ＢＤＣＤＡＣＤ冗余項

2

2

3

3將代表每個圈的乘積項相加兩點說明

①在有些情況下，最小項的圈法不只一種，得到的各個乘積項組成的與或表達式各不相同，哪個是最簡的，要經(jīng)過比較、檢查才能確定。ＡＣＤ＋ＢＣＤ＋ＡＢＣ＋ＡＤ不是最簡ＢＣＤ＋ＡＢＣ＋ＡＤ最簡

②在有些情況下，不同圈法得到的與或表達式都是最簡形式。即一個函數(shù)的最簡與或表達式不是唯一的。ＡＣ＋ＡＢＤ＋ＡＢＣ＋ＢＣＤＡＣ＋ＡＢＤ＋ＡＢＣ＋ＡＢＤ例：將F(A、B、C、D)化為最簡與非—與非式。解：0100011110001110CDABAB111111BCD11ACDABC11AC111100000100011110001110CDAB111111111111ACADBCBDABC化簡得：最簡與非—與非式為：具有無關項的邏輯函數(shù)的化簡無關項：函數(shù)可以隨意取值（可以為0，也可以為1）或不會出現(xiàn)的變量取值所對應的最小項稱為無關項。1、邏輯函數(shù)中的無關項例如：判斷一位十進制數(shù)是否為偶數(shù)。不會出現(xiàn)不會出現(xiàn)不會出現(xiàn)不會出現(xiàn)不會出現(xiàn)不會出現(xiàn)說明×111100111×111010110×110100101×110010100×101100011×10101001001001000011100010000YABCDYABCD

輸入變量A，B，C，D取值為0000～1001時，邏輯函數(shù)Y有確定的值，根據(jù)題意，偶數(shù)時為1，奇數(shù)時為0。

A，B，C，D取值