《電工電子技術(shù)》課件-模塊七 邏輯門電路及其應(yīng)用

知識點1.數(shù)字電路基礎(chǔ)知識。2.邏輯門電路的基本運算關(guān)系、運算公式與定律、公式化簡。3.集成邏輯門電路的分類、應(yīng)用。1.理解數(shù)字電路的特點、分類、發(fā)展；掌握各種進制互換。2.掌握“與”、“或”、“非”及其復(fù)合邏輯關(guān)系。3.使用運算公式與定律進行邏輯函數(shù)化簡。4.理解集成邏輯門分類及特點。

目標(biāo)知識目標(biāo)：能力目標(biāo)：1.學(xué)會查閱集成電路手冊。2.學(xué)會用集成邏輯門連接電路。案例引入請大家為某節(jié)目的三位評委設(shè)計一個表決器，以少數(shù)服從多數(shù)為原則。學(xué)習(xí)了本模塊內(nèi)容后可以很好地解決有關(guān)表決器的問題。數(shù)字電路基礎(chǔ)1邏輯門電路2集成邏輯門電路3主要內(nèi)容7.1.1數(shù)字電路的概念及應(yīng)用7.1數(shù)字電路基礎(chǔ)1.模擬信號及數(shù)字信號模擬電路電子電路分類數(shù)字電路

傳遞、處理模擬信號的電子電路

傳遞、處理數(shù)字信號的電子電路數(shù)字信號時間上和幅度上都斷續(xù)變化的信號

模擬信號時間上和幅度上都連續(xù)變化的信號

數(shù)字電子技術(shù)就是研究處理數(shù)字信號電路的技術(shù)。2.數(shù)字電路的特點輸出信號與輸入信號之間的對應(yīng)邏輯關(guān)系邏輯代數(shù)只有高電平和低電平兩個取值導(dǎo)通(開)、截止(關(guān))便于高度集成化、工作可靠性高、抗干擾能力強和保密性好等研究對象分析工具信號電子器件工作狀態(tài)主要優(yōu)點3.數(shù)字電路的發(fā)展及應(yīng)用數(shù)字技術(shù)的發(fā)展——元器件1904年英國物理學(xué)家弗萊明發(fā)明電子二極管1907年美國發(fā)明家德福雷斯特發(fā)明了第一只真空三極管1947年美國物理學(xué)家肖克利、巴丁和布拉頓三人合作發(fā)明了晶體管，一種三個支點的半導(dǎo)體固體元件20世紀(jì)60年代制造出集成電路——集成電路時代數(shù)字技術(shù)的發(fā)展——計算機應(yīng)用第一代：約1946-1957電子真空管——ENICA第二代：約1958-1964晶體管——IBM700系列第三代：約1965-1972中小規(guī)模集成電路——IBM700系列第四代：約1973-至今超大規(guī)模集成電路第五代：超導(dǎo)、納米、DNA計算機……數(shù)字技術(shù)的發(fā)展——摩爾定律1.集成電路芯片上所集成的電路的數(shù)目，每隔18個月就翻一番。

2.微處理器的性能每隔18個月提高一倍，而價格下降一倍。

3.用一個美元所能買到的電腦性能，每隔18個月翻兩番。集成電路的分類集成度電路規(guī)模與范圍小規(guī)模集成電路SSI1～10門/片，或10～10個元件/片邏輯單元電路它包括:邏輯門電路、集成觸發(fā)器中規(guī)模集成電路MSI10～100門/片，或100～1000個元件/片邏輯部件它包括:計數(shù)器、譯碼器、編碼器、數(shù)據(jù)選擇器、寄存器、算術(shù)運算器、比較器、轉(zhuǎn)換電路等大規(guī)模集成電路LSI100～1000門/片，或1000～10000個元件/片數(shù)字邏輯系統(tǒng)它包括:中央控制器、存儲器、各種接口電路等超大規(guī)模集成電路VLSI大于1000門/片，或大于10萬個元件/片高集成度的數(shù)字邏輯系統(tǒng)它包括:各種型號的單片機和控制器7.1.2數(shù)制與碼制1.數(shù)制概念：用一組固定的符號和統(tǒng)一的規(guī)則來表示數(shù)值的方法0、1、2、3、4、5、6、7、8、90、1、2、3、4、5、6、70、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十進制八進制十六進制(1)十進制(Decimal)

(xxx)10或(xxx)D

例如(3176.54)10

或(3176.54)D

數(shù)碼：0、1、2、3、4、5、6、7、8、91×1011×100

5×10-1

1×10-2權(quán)權(quán)權(quán)

權(quán)

數(shù)碼所處位置不同時，所代表的數(shù)值不同

(11.51)10

進位規(guī)律：逢十進一10i

稱十進制的權(quán)

10稱為基數(shù)0~9十個數(shù)碼稱系數(shù)十進制數(shù)可表示為各系數(shù)與權(quán)乘積之和，稱為按權(quán)展開式

(3176.54)10=3×103+1×102+7×101+6×100+5×10-1+4×10-2例如0+1=11+1=10

(2)二進制(Binary)

(xxx)2或(xxx)B

例如(1011.11)2或(1011.11)B

數(shù)碼：0、1

進位規(guī)律：逢二進一權(quán)：2i

基數(shù)：2系數(shù)：0、1

按權(quán)展開式表示

(1011.11)2=1×23+0×22+1×21+1×20+1×2-1+1×2-2

將按權(quán)展開式按照十進制規(guī)律相加，即得對應(yīng)十進制數(shù)。=8+0+2+1+0.5+0.25(1011.11)2=(11.75)10

=11.75(1011.11)2=1×23+0×22+1×21+1×20+1×2-1+1×2-2(3)八進制和十六進制進制數(shù)的表示計數(shù)規(guī)律基數(shù)

權(quán)數(shù)碼八進制

(Octal)(xxx)8

或(xxx)O

逢八進一

80~78i

十六進制(Hexadecimal)

(xxx)16

或(xxx)H

逢十六進一160

~

9、A、B、C、D、E、F

16i例如(437.25)8=4×82+3×81+7×80+2×8-1+5×8-2=256+24+7+0.25+0.078125=(287.328125)10

例如(3BE.C4)16=3×162+11×161+14×160+12×16-1+4×16-2=768+176+14+0.75+0.015625=(958.765625)10

2.幾種數(shù)制的轉(zhuǎn)換1.500

1整數(shù)0.750

0(1)各種數(shù)制轉(zhuǎn)換成十進制(2)十進制轉(zhuǎn)換為二進制［例］將十進制數(shù)(26.375)10轉(zhuǎn)換成二進制數(shù)

26

6

1

3

01

10

12(26)10=(11010)2

×2×21.000

1.37522220.375×2一直除到商為0為止

余數(shù)13

0按權(quán)展開求和整數(shù)和小數(shù)分別轉(zhuǎn)換

整數(shù)部分：除2倒取余法

小數(shù)部分：乘2正取整法讀數(shù)順序讀數(shù)順序

.0110.500(3)

二進制與八進制相互轉(zhuǎn)換每位八進制數(shù)用三位二進制數(shù)代替，再按原順序排列。八進制→二進制

二進制→八進制(11100101.11101011)2=(345.726)8

(745.361)8=(111100101.011110001)2

補0(11100101.11101011)2=(?)8

11100101.11101011

00

345726

從小數(shù)點開始，整數(shù)部分向左

(小數(shù)部分向右)

三位一組，最后不足三位的加0補足三位，再按順序?qū)懗龈鹘M對應(yīng)的八進制數(shù)。補01110010111101011(4)

二進制和十六進制相互轉(zhuǎn)換(10011111011.111011)2=(4FB.EC)16

(3BE5.97D)16=(11101111100101.100101111101)2

補0(10011111011.111011)2=(?)16

10011111011.11101100

4FBEC0

十六進制→二進制:

每位十六進制數(shù)用四位二進制數(shù)代替，再按原順序排列。二進制→十六進制:

從小數(shù)點開始，整數(shù)部分向左(小數(shù)部分向右)

四位一組，最后不足四位的加0補足四位，再按順序?qū)懗龈鹘M對應(yīng)的十六進制數(shù)。補0100111110111110113.碼制例如：用四位二進制數(shù)碼表示十進制數(shù)0~90000→00001→10010→20011→30100→40101→50110→60111→71000→81001→9

將若干個二進制數(shù)碼0和1按一定規(guī)則排列起來表示某種特定含義的代碼稱為二進制代碼，簡稱二進制碼。

用數(shù)碼的特定組合表示特定信息的過程稱編碼。

(1)

二-十進制代碼表示十進制數(shù)0~

9十個數(shù)碼的二進制代碼(又稱BCD碼

即

BinaryCodedDecimal)

1位十進制數(shù)需用4位二進制數(shù)表示，故BCD碼為4位。4位二進制碼有16種組合，表示0~

9十個數(shù)可有多種方案，所以BCD碼有多種。常用二-十進制代碼表1111111111001110111010111101011110101100011010011011010110000100010001000011001100110010001000100001000100010000000000009876543210

十進制數(shù)1100101110101001100001110110010101000011余3碼2421(B)2421(A)5421碼8421

碼無權(quán)碼

有權(quán)碼1001100001110110010101000011001000010000權(quán)為8、4、2、1比8421BCD碼多余3取四位自然二進制數(shù)的前10種組合，去掉后6種組合1010~1111。用BCD碼表示十進制數(shù)舉例：

(36)10

=()8421BCD

(4.79)10=()8421BCD

(01010000)8421BCD=

()10注意區(qū)別BCD碼與數(shù)制：(150)10=(000101010000)8421BCD

=(10010110)2=(226)8=(96)16

60110

30011

4.0100.70111910010101500000(2)格雷碼0110最低位以

0110為循環(huán)節(jié)次低位以

00111100為循環(huán)節(jié)第三位以

0000111111110000為循環(huán)節(jié)…….011001100110001111000011110000001111111100000000000011111111特點:相鄰項或?qū)ΨQ項只有一位不同典型格雷碼構(gòu)成規(guī)則：7.2邏輯門電路用于描述客觀事物邏輯關(guān)系的數(shù)學(xué)工具，又稱布爾代數(shù)(BooleAlgebra)或開關(guān)代數(shù)。邏輯指事物因果關(guān)系的規(guī)律。

邏輯代數(shù)描述客觀事物間的邏輯關(guān)系，相應(yīng)的函數(shù)稱邏輯函數(shù)，變量稱邏輯變量。邏輯變量和邏輯函數(shù)的取值都只有兩個，通常用1和0表示。與普通代數(shù)比較用字母表示變量，用代數(shù)式描述客觀事物間的關(guān)系。

相似處

相異處運算規(guī)律有很多不同。邏輯代數(shù)中的1和0不表示數(shù)量大小，

僅表示兩種相反的狀態(tài)。

注意例如：開關(guān)閉合為1晶體管導(dǎo)通為1電位高為1

斷開為0截止為0低為0正邏輯體制負(fù)邏輯體制規(guī)定高電平為邏輯1、低電平為邏輯0規(guī)定低電平為邏輯1、高電平為邏輯0通常未加說明，則為正邏輯體制7.2.1與、或、非1.與邏輯決定某一事件的所有條件都具備時，該事件才發(fā)生滅斷斷亮合合滅斷合滅合斷燈

Y開關(guān)

B開關(guān)

A開關(guān)

A、B都閉合時，燈

Y才亮。

規(guī)定:開關(guān)閉合為邏輯1斷開為邏輯0燈亮為邏輯1燈滅為邏輯0

真值表111YAB000001010邏輯表達(dá)式Y(jié)=A·B

或Y=AB

與門

(ANDgate)若有0出0；若全1出1

開關(guān)A或B閉合或兩者都閉合時，燈Y才亮。2.

或邏輯

決定某一事件的諸條件中，只要有一個或一個以上具備時，該事件就發(fā)生。滅斷斷亮合合亮斷合亮合斷燈

Y開關(guān)

B開關(guān)

A若有1出1若全0出0

000111YA

B101110邏輯表達(dá)式Y(jié)=A+B

或門

(ORgate)≥1

3.非邏輯決定某一事件的條件滿足時，事件不發(fā)生；反之事件發(fā)生。AY0110Y=A

1

非門(NOTgate)

又稱“反相器”

7.2.2幾種常見的復(fù)合邏輯關(guān)系與非邏輯(NAND)先與后非若有

0

出

1若全

1

出

0100011YA

B101110011或非邏輯(NOR)先或后非若有

1

出

0若全

0

出

1100YA

B001010與或非邏輯(AND–OR–INVERT)先與后或再非異或邏輯(Exclusive–OR)不同出1相同出0同或邏輯(Exclusive-NOR，即異或非)相同出1不相出0000011YAB101110100111YAB001010注意：異或和同或互為反函數(shù)，即7.2.3代數(shù)的基本運算1.邏輯常量運算公式2.邏輯變量與常量的運算公式0

·

0

=

00

·

1

=

01

·

0

=

01

·

1

=

10

+

0

=

00

+

1

=

11

+

0

=

11

+

1

=

10–1律重疊律互補律還原律0+A=A1+A=11·A=A0·A=0A+A=AA·A=A

交換律A+B=B+AA·B=B·A結(jié)合律(A+B)+C=A+(B+C)(A·B)·C=A·(B·C)分配律A(B+C)=AB+AC

A+BC=(A+B)(A+C)

普通代數(shù)沒有！利用真值表邏輯等式的證明方法

利用基本公式和基本定律3.邏輯運算基本定律111111111100[例]

證明等式A+BC=(A+B)(A+C)解：真值表法公式法右式=(A+B)(A+C)

用分配律展開=AA+AC+BA+BC=A+AC+AB+BC=A(1+C+B)+BC=A·1+BC=A+BC0000ABCA+BC(A+B)(A+C)000001010011100101110111吸收律A+AB=A

推廣公式：推廣公式：摩根定律(又稱反演律)化簡意義使邏輯式最簡，以便設(shè)計出最簡的邏輯電路，從而節(jié)省元器件、優(yōu)化生產(chǎn)工藝、降低成本和提高系統(tǒng)可靠性。不同形式邏輯式有不同的最簡式，對于與或形式的最簡化目標(biāo)是：

(1)乘積項(即與項)的個數(shù)最少

(2)每個乘積項中的變量數(shù)最少

。4.公式化簡法并項法

運用，將兩項合并為一項，并消去一個變量。吸收法

運用A+AB

=A和，消去多余的與項。消去法

運用吸收律

，消去多余因子。配項法通過乘或加入零項進行配項，然后再化簡。7.3集成邏輯門電路TTL即Transistor-TransistorLogicCMOS即ComplementaryMetal-Oxide-Semiconductor

按功能特點不同分普通門(推拉式輸出)

CMOS傳輸門

輸出開路門三態(tài)門門電路

(GateCircuit)

指用以實現(xiàn)基本邏輯關(guān)系和常用復(fù)合邏輯關(guān)系的電子電路。是構(gòu)成數(shù)字電路的基本單元之一按邏輯功能不同分

與門

或門

非門

異或門

與非門

或非門

與或非門

按電路結(jié)構(gòu)不同分

TTL

集成門電路

CMOS

集成門電路輸入端和輸出端都用三極管的邏輯門電路。

用互補對稱MOS管構(gòu)成的邏輯門電路。7.3.1半導(dǎo)體二極管和三極管的開關(guān)特性1.晶體二極管的開關(guān)特性

在數(shù)字電路中，二極管作為開關(guān)管使用主要應(yīng)用在大信號工作狀態(tài)，即由導(dǎo)通狀態(tài)到截止?fàn)顟B(tài)。當(dāng)uD>Uon時，二極管處于導(dǎo)通狀態(tài)，當(dāng)UR<uD<Uon時，二極管處于截止?fàn)顟B(tài)。

2.晶體三極管的開關(guān)特性iB愈大于IB(Sat)，則飽和愈深。由于UCE(Sat)

0，因此飽和后iC基本上為恒值，

iC

IC(Sat)=截止條件

飽和條件uBE＜

UthiB＞

IB(Sat)

可靠截止條件為uBE≤0

3.由二極管與三極管組成的基本邏輯門電路(1)“與”門電路ABC＆YYR(2)“或”門電路ABC≥1YY

R1

T

+UCC

R2A1Y(3)

三極管“非”門電路7.3.2集成邏輯門電路

采用半導(dǎo)體制作工藝，把多個元器件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上所得到的器件，稱之為集成電路，通常稱為IC—integratedcircuit。

特點:具有體積小、功耗小、可靠性高、成本低等優(yōu)點。

應(yīng)用:自動控制、測量儀器、通信、電子計算器等科學(xué)領(lǐng)域。

常見封裝:圓形金屬封裝、陶瓷或塑料封裝、雙列直插、單列直插等。(SIP,DIP,SOP,SSOP,PLCC,BGA…)

1.概述目前數(shù)字系統(tǒng)中普遍使用TTL和CMOS集成電路。TTL集成電路工作速度快、驅(qū)動能力強，但功耗大、集成度低；CMOS集成電路集成度高、功耗低，超大規(guī)模集成電路基本都是CMOS集成電路，缺點是工作速度略低。目前已生產(chǎn)了BiCMOS器件，它由雙極型晶體管電路和MOS型集成電路構(gòu)成，能夠充分發(fā)揮兩種電路的優(yōu)勢，缺點是制造工藝復(fù)雜。2.

TTL集成電路邏輯門

TTL門電路由雙極型三極管構(gòu)成，其特點是速度快、抗靜電能力強，但其功耗較大，不適宜做成大規(guī)模集成電路。

目前廣泛應(yīng)用于中、小規(guī)模集成電路中。TTL門電路有74（民用）和54（軍用）兩大系列，每個系列中又有若干子系列。例如，74系列包含如下基本子系列：74：標(biāo)準(zhǔn)TTL（StandardTTL）。74L：低功耗TTL（Low-powerTTL）。74S：肖特基TTL（SchottkyTTL）。74AS：先進肖特基TTL（AdvancedSchottkyTTL）。74LS：低功耗肖特基TTL（Low-powerSchottkyTTL）。74ALS：先進低功耗肖特基TTL（AdvancedLow-powerSchottkyTTL）。(1)TTL

OC門電路及邏輯符號FAB

T2

T1

T3

+VCC&ABF國標(biāo)符號BF曾用符號A(2)TTLOC門的應(yīng)用實現(xiàn)“線與”功能UCCRCT1T2T3

FFUCCF1F2F3RC

&&&集電極開路門（OC門）(3)TTL集成門電路使用注意事項1)電源電壓（VCC）應(yīng)在5V+10％的范圍之內(nèi)。

2)TTL的輸出端一般不能并聯(lián)使用，也不可以直接和電源或地線相連，這容易損壞元器件。

3)TTL門多余輸入端的處理。

“與非”門一般可以接電源、通過電阻后接電源、與使用的輸入端并聯(lián)；“或非”門一般可以接地、通過電阻后接地、與使用的輸入端并聯(lián)。3.CMOS集成電路邏輯門(1)CMOS“與非”門

(2)CMOS“非”門

CD40106共有14個引腳，其內(nèi)包含有6個“非”門，輸入1A，輸出1Y構(gòu)成一個“非”門；輸入2A，輸出2Y構(gòu)成一個“非”門，其余類推；7引腳接地；14引腳接電源（+5V）正極。

(3)CMOS集成門電路使用注意事項