《電工電子技術》課件-模塊九 時序邏輯電路

1.時序邏輯電路概念、特點等基礎知識。2.RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、T′觸發(fā)器的邏輯功能及應用。3.555定時器的功能及三種典型的應用電路。4.時序邏輯電路的分析方法，中規(guī)模集成計數器、寄存器的邏輯功能及應用。知識點知識目標：1.理解時序邏輯電路的概念，了解時序邏輯電路的分類。2.掌握各類觸發(fā)器的邏輯功能。3.掌握555定時器的功能及三種典型的應用電路。4.掌握簡單時序邏輯電路的分析方法。5.掌握常用集成計數器、寄存器的邏輯功能。能力目標：1.能根據觸發(fā)器邏輯符號，識讀其功能。2.能用555定時器構成多諧振蕩器、定時電路。3.能夠查閱手冊，識讀集成觸發(fā)器、計數器和寄存器的引腳和功能。4.會使用集成觸發(fā)器、計數器、寄存器等器件。目標案例導入都市的夜晚，霓虹燈閃爍變幻；絢麗的舞臺，七彩的燈光色彩繽紛。變幻的彩燈已經成為人們日常生活不可缺少的點綴，那么用電子技術知識如何實現流水彩燈的控制呢？觸發(fā)器1555定時器2計數器3寄存器4主要內容1、觸發(fā)器的基本特性：（1）記憶功能；（2）有兩個互補輸出端Q和概述Q類型：RS、D、JK、T、Tˊ

五種觸發(fā)器。功能描述：特性方程（表達式）、功能表、時充波形圖。2、觸發(fā)器的類型和邏輯功能的描述觸發(fā)器是構成時序邏輯電路的基本單元一、

基本RS觸發(fā)器

工作原理及邏輯功能QQSDRDG1G2100111觸發(fā)器被置111011000SDRD

功能說明輸入QQ輸出

置010

置1019.1.1RS觸發(fā)器9.1觸發(fā)器QQSDRDG1G211&&11011000SDRD

功能說明輸入QQ輸出

置010

置101一、

基本RS觸發(fā)器

工作原理及邏輯功能保持不變QQSDRDG1G20011當RD和SD同時0→1時，輸出狀態(tài)可能為0，也可能為1，即輸出狀態(tài)不定。

因此，這種情況禁用。一、

基本RS觸發(fā)器工作原理及邏輯功能邏輯功能的特性表描述特性表：觸發(fā)器次態(tài)與輸入信號和電路原有狀態(tài)之間關系指觸發(fā)器在輸入信號變化前的狀態(tài)，用Qn

表示。指觸發(fā)器在輸入信號變化后的狀態(tài)，用Qn+1表示。次態(tài)現態(tài)00001×狀態(tài)不定0×1010100置000101101置1111110011保持原狀態(tài)不變說明Qn+1QnSDRD一、

基本RS觸發(fā)器基本RS觸發(fā)器特性表的簡化表示Qn11101010不定00Qn+1SDRD邏輯功能的特性表描述

置0端RD和置1端SD低電平有效禁用RD=SD=0。稱約束條件注意一、

基本RS觸發(fā)器波形分析舉例解：【例】設下圖中觸發(fā)器初始狀態(tài)為0，試對應輸入波形，畫出Q和Q的波形。QQSDRDSRSDRD保持初態(tài)為0，故保持為0。置

0保持QQ置

1同學簡述原理應用舉例：防抖開關A一、

基本RS觸發(fā)器優(yōu)點缺點電路簡單，是構成各種觸發(fā)器的基礎。1.輸出受輸入信號直接控制，不能定時控制。2.有約束條件。優(yōu)缺點一、

基本RS觸發(fā)器

二、

同步RS觸發(fā)器實際工作中，觸發(fā)器的工作狀態(tài)不僅要由觸發(fā)輸入信號決定，而且要求按照一定的節(jié)拍工作。為此，需要增加一個時鐘控制端CP。

CP即ClockPulse，它是一串周期和脈寬一定的矩形脈沖。

具有時鐘脈沖控制的觸發(fā)器稱為時鐘觸發(fā)器，又稱鐘控觸發(fā)器。同步觸發(fā)器是其中最簡單的一種，而基本RS觸發(fā)器稱異步觸發(fā)器。（1）電路結構與工作原理QQG1G2SRG3G4CPQ3Q4工作原理★CP=0時，G3、G4被封鎖，輸入信號R、S不起作用?；綬S觸發(fā)器的輸入均為1，觸發(fā)器狀態(tài)保持不變?！顲P=1時，G3、G4解除封鎖，將輸入信號

R和S取非后送至基本

RS觸發(fā)器的輸入端。0111SR基本

RS

觸發(fā)器時鐘

CP

控制

二、

同步RS觸發(fā)器（2）邏輯功能與符號QQ1SC11R

QQG1G2SRG3G4CPQ3Q4不定11001110Qn00Qn+1SRRS功能

R、S信號高電平有效SSDRRDRDSD

二、

同步RS觸發(fā)器RDCPRQQ1SSC1CPR1RRSVCCRDS解：【例】試對應輸入波形畫出下圖中Q端波形。原態(tài)未知QVCCRDRD0000101010101011010110001111×0×1Qn+1QnSR特性表同步RS觸發(fā)器Qn+1的卡諾圖RSQn0100011110×

×

1

1

1

特性方程RS=0(約束條件)（3）特性表與特性方程

二、

同步RS觸發(fā)器一、

主從JK觸發(fā)器工作特點：CP=1期間，主觸發(fā)器接收輸入信號；CP=0期間，主觸發(fā)器保持CP下降沿之前狀態(tài)不變，而從觸發(fā)器接收主觸發(fā)器狀態(tài)。9.1.2JK觸發(fā)器（1）主從JK觸發(fā)器的電路結構及邏輯符號由四種不同輸入組合的分析，可得出JK觸發(fā)器的邏輯功能如表：JKQnQn+1功能說明000101Qn+1=Qn

保持010100Qn+1=0置0100111Qn+1=1置1110110翻轉功能由表可得JK觸發(fā)器的特性方程：（2）JK觸發(fā)器的特性表與特性方程下圖是主從JK觸發(fā)器的波形圖，由此能更直觀地看出觸發(fā)器的狀態(tài)改變是在時鐘脈沖從1→0時才發(fā)生的。

主從JK觸發(fā)器的波形圖（3）JK觸發(fā)器的波形圖【例9-1】設主從JK觸發(fā)器的時鐘脈沖和J、K信號的波形如圖所示，畫出輸出端Q的波形，設觸發(fā)器的初始狀態(tài)為0。例9-1圖解：根據JK觸發(fā)器的特性可畫出輸出端Q的波形，如圖所示。從圖可以看出，觸發(fā)器的Q端的狀態(tài)改變發(fā)生在時鐘脈沖由1→0的下降沿。判斷觸發(fā)器次態(tài)的依據是脈沖為1期間主觸發(fā)器輸出端的狀態(tài)。工作特點：只能在CP上升沿(或下降沿)時刻接收輸入信號，因此，電路狀態(tài)只能在CP上升沿(或下降沿)時刻翻轉。而在CP=0或CP=1期間，輸入信號的變化對觸發(fā)器的狀態(tài)均無影響。TTL

維持阻塞

D

觸發(fā)器(通常上升沿觸發(fā))TTL

邊沿

JK觸發(fā)器(通常下降沿觸發(fā))CMOS

邊沿

D

觸發(fā)器和邊沿

JK

觸發(fā)器(通常上升沿觸發(fā))二、

邊沿JK觸發(fā)器9.1.2JK觸發(fā)器常見邊沿觸發(fā)器：QQ1JJCP1KKC1CP觸發(fā)的邊沿JK觸發(fā)器C1具有異步端的邊沿

JK

觸發(fā)器

QQ1JJCP1KKRSC1RDSDRRDSSD二、

邊沿JK觸發(fā)器邏輯符號9.1.2JK觸發(fā)器邊沿JK觸發(fā)器與主從JK觸發(fā)器有同樣的特性方程：應用舉例：應用74HC112中的一個JK觸發(fā)器便可組成如圖所示的單按鈕電子開關電路。圖中引腳2、3、16接電源+VCC，即有1J=1K=1，電路為計數翻轉狀態(tài)。4、15腳也與電源接，即，異步置0、置1功能處于無效狀態(tài)。手指每按一下開關SB，1Q的輸出狀態(tài)就翻轉一次。若原來1Q為低電平，它使三極管VT截止，繼電器KA失電不工作，按一下開關SB，1Q翻轉為高電平，VT飽和導通，繼電器KA得電工作。若再按一下SB，則1Q翻轉恢復為低電平，VT截止，繼電器KA失電停止工作。通過繼電器KA，可以控制其它電器的開停。如臺燈、電風扇等等。QQC1CP1DDCP觸發(fā)的邊沿D觸發(fā)器C1QQC1CPD具有異步端的邊沿

D

觸發(fā)器

1DSSDRRDRRDSSD9.1.3D觸發(fā)器（邊沿）（1）邊沿D觸發(fā)器的邏輯符號Qn+1

=

D11↑11CP

時00↑11Qn×111保持Qn×011禁用不定態(tài)××00異步置11××01異步置00××10說明Qn+1DCPSDRD特性方程：特性表（上升沿）：Qn＋1＝D（2）D觸發(fā)器的特性表和特性方程9.1.3D觸發(fā)器（邊沿）Q1Q1CPDC11D(a)(b)SC1R1DCPQ2Q2解：【例9-2】設觸發(fā)器初態(tài)為

0，試對應輸入波形畫出

Q1、Q2的波形。DCPQ1Q2D觸發(fā)器特性方程為Qn+1=D功能是翻轉因此C110C1該電路的功能是：在時鐘觸發(fā)沿到達時狀態(tài)發(fā)生翻轉，這種功能稱為計數功能，相應觸發(fā)器稱為計數觸發(fā)器。JCPKT解：【例9-3】設觸發(fā)器初態(tài)為

1，試對應輸入波形畫出

Q1、Q2的波形。Q1Q1CPJC11J(a)(b)SC1R1KCPQ2Q2K1K1JTVCCC111001001SVCCRC1CP1JT1K1010CP之前

J、K最后取值為

1CP之前

J、K最后取值為

0Q1Q2

T=0時，Qn+1=Qn

T=1時，Qn+1=Qn

這種功能稱T功能，相應觸發(fā)器稱T觸發(fā)器。(1)弄清時鐘觸發(fā)沿是上升沿還是下降沿。(2)弄清有無異步輸入端，異步置0端和異步置1端是低電平有效還是高電平有效。(4)邊沿觸發(fā)器的邏輯功能和特性方程與同步觸發(fā)器的相同，但由于觸發(fā)方式不一樣，因此，它們的邏輯功能和特性方程成立的時間不同。邊沿觸發(fā)器的邏輯功能和特性方程只在時鐘的上升沿(或下降沿)成立。(3)異步端不受時鐘CP控制，將直接實現置0或置1。觸發(fā)器工作時，應保證異步端接非有效電平。邊沿觸發(fā)器小結★觸發(fā)器由門電路構成，因此，門電路的應用注意事項在這里多適用。例如，TTL觸發(fā)器的輸入端懸空相當于輸入高電平，而CMOS觸發(fā)器的輸入端不允許懸空?！飳嶋H工作中，應根據需要選定觸發(fā)器的功能和觸發(fā)方式。例如：同步觸發(fā)器通常只用于數據鎖存，構成計數器、移位寄存器時一般要用邊沿觸發(fā)器。邊沿觸發(fā)器小結

9.2555定時器及其應用

555定時器是一種結構簡單、使用方便靈活、用途廣泛的多功能電路。它電源電壓范圍寬(雙極型555定時器為5~16V，CMOS555定時器為3~18V)，可提供與TTL及CMOS數字電路兼容的接口電平，還可輸出一定功率，驅動微電機、指示燈、揚聲器等。

TTL單定時器型號的最后3位數字為555，雙定時器的為556；CMOS單定時器的最后4位數為7555，雙定時器的為7556。9.2.1555定時器的結構及功能C1C2G3QQG1G2RSVR5k

5k

5k

UR1UR2GNDVCCRDOUTCO555THTRDIS電路符號627153843OUT輸出端

8VCC電源端

4RD直接置0端

DIS7放電端TH6閾值輸入端TR2觸發(fā)輸入端CO5控制電壓輸入端

GND1接地端

集電極開路輸出端UR1UR2構成電阻分壓器，為比較器

C1、C2提供兩個參考電壓，UR1=2/3VCC，UR2=1/3VCC。

輸出緩沖器OUT=Q構成基本RS觸發(fā)器，決定電路輸出。

放電管，其輸入為Q，輸出為開路集電極。Q構成電壓比較器，比較TH與UR1和TR與

UR2的大小。C1C2G3QQG1G2RSVR5k

5k

5k

UR1UR23OUT輸出端

8VCC電源端

4RD直接置0端

DIS7放電端TH6閾值輸入端TR2觸發(fā)輸入端CO5控制電壓輸入端

GND1接地端

UR1UR2Q一、555定時器電路結構、封裝、引腳、電路符號555電路結構一、555定時器電路結構、封裝、引腳、電路符號GNDVCCRDOUTCO555THTRDIS62715384封裝、引腳、電路符號不變不變1截止11導通01導通00放電管V

OUTRD輸出輸入TRTH××(1)

RD低電平有效,優(yōu)先級最高，

不用時應接高電平。(3)

TR低電平有效，TH高電平

有效，因此，TH加低電平、

TR加高電平時為非有效電

平，電路狀態(tài)不變。(4)輸出

0

時，Q

=

1，因此

V

導通；輸出

1

時，

Q

=

0，故

V

截止。(5)注意：①

TH

電平高低是與

2/3VCC相比較，TR

電平高低是與

1/3VCC相比較。②若控制輸入端

CO

加輸入電壓

uCO，則

UR1=

uCO

UR2=

uCO/2，故

TH

和

TR

電平高低的比較值將變成

uCO和

uCO/2。(2)TH和TR均為高電平時輸出

0，均為低電平時輸出

1。二、555定時器功能功能表及使用要點555定時器構成的施密特觸發(fā)器555定時器構成的單穩(wěn)態(tài)觸發(fā)器555定時器構成的多諧振蕩器9.2.2555定時器三種典型應用電路GNDVCCRDOUTCO555THTRDISVCC0.01

FR1CuOuC-+R2一、555定時器構成多諧振蕩器DISVCCR1THTRGNDVCCRDCO0.01

FOUTuOCuC-+R2電路結構uCOtOuOtUOLUOHⅡⅠtWHtWLⅠⅠⅡ充電UOHTH=TR=uC很小Ⅰ接通VCC后，開始時TH=TR=uC

0，uO為高電平，放電管截止，VCC經R1、R2向C充電，uC

上升，這時電路處于暫穩(wěn)態(tài)Ⅰ。

工作原理uCOtOuOtUOLUOHⅡⅠtWHtWLⅠⅠⅡUOLTH

=

TR

≥

2/3

VCC

當uC上升到

TH=TR=uC

≥

2/3

VCC時，uO躍變?yōu)榈碗娖剑瑫r放電管

V導通，C經R2和V放電，uC

下降，電路進入暫穩(wěn)態(tài)Ⅱ。Ⅱ

接通VCC后，開始時TH=TR=uC

0，uO為高電平，放電管截止，VCC

經R1、R2向C充電，uC

上升，這時電路處于暫穩(wěn)態(tài)Ⅰ。

放電工作原理

當uC下降到

TH=TR=uC

≤1/3

VCC時，uO重新躍變?yōu)楦唠娖?，同時放電管V截止，C又被充電，uC

上升，電路又返回到暫穩(wěn)態(tài)Ⅰ。uCOtOuOtUOLUOHⅡⅠtWHtWLⅠⅠⅡTH=TR≤1/3VCCⅠ

當uC上升到

TH=TR=uC≥

2/3

VCC時，uO躍變?yōu)榈碗娖剑瑫r放電管

V導通，C經R2和V放電，uC下降，電路進入暫穩(wěn)態(tài)Ⅱ。

接通VCC后，開始時TH=TR=uC

0，uO為高電平，放電管截止，VCC經R1、R2向C充電，uC

上升，這時電路處于暫穩(wěn)態(tài)Ⅰ。

工作原理電容C如此循環(huán)充電和放電，使電路產生振蕩，輸出矩形脈沖。uCOtOuOtUOLUOHⅡⅠtWHtWLⅠⅠⅡtWH

0.7(R1+R2)CtWL

0.7R2CT=tWH+tWL

0.7(R1+2R2)C周期與占空比估算GNDVCCRDOUTCO555THTRDISVCC0.01

FR1C+R2RP1RP2

[例]指出右圖中控制揚聲器鳴響與否和調節(jié)音調高低的分別是哪個電位器？若原來無聲，如何調節(jié)才能鳴響？欲提高音調，又該如何調節(jié)？解：

R1、R2、RP1和C共同構成定時元件，因此調節(jié)RP1可調節(jié)音調高低。RP2調節(jié)RP2可控制RD為0或1，從而控制振蕩器工作與否，因此能控制揚聲器鳴響與否。調節(jié)RP2使觸頭左移至適當位置，可使RD=1，使揚聲器鳴響。RP1GNDVCCRDOUTCO555THTRDISVCC0.01

FRCuIuOuC-+二、555定時器構成單穩(wěn)態(tài)觸發(fā)器DISTHVCCRR、C為定時元件TRuIOUTuOGNDVCCRDCO0.01

FCuC-+電路結構1.穩(wěn)定狀態(tài)

接通電源后VCC經R向C充電，使uC

上升。該電路觸發(fā)信號為負脈沖，不加觸發(fā)信號時，uI=

UIH(應

>

1/3

VCC)。

當uC

≥2/3VCC時，滿足TR=uI>1/3VCC，TH=uI≥2/3VCC,因此uO為低電平，V導通，電容C經放電管V迅速放電完畢，uC

0V。這時TR=UIH>1/3VCC，TH=uC

0<2/3VCC，uO保持低電平不變。因此，穩(wěn)態(tài)時

uC

0V，uO為低電平。uCOtOuOtUOLUOHtWOOtUIHuItWIVCCUILUOH充電工作原理

2.觸發(fā)進入暫穩(wěn)態(tài)

uCOtOuOtUOLUOHtWOOtUIHuItWIVCC

當輸入uI由高電平躍變?yōu)榈碗娖?/p>

(應<1/3VCC)時，使

TR=UIL<1/3VCC而TH=uC

0V<2/3VCC，因此uO躍變?yōu)楦唠娖?，進入暫穩(wěn)態(tài)，這時放電管V截止，VCC又經R向C充電，uC

上升。UILUOH充電3.自動返回穩(wěn)定狀態(tài)

uCOtOuOtUOLUOHtWOOtUIHuItWIVCC2.觸發(fā)進入暫穩(wěn)態(tài)

UIHUOL

TH≥2/3VCC放電V

當輸入uI由高電平躍變?yōu)榈碗娖?/p>

(應<1/3VCC)時，使

TR=UIL<1/3VCC而TH=uC

0V<2/3VCC，因此uO躍變

為高電平，進入暫穩(wěn)態(tài)，這時放電管V截止，VCC又經R向C充電，uC

上升。這時uI必須已恢復為高電平

當uC

上升到uC

≥2/3VCC時，

TH

=

uC

≥2/3

VCC，而TR=uI=

UIH(>1/3VCC)，因此uO重新躍變?yōu)榈碗娖?。同時，放電管導通，C

經V迅速放電uC

0V，放電完畢后，電路返回穩(wěn)態(tài)。[例]用上述單穩(wěn)態(tài)電路輸出定時時間為1s的正脈沖，R=27k

，試確定定時元件

C的取值。

uCOtOuOtUOLUOHtWOOtUIHuItWIVCC輸出脈沖寬度tW即為暫穩(wěn)態(tài)維持時間，主要取決于充放電元件R、C。

該單穩(wěn)態(tài)觸發(fā)器為不可重復觸發(fā)器，且要求輸入脈寬tWI小于輸出脈寬tWO。解：因為

tWO

1.1RC故可取標稱值

33

F。估算公式tWO

1.1RC課堂討論：敘述電路原理三、555定時器構成施密特觸發(fā)器0uOuIUOL1/3VCC2/3VCCUOH當TH=TR=uI>2/3VCC時電壓傳輸特性為反相輸出的滯回特性uIuO當TH=TR=uI<1/3VCC時1/3VCC0當1/3VCC<TH=TR=uI<2/3VCC時當uI<1/3VCC時當uI由高電平逐漸下降，且1/3VCC<uI<1/3VCC時不變不變1截止11導通01導通00V狀態(tài)OUTRD輸出輸入TRTH××UT+=2/3VCCUT-

=1/3VCC

UT=UT+-

UT-

=1/3VCC電路結構、工作原理OuO/Vt184355557+12V0.01

FuIuO260uI/Vt246810THTRuIuO+12VUT+UT-abcdefUOHUT+=2/3VCC=8VUT-

=1/3VCC=4V因此可畫出輸出波形為工作波形應用舉例1．定時應用單穩(wěn)態(tài)觸發(fā)器可以構成定時電路，與繼電器或驅動放大電路配合，可實現自動控制、定時開關的功能，如圖所示是一個典型定時電路。若改變電路中的電阻RW或C，均可改變定時時間。每按動一次開關SB，電路就進入定時狀態(tài)一次，所以這種電路適用于需要手動控制定時的工作場合。平時按鈕開關SB為常開狀態(tài)，555定時器的3腳輸出為低電平，此時內部放電管截止，電容上的電壓為0。繼電器KA（當繼電器無電流通過時，常開接點處于斷路狀態(tài)）無通過電流，故形不成導電回路，燈泡HL不亮。當按下按鈕開關SB時，低電平觸發(fā)端2腳接地，觸發(fā)電路翻轉，555的3腳輸出由低電平變?yōu)楦唠娖剑^電器KA通過電流，使常開接點閉合，形成導電回路，燈泡HL發(fā)亮。SB按下時刻起，電路進入暫穩(wěn)態(tài)，即定時開始，定時時間為2．光控開關電路應用舉例如圖555構成的光控開關電路，試敘述共原理。應用舉例555定時器構成多諧振蕩器時，適當調節(jié)振蕩頻率，可構成各種聲響電路。圖示是555定時器構成的“叮咚”雙音門鈴電路。試敘述其原理。3.“叮咚”雙音門鈴應用舉例4.防盜報警電路圖示是一個防盜報警電路。a、b兩端被一細銅絲接通，此銅絲置于盜竊者必經之處。當竊賊闖入室內將銅絲碰斷后，揚聲器即發(fā)出報警聲。（1）試問555接成了哪種電路？說明本報警電路的工作原理。（2）估算報警聲的頻率。（3）用面包板或實驗箱連接電路，檢查無誤通電檢驗防盜報警電路成功了嗎？（4）改變報警聲調要換哪些元件？試試看。

計數器是用來累計時鐘脈沖（CP脈沖）個數的時序邏輯部件。它是數字系統(tǒng)中用途最廣泛的基本部件之一，幾乎在各種數字系統(tǒng)中都有計數器。它不僅可以計數，還可以對CP脈沖分頻，以及構成時間分配器或時序發(fā)生器，對數字系統(tǒng)進行定時、程序控制操作。此外，還能用它執(zhí)行數字運算。

9.3計數器概述按CP脈沖輸入方式分類同步計數器所有觸發(fā)器的時鐘控制端相同所有觸發(fā)器同步觸發(fā)動作異步計數器觸發(fā)器的時鐘控制端輸入不同所有觸發(fā)器不是同步觸發(fā)動作概述計數器分類按計數器增減趨勢分類在CP脈沖下累加計數在CP脈沖下累減計數由控制端決定按加法或減法計數加法計數器減法計數器可逆計數器概述計數器分類按數制分類二進制計數器非二進制計數器概述計數器分類按二進制規(guī)律計數，計滿例：四位二進制計數器，計數范圍從0000~1111按二進制規(guī)律計數，任意進制例：BCD十進制計數器，計數范圍從0000~1001回章節(jié)目錄9.3.1同步計數器

一、同步時序電路分析方法

(1）寫各觸發(fā)器的激勵方程——驅動方程。（2）寫狀態(tài)方程。將激勵方程代入相應觸發(fā)器的特征方程即得到各觸發(fā)器的次態(tài)方程（又稱為狀態(tài)方程）。

(3）計算并列狀態(tài)轉換表。(4）作狀態(tài)轉移圖。根據狀態(tài)真值表，作出狀態(tài)轉移圖。因為狀態(tài)轉移圖直觀，很容易分析其功能。

(5）功能描述。用文字概括電路的邏輯功能。[例1]圖所示電路，由兩個JK觸發(fā)器、一個異或門和一個與門組成，是同步時序邏輯電路。對其分析如下：（1）寫時鐘方程、驅動方程時鐘方程：CP0=CP1=CP↓驅動方程：J0=K0=1J1=K1=當X=0時，J1=K1=當X=1時，J1=K1=（2）寫狀態(tài)方程

當X=0時，

（3）進行狀態(tài)計算，列出狀態(tài)轉換結果如表所示當X=0時當X=1時⊙CP序列X=0X=1ZZ00000001010111210O10031110104000000Q0Q0Q1Q1（4）邏輯功能分析當X＝0時進行加法計數，Z是進位信號。當X=1時，電路進行減1計數，Z是借位信號。所以說電路是一個可控計數器。[例2]分析下圖電路的功能。答案：三進制加法計數器回章節(jié)目錄二、異步時序電路分析

異步時序電路的分析與同步時序電路分析方法基本相同，只是所需觸發(fā)器脈沖不同，用波形分析更清晰。

[例3]異步時序電路如圖所示，試分析其電路。

畫時序波形圖和狀態(tài)圖分析可知：每來一個脈沖，電路的狀態(tài)加1，所以它是一個異步3位二進制加法計數器。一、

集成計數器74LS161并行輸入狀態(tài)輸出使能端同步置數端異步清零端進位輸出端9.3.3集成計數器

引腳排列圖異步清0（優(yōu)先）同步并行置數CP上升沿計數

T*P＝0一、集成計數器74LS161輸

入輸

出功能說明CP

EPETD3D2D1D0Q3Q2Q1Q0×0×××××××0000異步清零

↑10××D3D2D1D0D3D2D1D0并行置數×110×××××Q3Q2Q1Q0保持×11×0××××Q3Q2Q1Q0保持

↑1111××××計數功能表

若輸入計數器的CP脈沖頻率為f，則從Q0端輸出脈沖頻率為f/2，稱Q0端是計數脈沖CP的2分頻信號，Q1端是計數脈沖CP的4分頻信號，Q3端是計數脈沖CP的16分頻信號。N進制計數器可實現n分頻。

一、集成計數器74LS161應用預置數法構成的十進制計數器預置數端復位和異步清零復位構成任意進制計數器異步清零復位構成的十進制計數器一、

集成計數器——74LS161課堂練習：分析圖示電路構成幾進制計數。1111計數：0000~1100計數：0000~1011二、

集成計數器——74LS19274LS192引腳排列圖二、集成計數器74LS192輸

入輸

出功能說明CR

CPUCPDD3D2D1D0Q3Q2Q1Q01×××××××0000異步清零00××D3D2D1D0D3D2D1D0并行置數01↑1××××

加法計數011↑××××

減法計數0111××××Q3Q2Q1Q0保持功能表計數器作加法計數時，在CPU端第9個輸入脈沖上升沿作用后，計數狀態(tài)為1001，當其下降沿到來時，進位輸出端產生一個負的進位脈沖，第10個脈沖上升沿作用后，計數器復位；計數器作十進制減法計數時，設初始狀態(tài)為1001。在CPD端第9個輸入脈沖上升沿作用后，計數狀態(tài)為0000，當其下降沿到來后，借位輸出端產生一個負的借位脈沖。第10個脈沖上升沿作用后，計數狀態(tài)恢復為1001。

74LS192是一個同步十進制可逆計數器。功能描述[例]如圖是74LS192用預置數法接成的五進制減法計數電路。應用舉例寄存器是用來暫時存放二進制代碼、指令、運算數據或結果的邏輯部件。寄存器按功能可分為數碼寄存器和移位寄存器。

9.4寄存器回章節(jié)目錄9.4.1數碼寄存器

數碼寄存器是存放二進制數碼的電路。由于觸發(fā)器具有記憶功能，因而它是數碼寄存器電路的基本單元電路。D觸發(fā)器是最簡單的數碼寄存器。在CP脈沖作用下，它能夠寄存一位二進制代碼。當D＝0時，在CP脈沖作用下，將0寄存到D觸發(fā)器中；當D＝1時，在CP脈沖作用下，將1寄存到D觸發(fā)器中。

74LS175是一個四位數碼寄存器。一、74LS175的引腳排列圖四D觸發(fā)器時鐘脈沖輸入端清零輸入端二、74LS175的功能表輸入輸出功能RCPD1D2D3D4Q1n+1Q2n+1Q3n+1Q4n+10×××××0000清零10××××Q1nQ2nQ3nQ4n保持1↓↑d1d2d3d4d1d2d3d4跟隨三、74LS175應用舉例如圖是74LS175構成的四人搶答器，試分析電路的工作原理?；卣鹿?jié)目錄

9.4.1數碼寄存器

移位寄存器具有數碼寄存和移位兩個功能。若在時鐘脈沖的作用下，寄存器中的數碼向右移位，則稱右移；如依次向左移動，稱為左移。移位寄存器具有單向移位功能的稱為單向移位寄存器；既可右移又可左移的稱為雙向移位寄存器。74LS194是集成四位雙向移位寄存器。一、單向四位移位寄存器四位右移位寄存器圖所示電路是用D觸發(fā)器組成的四位右移位寄存器。其中FF3是最高位觸發(fā)器，FF0是最低位觸發(fā)器。每個高位觸發(fā)器的輸出端Q與低一位的觸發(fā)器的輸入端D相接。整個電路只有最高位觸發(fā)器FF3的輸入端接收數據。

每當移位脈沖上升沿到來時，輸入數據便一個接一個地依次移入FF3中，同時其余觸發(fā)器的狀態(tài)也依次移給低一位觸發(fā)器，這種輸入方式稱為串行輸入。假設要存入的數碼為D3D2D1D0=1101，根據數碼右移的特點，首先輸入最低位D0，然后由低位到高位，依次