數(shù)字電路基礎(chǔ)門課件

第14章邏輯門電路14.1數(shù)字電路概述142邏輯代數(shù)與邏輯函數(shù)14.3邏輯門電路一、邏輯門電路的分析和設(shè)計(jì)二、常用的組合邏輯模塊1.數(shù)字電路概述1.脈沖信號(hào)和數(shù)字信號(hào)電子電路中的信號(hào)模擬信號(hào)數(shù)字信號(hào)隨時(shí)間連續(xù)變化的信號(hào)時(shí)間和幅度都是離散的如：正弦波、鋸齒波信號(hào)等如：脈沖信號(hào)等2.1.脈沖信號(hào)的參數(shù)AtWtftr脈沖幅度：A脈沖寬度：tW脈沖前沿：tr脈沖后沿：tf脈沖周期：T脈沖頻率：f=1/TT0.9A0.5A0.1A3.正脈沖：躍變后的電位比躍變前高0V3V（-3V）（0V）負(fù)脈沖：躍變后的電位比躍變前低0V-3V（3V）（0V）2、正、負(fù)脈沖信號(hào)4.脈沖信號(hào)產(chǎn)品數(shù)量的統(tǒng)計(jì)。數(shù)字表盤的讀數(shù)。數(shù)字電路信號(hào)：tu脈沖信號(hào)3、數(shù)字信號(hào)5.研究數(shù)字電路時(shí)注重電路輸出、輸入間的邏輯關(guān)系，因此不能采用模擬電路的分析方法。主要的工具是邏輯代數(shù)，電路的功能用邏輯狀態(tài)表（真值表）、邏輯表達(dá)式及波形圖表示。在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)，即工作在飽和和截止?fàn)顟B(tài)。6.

UiUoKUccRK開------Uo=1,輸出高電平K合------Uo=0,輸出低電平可用三極管代替7.R1R2AF+uccuAtuFt+ucc0.3V三極管的開關(guān)特性：截止飽和8.十進(jìn)制：以十為基數(shù)的計(jì)數(shù)體制表示數(shù)的十個(gè)數(shù)碼：0、1、2、3、4、5、6、7、8、9遵循逢十進(jìn)一的規(guī)律157=常用數(shù)制位權(quán)：10n14.1.數(shù)制與碼制二進(jìn)制9.二進(jìn)制：以二為基數(shù)的計(jì)數(shù)體制表示數(shù)的兩個(gè)數(shù)碼：0、1遵循逢二進(jìn)一的規(guī)律（1001）B==(9)D位權(quán)：2n10.優(yōu)缺點(diǎn)用電路的兩個(gè)狀態(tài)---開、關(guān)來表示二進(jìn)制數(shù)，數(shù)碼的存儲(chǔ)和傳輸簡(jiǎn)單、可靠。位數(shù)較多，使用不便；不合人們的習(xí)慣，輸入時(shí)將二進(jìn)制轉(zhuǎn)換成二進(jìn)制，運(yùn)算結(jié)果輸出時(shí)再轉(zhuǎn)換成十進(jìn)制數(shù)。11.二進(jìn)制與十進(jìn)制之間的轉(zhuǎn)換二進(jìn)制轉(zhuǎn)換為十進(jìn)制按權(quán)展開（1011）B==(11)D012321212021+

++

十進(jìn)制轉(zhuǎn)換為二進(jìn)制求商取余(25)D=(11001)B十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換，可以用二除十進(jìn)制數(shù)，余數(shù)是二進(jìn)制數(shù)的第0位（K0），然后依次用二除所得的商，余數(shù)依次是第一位（K1）、第二位（K2）、……。12.225余1

K0122余0

K162余0

K232余1

K312余1

K40轉(zhuǎn)換過程：(25)D=(11001)B高位低位13.二—十進(jìn)制（BCD碼）：用二進(jìn)制碼表示的十進(jìn)制數(shù)：0~9十個(gè)狀態(tài)，用四位二進(jìn)制碼表示一位十進(jìn)制數(shù)：0000000110001001010011010011001001011100BCD碼十進(jìn)制數(shù)210376589414.14.2邏輯代數(shù)及應(yīng)用14.2.1邏輯代數(shù)在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，相應(yīng)的研究工具是邏輯代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個(gè)值（二值變量），即0和1，中間值沒有意義，這里的0和1只表示兩個(gè)對(duì)立的邏輯狀態(tài)，如電位的低高（0表示低電位，1表示高電位）、開關(guān)的開合等。15.（1）“與”邏輯運(yùn)算和與門A、B、C都具備時(shí)，事件F才發(fā)生。EFABC設(shè)開關(guān)閉為“1”開關(guān)開為“0”燈亮為“1”不亮為“0”則A、B、C與燈F的關(guān)系為“與”邏輯與邏輯1.基本邏輯運(yùn)算及其表示方法16.&ABCF邏輯符號(hào)二極管與門電路BAFVD1VD2R+5V輸入：A、B：3V邏輯“1”輸入：A、B：0V邏輯“0”輸出：F：3V邏輯“1”；0V邏輯“0”17.F=A?B?C邏輯式邏輯與（邏輯乘）AFBC00001000010011000010101001101111邏輯狀態(tài)表全1出1有0出018.（2）“或”邏輯運(yùn)算和或門A、B、C只有一個(gè)具備時(shí)，事件F就發(fā)生。AEFBC開關(guān)閉為“1”開關(guān)開為“0”燈亮為“1”不亮為“0”則A、B、C與燈F的關(guān)系為“或”邏輯或邏輯19.1ABCF邏輯符號(hào)BAFVD1VD2R-5V二極管或門電路輸入：A、B：3V邏輯“1”0V邏輯“0”輸出：F3V邏輯“1”0V邏輯“0”20.F=A+B+C或邏輯式邏輯或(邏輯加)AFBC00001001010111010011101101111111邏輯狀態(tài)表全0出0有1出121.（3）“非”邏輯運(yùn)算和非門A具備時(shí)，事件F不發(fā)生；A不具備時(shí)，事件F發(fā)生。AEFR非邏輯開關(guān)閉為“1”開關(guān)開為“0”燈亮為“1”燈不亮為“0”則開關(guān)A與燈F的關(guān)系為“非”邏輯22.邏輯符號(hào)三極管非門電路輸入：A：3V邏輯“1”0V邏輯“0”輸出：F3V邏輯“1”0V邏輯“0”AF1AFRB+UCCRC+3V限幅二極管23.邏輯式邏輯非邏輯反邏輯狀態(tài)表AF0110有1出0有0出124.A+0=AA+1=1A?0=0?A=0A?1=A所以，可以得到以下邏輯運(yùn)算：0?0=0?1=1?0=01?1=10+0=00+1=1+0=1+1=12.邏輯代數(shù)的基本定律基本運(yùn)算法則25.邏輯代數(shù)的基本定律交換律結(jié)合律分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數(shù)不適用!26.A+AB=A證明：A+AB=A(1+B)=A?1=A利用運(yùn)算規(guī)則可以對(duì)邏輯式進(jìn)行化簡(jiǎn)。例如：被吸收吸收律27.可以用列真值表的方法證明：反演律28.3.幾種常用的邏輯運(yùn)算“與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。與非：條件A、B、C都具備，則F不發(fā)生。&ABCF或非：條件A、B、C任一具備，則F發(fā)生。1ABCF29.異或：輸入不同時(shí)，輸出為“1”，輸入相同時(shí)，輸出為“0”=1AB同或：輸入不同時(shí)，輸出為“0”，輸入相同時(shí)，輸出為“1”=1ABF30.邏輯函數(shù)及其表示法1、邏輯函數(shù)任何一個(gè)具體的邏輯因果關(guān)系都可以用一個(gè)確定的邏輯函數(shù)來描述。2、邏輯函數(shù)的表示法邏輯函數(shù)式把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運(yùn)算的組合式，即邏輯代數(shù)式，稱為邏輯函數(shù)式，我們通常采用“與或”的形式。比如：ABCCBACBACBACBAF++++=31.邏輯圖把相應(yīng)的邏輯關(guān)系用邏輯符號(hào)和連線表示出來。&AB&CD1FF=AB+CD32.邏輯狀態(tài)表將輸入、輸出的所有可能狀態(tài)一一對(duì)應(yīng)地列出33.n個(gè)變量可以有2n個(gè)組合，一般按二進(jìn)制的順序，輸出與輸入狀態(tài)一一對(duì)應(yīng)，列出所有可能的狀態(tài)。注意！34.ACBF00001000101110011010111100001111ABCBACCBABCAF=+++3.邏輯函數(shù)表示形式的變換（1）由真值表轉(zhuǎn)換到與或表達(dá)式第一步：取真值表中函數(shù)值為“1”的各項(xiàng)，將變量寫成“與”的形式；（變量為1，取其本身，變量為0，取其反）第二步：將各項(xiàng)寫成“或”的形式35.（2）由邏輯表達(dá)式轉(zhuǎn)換到真值表第一步：把邏輯表達(dá)式中變量的各種取值組合有序地添入真值表中；（有n個(gè)變量時(shí)，變量的取值組合有2n個(gè)）ABF001001110110第二步：計(jì)算出變量的各種取值組合對(duì)應(yīng)的函數(shù)值，并添入表中。（3）邏輯表達(dá)式與邏輯圖的轉(zhuǎn)換前面已經(jīng)提到，在此不再重復(fù)36.4.邏輯表達(dá)式的化簡(jiǎn)在實(shí)現(xiàn)同一邏輯功能的前提下，邏輯式越簡(jiǎn)單，則需要門的數(shù)量越少，電路越簡(jiǎn)單。所以邏輯式的化簡(jiǎn)是分析和設(shè)計(jì)邏輯電路必不可少的步驟?；?jiǎn)：（1）根據(jù)邏輯代數(shù)的運(yùn)算法則將邏輯式的項(xiàng)數(shù)減少，將每一項(xiàng)中的變量減少。（2）根據(jù)要求將邏輯式轉(zhuǎn)換為需要的邏輯運(yùn)算形式。如：“與非與非表達(dá)式”。37.利用邏輯代數(shù)的基本公式化簡(jiǎn)：例1ABAC+=)BC(A+=)BCB(A+=ABCBA+=)CC(ABCBA++=ABCCABCBAF++=提出AB=1提出ACB(A)B+=CB+配項(xiàng)吸收38.用與非門實(shí)現(xiàn)下列邏輯關(guān)系，畫出邏輯圖F=AB+AC=AB+AC=AB·AC&B&A&&&CF例239.邏輯門電路門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路。門電路主要有：與門、或門、非門、與非門、或非門、異或門等。在數(shù)字電路中，一般用高電平代表1、低電平平代表0，即所謂的正邏輯系統(tǒng)。100V只要能判斷高低電平即可只要能判斷高低電平即可14.4邏輯門電路40.14.4.1分立元件門電路二極管與門FVD1VD2AB+12V&ABF41.二極管或門FVD1VD2AB-12V1ABF42.R1VDR2AF+12V+3V三極管非門AF143.R1VDR2F+12V+3V三極管非門VD1VD2AB+12V二極管與門與非門&ABF44.分立元件門電路缺點(diǎn)1）體積大、工作不可靠。2）需要不同電源。3）各種門的輸入、輸出電平不匹配。集成門電路與分離元件電路相比，集成電路具有體積小、可靠性高、速度快的特點(diǎn)，而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、CMOS管集成門電路。45.TTL與非門的外形1234561413121110987&&&&1.TTL門電路雙列直插式74LS0015.1集成邏輯門電路46.符號(hào)低電平起作用&ABFENE功能表E=1E=03.三態(tài)輸出與非門符號(hào)功能表高電平起作用&ABFENE47.０１０三態(tài)門主要作為TTL電路與總線間的接口電路用途：E1、E2、E3分時(shí)接入高電平E1E2E3公用總線&ABEN&ABEN&ABEN48.概述邏輯電路組合邏輯電路時(shí)序邏輯電路當(dāng)前的輸出僅取決于當(dāng)前的輸入除與當(dāng)前輸入有關(guān)外還與原狀態(tài)有關(guān)15.1組合邏輯電路的分析與設(shè)計(jì)49.3、列出輸入輸出狀態(tài)表并得出結(jié)論。15.2組合邏輯電路分析

分析步驟：電路結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系1、由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。4、根據(jù)輸入輸出狀態(tài)表判斷邏輯功能。2、運(yùn)用邏輯代數(shù)對(duì)邏輯式進(jìn)行化簡(jiǎn)或變換。50.分析下圖的邏輯功能。

&&&&ABF例251.狀態(tài)表相同為“0”不同為“1”異或門=1F=AB+AB52.分析下圖的邏輯功能。

&&&ABF11例353.狀態(tài)表相同為“1”不同為“0”同或門=1F=AB+AB54.分析下圖的邏輯功能。

&2&3&4AMB1F=101被封鎖11例455.&2&3&4AMB1F=010被封鎖1控制門56.15.2.2組合邏輯電路設(shè)計(jì)任務(wù)要求最簡(jiǎn)單的邏輯電路1、指定實(shí)際問題的邏輯含義，列出邏輯狀態(tài)表。分析步驟：2、根據(jù)狀態(tài)表，寫出邏輯式。3、用邏輯代數(shù)對(duì)邏輯式進(jìn)行化簡(jiǎn)或變換。4、根據(jù)化簡(jiǎn)、變換后的邏輯式畫出邏輯圖。57.設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。三個(gè)按鍵A、B、C按下時(shí)為“1”，不按時(shí)為“0”。輸出是F，多數(shù)贊成時(shí)是“1”，否則是“0”。2)、根據(jù)題意列出邏輯狀態(tài)表。解：1)、首先指明邏輯符號(hào)取“0”、“1”的含義例558.邏輯狀態(tài)表ACBF000010001011100110101111000011113)根據(jù)狀態(tài)表，寫出邏輯式ABCBACCBABCAF=+++4)化簡(jiǎn)邏輯式59.ABCBACCBABCAF=+++BCA+BCA+ABCBACCBA++BCA+==ABC++CBABCA+BCA+BCABAC+=+ABC+)(A+BAC+)(BACB+)(C=BC++ACAB60.5)根據(jù)邏輯表達(dá)式畫出邏輯圖&1&&ABBCF61.&&&&ABCF若用與非門實(shí)現(xiàn)62.設(shè)計(jì)一個(gè)二進(jìn)制加法器11011001+如：A=1101,B=1001,計(jì)算A+B011010011進(jìn)位信號(hào)和二進(jìn)制加法運(yùn)算的基本規(guī)則：（2）最低位是兩個(gè)最低位數(shù)的疊加，不需考慮進(jìn)位。（3）其余各位都是三個(gè)數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進(jìn)位信號(hào)。（4）任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位信號(hào)。（1）逢二進(jìn)一。例663.（1）半加器半加運(yùn)算不考慮從低位來的進(jìn)位A---加數(shù)；B---被加數(shù)；S---本位和；C---進(jìn)位。邏輯狀態(tài)表64.用與非門實(shí)現(xiàn)畫出邏輯圖由邏輯式知，需七個(gè)門&&&AB&111SC65.化簡(jiǎn)后，可得S&&&&AB1C66.用異或門構(gòu)成邏輯符號(hào)=1&ABSCABCS

CO（2）全加器ai---加數(shù)；bi---被加數(shù)；ci-1---低位的進(jìn)位；si---本位和；ci---進(jìn)位。67.aibici-1sici0000000110010100110110010101011100111111邏輯狀態(tài)表68.半加和所以：69.全加器邏輯圖邏輯符號(hào)si1aibiCi-1ciCS

CO

COaibici-1sici

CICO70.

全加器74LS183的管腳圖11474LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND雙全加器71.用一片74LS183構(gòu)成兩位串行進(jìn)位全加器。b1c0s1c1全加器a1b0c0-1s0c0全加器a0A1A0B1B0S1S0C1串行進(jìn)位例7用兩片74LS183構(gòu)成四位串行二進(jìn)制加法器。72.常用組合邏輯模塊15.2.1編碼器編碼：賦予選定的一系列二進(jìn)制代碼以固定的含義。

編碼器：實(shí)現(xiàn)編碼功能的邏輯電路數(shù)值文字符號(hào)二進(jìn)制代碼編碼為了表示字符數(shù)字系統(tǒng)的信息73.1.二進(jìn)制編碼器將一系列信號(hào)狀態(tài)編制成二進(jìn)制代碼。n個(gè)二進(jìn)制代碼（n位二進(jìn)制數(shù)）有2n種不同的組合，可以表示2n個(gè)信號(hào)。輸入：N個(gè)信號(hào)輸出：n位二進(jìn)制代碼2n

N74.用與非門組成三位二進(jìn)制編碼器---八線-三線編碼器輸入：I1I8八個(gè)信號(hào)輸出：F2、F1、F0三位二進(jìn)制數(shù)因?yàn)椋?3

=81、列出狀態(tài)表（編碼表）2、寫出邏輯表達(dá)式并進(jìn)行化簡(jiǎn)和變換3、根據(jù)化簡(jiǎn)和變換后的邏輯式畫出邏輯圖例875.I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111編碼表76.&Y2&Y1&Y01I11I61I21I31I41I51I7I1I2I3I4I5I6I7八-三線編碼器77.8-3線優(yōu)先編碼器當(dāng)待編碼的幾個(gè)信號(hào)同時(shí)為1時(shí)，應(yīng)按照事先編排好的優(yōu)先順序輸出。具有此種功能的編碼器為優(yōu)先編碼器。74LS148為8-3線優(yōu)先編碼器78.輸出信號(hào)輸入信號(hào)74LS148引線排列圖14131211109812345671615UCCYSYEXI1I2I3I0I7I6I5I4Y2Y1GNDY0S（(E）74LS148輸入信號(hào)輸出信號(hào)控制端優(yōu)先擴(kuò)展輸出端選通端輸入輸出都是反變量有信號(hào)時(shí)，輸入為0，輸出的反變量組成反碼79.74LS148編碼器狀態(tài)表輸入輸出S（E）I0I1I2I3I4I5I7I6Y1Y2Y0YEXY001111111

0111111

011111

01111

0111

011

01

011111111

11101110011010110001011010100100101000011111011111000000000180.在BCD碼中，十進(jìn)制數(shù)(N)D與二進(jìn)制編碼(K3K2K1K0)B的關(guān)系可以表示為：(N)D=23

K3+22

K2+21

K1+20

K08421在BCD碼中，用四位二進(jìn)制數(shù)表示0~9十個(gè)數(shù)碼。亦稱8421碼2.二---十進(jìn)制編碼器00000001001000110110011110001001010101008421碼十進(jìn)制數(shù)012345678981.將十個(gè)狀態(tài)（對(duì)應(yīng)于十進(jìn)制的十個(gè)代碼）編制成BCD碼。十個(gè)輸入需要幾位輸出？四位輸入：I0

I9輸出：Y0

Y3列出狀態(tài)表如下：十-四線編碼器二---十進(jìn)制編碼器82.編碼表0輸入Y3Y2Y1Y0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001邏輯圖略83.15.2.2譯碼器1.二進(jìn)制譯碼器將輸入的一組n位二進(jìn)制碼譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器的輸入：n位二進(jìn)制代碼譯碼器的輸出：2n個(gè)高低電平信號(hào)編碼的逆過程，即將某二進(jìn)制代碼翻譯成電路的某種狀態(tài)。譯碼84.2-4線譯碼器74LS139的內(nèi)部線路輸入控制端輸出&&&&A1A01111185.74LS139的功能表“—”表示低電平有效。86.74LS139管腳圖一片139種含兩個(gè)2-4譯碼器87.（2）顯示譯碼器二-十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件abcdefg88.接法：共陰極：共陽(yáng)極：“1”亮，“0”不亮abcdefgabcdefg+5V“0”亮，“1”不亮各段加正向電壓導(dǎo)通，發(fā)光;各段加反向電壓截止，不發(fā)光各段加反向電壓導(dǎo)通，發(fā)光;各段加正向電壓截止，不發(fā)光89.七段顯示譯碼表abcdfg

A3A2A1A0

abcdefg

00001111110

00010110000

01000110011e（共陰極接法）

01011011011

01101011111

01111110010

00111111001

00101101101

10001111111

10011111011091234567890.顯示譯碼器：CT7449的管腳圖消隱控制端114CT7449A1A2A3A0eabcdfgUccGNDBI91.完整的功能表請(qǐng)參考相應(yīng)的參考書。功能表（簡(jiǎn)表）輸入輸出顯示DABIag10XXXX0000000消隱8421碼譯碼顯示字型CT7449與七段顯示器件的連接：abfcdegA3A2A1A0abfcdegCT744