畢業(yè)設(shè)計(jì)論文-基于TDA7482數(shù)字功放的PCB設(shè)計(jì)

畢業(yè)設(shè)計(jì)論文-基于TDA7482數(shù)字功放的PCB設(shè)計(jì)PAGEPAGE1編號(hào)：XH03JW037-11/0廈門海洋職業(yè)技術(shù)學(xué)院畢業(yè)設(shè)計(jì)（論文）題目:基于TDA7482數(shù)字功放的PCB設(shè)計(jì)系：信息系姓名：XXX學(xué)號(hào)：XXXXXXXXXX指導(dǎo)教師：XXX20XX年X月XX日編號(hào)：XH03JW037-09/0廈門海洋職業(yè)技術(shù)學(xué)院課題名稱：基于TDA7482數(shù)字功放的PCB設(shè)計(jì)系別：信息系專業(yè)：電子教研室：電子教研室指導(dǎo)教師：XXX學(xué)生姓名：XXX學(xué)號(hào)：XXXXXXXXX二○XX年X月XX日設(shè)計(jì)（論文）內(nèi)容：本欄填寫：1、了解數(shù)字功放電路及PCB設(shè)計(jì)的概況及發(fā)展……2、分析TDA7482工作原理以及數(shù)字電路的功能……3、完成原理圖的PCB電路板的制作……4、完成論文的書面搞……設(shè)計(jì)（論文）的主要技術(shù)指標(biāo)：本欄填寫：TDA7482的主要技術(shù)指標(biāo)參數(shù)：（1）、有25W的額定輸出功率。工作條件是：RL=4~8Ω，THD≤10%。其實(shí)根據(jù)推薦的電參數(shù)，當(dāng)RL=8Ω，P出=1W時(shí)其THD僅為0.1%。（2）、有很高的輸出效率。當(dāng)Vcc=±21V，RL=8Ω，P出=18W，效率達(dá)78%，因此工作僅需很小的散熱器，甚至不用亦可。（3）、寬工作電壓范圍。推薦值為±10V~±25V，很適合汽車蓄電池供電。（4）、內(nèi)設(shè)有過流保護(hù)裝置，當(dāng)RL=0Ω時(shí)保護(hù)動(dòng)作門限為3.5A~5A。（5）、內(nèi)設(shè)有過壓保護(hù)裝置，保護(hù)閥值為50V。（6）、有過熱過載保護(hù)，過熱關(guān)閉溫度為150℃。（7）、有ST-BY及MUTE功能。（8）、推薦脈寬調(diào)制的載頻工作頻率為100kHz~200kHz。（9）、輸入噪聲（20Hz~20kHz）為7μF~12μF。（10）、輸入阻抗為30kΩ。（11）、最大功耗3.8W。三、具體要求：本欄填寫：時(shí)間安排：第一周：與指導(dǎo)老師交流，確定題目方向及論文內(nèi)容第二周——第三周：查找資料，做好資料的收集整理工作，完成開題報(bào)告第四周——第七周：完成論文初稿以及電路板的PCB設(shè)計(jì)圖第八周——第九周：根據(jù)指導(dǎo)老師的反饋意見進(jìn)行修改，并制作電路板，最后完成終稿四、主要參考文獻(xiàn)的范圍：本欄填寫：參考文獻(xiàn)：1、陳新國(guó)。實(shí)用數(shù)字音頻功放[J].電聲技術(shù)，2003（11）：32-35.2、夏瑞華。印制板的抗干擾設(shè)計(jì)[J].電子制作，2002（11）：56-57.3、陳瑞。印制電路設(shè)計(jì)的抗干擾措施與電磁兼容[J]。電子工藝技術(shù)，2002（1）：16-194、張宏偉。印制線路板的抗干擾性設(shè)計(jì)[J]。南陽師范學(xué)院學(xué)報(bào)，2004（6）：30-32.5、陳壽才，袁力輝。基于TDA7482數(shù)字功放的PCB設(shè)計(jì)[J]。山西電子技術(shù),2005年04期6、羅勇，李揮，鄒傳云。數(shù)字功率放大處理器的設(shè)計(jì)[J]。電聲技術(shù)。2004年11期7、羅勇，李揮，鄒傳云。數(shù)字音頻功率放大器原理及實(shí)現(xiàn)[J]。電聲技術(shù)。2003年04期一、課題概況（本課題的意義及目前的發(fā)展?fàn)顩r等）電子產(chǎn)品慢慢的走進(jìn)了我們每個(gè)人的生活世界。數(shù)字功放也在電子產(chǎn)品中飛速發(fā)展。其技術(shù)含量也不斷的加強(qiáng)。然而PCB設(shè)計(jì)的應(yīng)用也對(duì)其發(fā)展起到了一定作用，PCB的機(jī)械化也促進(jìn)了其自身的發(fā)展。PCB設(shè)計(jì)更好的為我們展示了數(shù)字功放的實(shí)用性以及普及性。方法及手段：通過在圖書館和網(wǎng)絡(luò)上查閱相關(guān)資料。預(yù)期成果：通過查閱資料和動(dòng)手操作，對(duì)PCB技術(shù)有更深的了解。二、課題內(nèi)容（本課題的研究?jī)?nèi)容、方法、手段及預(yù)期成果等）1、首先，我們了解下數(shù)字功放電路以及PCB設(shè)計(jì)的概況及發(fā)展2、掌握TAD7482的功能及運(yùn)用3、TDA7482的PCB布局及布線原則4、電路的抗干擾性以及實(shí)用性5、設(shè)計(jì)原理6、原理圖及PCB設(shè)計(jì)圖三、課題工作進(jìn)度安排（任務(wù)完成的階段安排及時(shí)間安排，完成任務(wù)所具備的條件因素等）時(shí)間安排：第一周：與指導(dǎo)老師交流，確定題目方向及論文內(nèi)容第二周——第三周：查找資料，做好資料的收集整理工作，完成開題報(bào)告第四周——第七周：完成論文初稿以及電路板的PCB設(shè)計(jì)圖第八周——第九周：根據(jù)指導(dǎo)老師的反饋意見進(jìn)行修改，并制作電路板，最后完成終稿條件因素：通過大學(xué)期間的學(xué)習(xí)，已經(jīng)有了一定的自學(xué)能力，在完成論文的過程中，通過電子圖書館，上網(wǎng)查詢，指導(dǎo)老師的咨詢意見等途徑得到所需要的資料，來完成論文。四、參考文獻(xiàn)資料（要求至少查閱6篇以上正式刊物的文獻(xiàn)資料）參考文獻(xiàn)：1、陳新國(guó)。實(shí)用數(shù)字音頻功放[J].電聲技術(shù)，2003（11）：32-35.2、夏瑞華。印制板的抗干擾設(shè)計(jì)[J].電子制作，2002（11）：56-57.3、陳瑞。印制電路設(shè)計(jì)的抗干擾措施與電磁兼容[J]。電子工藝技術(shù)，2002（1）：16-194、張宏偉。印制線路板的抗干擾性設(shè)計(jì)[J]。南陽師范學(xué)院學(xué)報(bào)，2004（6）：30-32.5、陳壽才，袁力輝?；赥DA7482數(shù)字功放的PCB設(shè)計(jì)[J]。山西電子技術(shù),2005年04期6、羅勇，李揮，鄒傳云。數(shù)字功率放大處理器的設(shè)計(jì)[J]。電聲技術(shù)。2004年11期7、羅勇，李揮，鄒傳云。數(shù)字音頻功率放大器原理及實(shí)現(xiàn)[J]。電聲技術(shù)。2003年04期五、指導(dǎo)教師意見指導(dǎo)教師簽名：日期：年月日目錄1． 摘要……………82． 數(shù)字功放的概況及發(fā)展………93． TDA7482的PCB布局及布線原則…………104． 電路的抗干擾性以及實(shí)用性…………………115． TDA7482數(shù)字功放的原理圖以及主要技術(shù)指標(biāo)……………126．PCB實(shí)現(xiàn)………………………137． 參考文獻(xiàn)………………………16摘要功放進(jìn)入了數(shù)字時(shí)代。數(shù)字功放的關(guān)鍵部分集成電路已經(jīng)達(dá)到了較高水準(zhǔn)，如TDA7482數(shù)字功放有效地降低了信號(hào)間的干擾、可實(shí)現(xiàn)高保真。雖然核心技術(shù)解決了，但印制線路板(PCB)布線不當(dāng)，也很難達(dá)到理想的效果。筆者在TDA7482數(shù)字功放的PCB設(shè)計(jì)過程中總結(jié)了一點(diǎn)經(jīng)驗(yàn)，現(xiàn)就PCB設(shè)計(jì)應(yīng)遵守的布線原則及抗干擾設(shè)計(jì)要求與電磁兼容性要求作簡(jiǎn)要分析介紹。方法及手段：通過在圖書館和網(wǎng)絡(luò)上查閱相關(guān)資料。預(yù)期成果：通過了老師上課的教學(xué)及閱讀更多資料，對(duì)PCB設(shè)計(jì)有更深的了解。實(shí)現(xiàn)工具及相關(guān)環(huán)境：開發(fā)工具：Protel99SE操作系統(tǒng)：Windows2000/XP/2003關(guān)鍵字：數(shù)字功放1、數(shù)字功放的概況及發(fā)展數(shù)字功放的基本電路是早已存在的Ｄ類放大器（國(guó)內(nèi)稱丁類放大器）。以前，由于價(jià)格和技術(shù)上的原因，這種放大電路只是在實(shí)驗(yàn)室或高價(jià)位的測(cè)試儀器中應(yīng)用。這幾年的技術(shù)發(fā)展使數(shù)字功放的元件集成到一兩塊芯片中，價(jià)格也在不斷下降。理論證明，Ｄ類放大器的效率可達(dá)到１００％。然而，迄今還沒有找到理想的開關(guān)元件，難免會(huì)產(chǎn)生一部分功率損耗，如果使用的器件不良，損耗就會(huì)更大些。但是不管怎樣，它的放大效率還是達(dá)到９０％以上。此外，數(shù)字功放具有失真小、噪音低、動(dòng)態(tài)范圍大等特點(diǎn)，在音質(zhì)的透明度、解析力，背景的寧靜、低頻的震撼力度方面是傳統(tǒng)功放不可比擬的。數(shù)字功放和ＤＣ－ＤＣ開關(guān)型逆變電路類似。輸入的音頻模擬信號(hào)經(jīng)過ＰＷＭ電路調(diào)制處理后，形成占空比同輸入信號(hào)成一定比例的脈沖鏈，經(jīng)過開關(guān)電路放大后，由低通濾波器濾除高頻成分，還原出已放大的輸入信號(hào)波形，由揚(yáng)聲器放音。上圖為Ｄ類放大器的典型電路，采用場(chǎng)效應(yīng)管Ｈ－橋式連接。眾所周知，從上述場(chǎng)效應(yīng)管Ｈ－橋式電路輸出的脈沖波是不便直接驅(qū)動(dòng)揚(yáng)聲器發(fā)聲的。為了重現(xiàn)放大的音頻信號(hào)，輸出波形必須恢復(fù)到原來的正弦波。前幾年Ｄ類放大器的設(shè)計(jì)，大都采用低通濾波器來解決。由于音頻的頻帶范圍為２０Ｈｚ～２０ｋＨｚ，而載波頻率通常是它的５倍以上，因此，濾除載波頻率的過程相當(dāng)簡(jiǎn)單，就是在揚(yáng)聲器前面接一個(gè)截止頻率約為２５ｋＨｚ左右的低通濾波器。而在運(yùn)用到重低音功放時(shí)，由于處理的是低頻，低通的截止頻率可以降低到５ｋＨｚ左右。濾波器可根據(jù)性能要求采用Ｃｈｅｂｙｓｈｅｖ、Ｂｕｔｔｅｒｗｏｒｔｈ或Ｂｅｓｓｅｌ等電路。濾波器的設(shè)計(jì)要求較高，弄得不好會(huì)引起射頻干擾。為降低功耗，一般采用被動(dòng)元件。由于功耗和體積的優(yōu)勢(shì)，數(shù)字功放首先在能源有限的汽車音響和要求較高的重低音有源音箱中得到應(yīng)用。隨著ＤＶＤ家庭影院、迷你音響系統(tǒng)、機(jī)頂盒、個(gè)人電腦、ＬＣＤ電視、平板顯示器和移動(dòng)電話等消費(fèi)類產(chǎn)品日新月異的發(fā)展，尤其是ＳＡＣＤ、ＤＶＤＡｕｄｉｏ等一些高采樣頻率的新音源規(guī)格的出現(xiàn)，以及音響系統(tǒng)從立體聲到多聲道環(huán)繞系統(tǒng)的進(jìn)化，都加速了數(shù)字功放的發(fā)展。近年來，數(shù)字功放的價(jià)格呈不斷下降的趨勢(shì)，有關(guān)這方面的專利也層出不窮。2、TDA7482的PCB布局及布線原則PCB提供了功放電路元器件之間的電氣連接，要使功放電路獲得最佳性能，元器件的布局及印制導(dǎo)線的布設(shè)是關(guān)鍵。2．1、布局原則(1)、數(shù)字功放的功率管工作在開關(guān)狀態(tài)，頻率高、電流大，且與電源部分靠得近，而該功放(見圖1)由于采用開關(guān)電源(圖中未畫出)供電，干擾和紋波系數(shù)較大。元器件在PCB上排列的位置要考慮抗電磁干擾，各部件之間的引線要盡量短。在布局上，要把模擬信號(hào)、數(shù)字信號(hào)和噪聲源這三部分合理地分開，使相互間的耦合為最小。即要求與⑨腳相連的模擬輸入部分與其它數(shù)字部分要分開，電源輸入、去耦濾波元件，也要與數(shù)字處理部分分開，此外，還要考慮電源變壓器的方向性，使之對(duì)電路的輻射最小。(2)、對(duì)電磁場(chǎng)輻射較強(qiáng)的元件(如LI)、和對(duì)電磁感應(yīng)較敏感的元件(R2、C10)，應(yīng)加以屏蔽、或遠(yuǎn)離電磁場(chǎng)輻射源，以減少干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。2．2、布線原則(1)、各級(jí)走線應(yīng)盡可能短，元件應(yīng)盡量靠攏，大信號(hào)、高阻抗走線更要注意。音頻的輸入(CI3、CI2)輸出(Ll、C4)線也不宜長(zhǎng)，否則易感應(yīng)交流信號(hào)。(2)、導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的粘附強(qiáng)度和流過它們的電流值決定。當(dāng)銅箔厚度為0.05ram、寬度為1mm～15mm時(shí)，通過2A的電流，溫度不會(huì)高于3℃。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定，該功放可選0.5mm～5mm(3)、印制導(dǎo)線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會(huì)影響電氣性能。下圖(a)(b)(c)為三種拐角線的形式，圖(c)采用45。外斜切面拐角線的傳輸性能和反彈性能要優(yōu)于其它兩種拐角線。圓弧拐角線的性能要比這三種走線形式要好，但制板的工藝要求比較高，會(huì)增加生產(chǎn)成本。該功放采用45。外斜切面拐角走線能滿足設(shè)計(jì)要求。3、抗干擾設(shè)計(jì)措施PCB的抗干擾設(shè)計(jì)針對(duì)不同電路有不同的要求，以下從三個(gè)方面討論該功放的PCB抗干擾設(shè)計(jì)措施。3．1、電源線設(shè)計(jì)在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。據(jù)PCB流的大小，盡量加粗電源線寬度，減少環(huán)路電阻。該功放電路小信號(hào)部分電源的走線，導(dǎo)線寬度為1．5mm便可滿足要求，而在大信號(hào)部分則要求3mm-5mm3.2、地線設(shè)計(jì)地線比電源線更重要?？朔姶鸥蓴_，最主要的手段是地線的設(shè)計(jì)。地線的布線特別講究，通常采用單點(diǎn)接地法，將模擬地、數(shù)字地和大功率器件地分開，最后都匯集到電源地。該功放地線結(jié)構(gòu)有系統(tǒng)地、機(jī)殼地、數(shù)字地和模擬地等。地線的設(shè)計(jì)原則是：(1)、數(shù)字地與模擬地分開。該功放既有邏輯電路又有線性電路，應(yīng)使它們盡量分開，分別與電源端地線相連，并盡可能加大線性電路的接地面積。模擬音頻的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地。(2)、正確選擇單點(diǎn)接地與多點(diǎn)接地。該功放的模擬部分，工作頻率低，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用單點(diǎn)接地。而在數(shù)字部分工作頻率大于10MHz時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，就近多點(diǎn)接地。當(dāng)工作頻率在1～10MHz時(shí)，如果采用單點(diǎn)接地，其地線長(zhǎng)度不應(yīng)超過波長(zhǎng)的1／20，否則應(yīng)采用多點(diǎn)接地法。該功放數(shù)字部分由于諧波的影響，采用多點(diǎn)接地更好。(3)、將接地線構(gòu)成閉環(huán)路。數(shù)字功放的PCB，將接地線設(shè)計(jì)成閉環(huán)路可以明顯地提高抗噪聲能力。其原因在于：電路中耗電元件多，因受接地線粗細(xì)的限制，會(huì)在地線上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地構(gòu)成環(huán)路，則會(huì)縮小電位差值，提高功放電路的抗噪聲能力。3．3、信號(hào)線的設(shè)計(jì)與PCB以外的弱信號(hào)相連時(shí)，通常采用屏蔽電纜。對(duì)于高頻和數(shù)字信號(hào)，屏蔽電纜兩端都接地。該功放模擬音頻信號(hào)用的屏蔽電纜，采用一端接地為好。而PCB中的信號(hào)走線應(yīng)盡量短并避開干擾源。4、TDA7482數(shù)字功放的原理圖以及主要技術(shù)指標(biāo)TDA7482是音頻用D類脈寬調(diào)制單片功放IC。此系列IC主要設(shè)計(jì)用于高效率場(chǎng)合如大屏幕彩色電視機(jī)的伴音系統(tǒng)和家用立體聲裝置等。原理圖如下所示：DA7482的主要技術(shù)參數(shù)為：（1）、有25W的額定輸出功率。工作條件是：RL=4~8Ω，THD≤10%。其實(shí)根據(jù)推薦的電參數(shù)，當(dāng)RL=8Ω，P出=1W時(shí)其THD僅為0.1%。（2）、有很高的輸出效率。當(dāng)Vcc=±21V，RL=8Ω，P出=18W，效率達(dá)78%，因此工作僅需很小的散熱器，甚至不用亦可。（3）、寬工作電壓范圍。推薦值為±10V~±25V，很適合汽車蓄電池供電。（4）、內(nèi)設(shè)有過流保護(hù)裝置，當(dāng)RL=0Ω時(shí)保護(hù)動(dòng)作門限為3.5A~5A。（5）、設(shè)有過壓保護(hù)裝置，保護(hù)閥值為50V。（6）、過熱過載保護(hù)，過熱關(guān)閉溫度為150℃。（7）、ST-BY及MUTE功能。（8）、薦脈寬調(diào)制的載頻工作頻率為100kHz~200kHz。（9）、入噪聲（20Hz~20kHz）為7μF~12μF。（10）、入阻抗為30kΩ。（11）、大功耗3.8W。5、PCB實(shí)現(xiàn)下圖為PCB板的，以及3D效果圖的正反面參考文獻(xiàn)《實(shí)用數(shù)字音頻功放》編著：陳新國(guó)電聲技術(shù)，2003（11）：32-35.《印制板的抗干擾設(shè)計(jì)》編著：夏瑞華電子制作，2002（11）：56-57.《印制電路設(shè)計(jì)的抗干擾措施與電磁兼容》編著：陳瑞電子工藝技術(shù)，2002（1）：16-19《印制線路板的抗干擾性設(shè)計(jì)》編著：張宏偉南陽師范學(xué)院學(xué)報(bào)，2004（6）：30-32.《基于TDA7482數(shù)字功放的PCB設(shè)計(jì)》編著：陳壽才，袁力輝山西電子技術(shù),2005年04期《數(shù)字功率放大處理器的設(shè)計(jì)》編著:羅勇，李揮，鄒傳云電聲技術(shù)。2004年11期《數(shù)字音頻功率放大器原理及實(shí)現(xiàn)》編著:羅勇,李揮,鄒傳云電聲技術(shù)。2003年04期讀書筆記什么是EDA

20世紀(jì)90年代，國(guó)際上電子和計(jì)算機(jī)技術(shù)較先進(jìn)的國(guó)家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來了極大的靈活性。這些器件可以通過軟件編程而對(duì)其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了EDA技術(shù)的迅速發(fā)展。

EDA是電子設(shè)計(jì)自動(dòng)化（ElectronicDesignAutomation）的縮寫，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可*性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。2.EDA與傳統(tǒng)電子設(shè)計(jì)方法的比較EDA與傳統(tǒng)電子設(shè)計(jì)方法相比,在電子產(chǎn)品的設(shè)計(jì)理念、設(shè)計(jì)方式、系統(tǒng)硬件構(gòu)成、設(shè)計(jì)的重用性、知識(shí)產(chǎn)權(quán)、設(shè)計(jì)周期等方面具有以下優(yōu)勢(shì)。(1)先進(jìn)的設(shè)計(jì)理念和設(shè)計(jì)流程傳統(tǒng)的電子設(shè)計(jì)流程與EDA設(shè)計(jì)流程的比較,如圖1所示。從設(shè)計(jì)流程看,傳統(tǒng)的電子設(shè)計(jì)技術(shù)通常是自頂向上Bottomup的,能用搭積木的方式進(jìn)行,即首先確定構(gòu)成系統(tǒng)的最底層的電路模塊或元件的結(jié)構(gòu)或功能,然后根據(jù)主系統(tǒng)的功能要求,將他們組合成更大的功能塊,使他們的結(jié)構(gòu)和功能滿足高層次系統(tǒng)的要求。根據(jù)這樣的流程,逐步向上推進(jìn),直至完成整個(gè)目標(biāo)系統(tǒng)的設(shè)計(jì)。EDA設(shè)計(jì)完全符合設(shè)計(jì)人員的設(shè)計(jì)思路,從功能描述開始,到物理實(shí)現(xiàn)的完成。工程師的最初設(shè)計(jì)思想不是一開始就考慮采用某一電子元器件廠商的某一特定型號(hào)器件,而是從功能描述開始的。設(shè)計(jì)工程師首先要考慮規(guī)劃出能完成某一具體功能、滿足自己產(chǎn)品系統(tǒng)設(shè)計(jì)要求的某一功能模塊,利用某種語言如HDL把功能描述出來,通過功能仿真以驗(yàn)證設(shè)計(jì)思路的正確性。當(dāng)所設(shè)計(jì)功能滿足需要時(shí),再考慮以何種器件即邏輯綜合和適配完成所需要的設(shè)計(jì)。實(shí)際上這就是自頂向下Topdown設(shè)計(jì)方法。(2)設(shè)計(jì)輸入方式的改進(jìn)傳統(tǒng)的電子系統(tǒng)的設(shè)計(jì)是采用電路原理圖的方式,如果電路系統(tǒng)比較復(fù)雜,那么這種電原理圖可能有幾百張、幾千張,甚至萬千張。如此多的電原理圖使閱讀、修改和使用極為不便?；贔PGA/CPLD的EDA設(shè)計(jì)工程師采用硬件描述語言HDL作為輸入,用HDL對(duì)數(shù)字電子系統(tǒng)進(jìn)行抽象的行為與功能描述以及具體的內(nèi)部線路結(jié)構(gòu)描述,從而可以在電子設(shè)計(jì)的各個(gè)階段、各個(gè)層次進(jìn)行計(jì)算機(jī)模擬和驗(yàn)證,保證設(shè)計(jì)過程的正確性,可以大大降低設(shè)計(jì)成本。并且可在極短的時(shí)間內(nèi)修改設(shè)計(jì),對(duì)各種FPGA/CPLD結(jié)構(gòu)進(jìn)行設(shè)計(jì)結(jié)果規(guī)模門消耗和速度時(shí)序的比較,選擇最優(yōu)方案。(3)電路系統(tǒng)硬件構(gòu)成更加靈活在采用傳統(tǒng)的電原理輸入方法時(shí),采用元器件受到結(jié)構(gòu)和性能的制約。由于不同廠商電子元器件的結(jié)構(gòu)不完全相同,甚至同一廠商不同系列的產(chǎn)品也存在性能上的差別,因此,在設(shè)計(jì)一開始,工程師的設(shè)計(jì)思路就受到最終所采用器件的約束,大大限制了設(shè)計(jì)師的思路和器件選擇的靈活性。而采用EDA設(shè)計(jì)方法,功能輸入采用國(guó)際標(biāo)準(zhǔn)的HDL輸入方法,HDL可不含有任何器件的物理信息,因此工程師可以有更多的空間去集中精力進(jìn)行功能描述,設(shè)計(jì)師可以在設(shè)計(jì)過程的最后階段任意選擇或更改物理器件。EDA技術(shù)的標(biāo)準(zhǔn)化和HDL設(shè)計(jì)語言與設(shè)計(jì)平臺(tái)對(duì)具體硬件的無關(guān)性,使設(shè)計(jì)者能更大程度地將自己的才智和創(chuàng)造力集中在設(shè)計(jì)項(xiàng)目性能的提高和成本的降低上。(4)設(shè)計(jì)可重復(fù)利用目前的趨勢(shì)是ASIC設(shè)計(jì)越來越多地采用了預(yù)先驗(yàn)證好的越來越大的模塊加速設(shè)計(jì)周期,這些預(yù)先設(shè)計(jì)好并通過驗(yàn)證的模塊被稱為“內(nèi)核”Core或者知識(shí)產(chǎn)權(quán)IPIntellectu2alProperty,這些IP作為設(shè)計(jì)師或設(shè)計(jì)單位的設(shè)計(jì)成果,應(yīng)用于不同的產(chǎn)品設(shè)計(jì)中,做到成果的再利用。傳統(tǒng)的電子設(shè)計(jì)方法至今沒有任何標(biāo)準(zhǔn)規(guī)范加以約束,因此,設(shè)計(jì)效率低、系統(tǒng)性能差、開發(fā)成本高、市場(chǎng)競(jìng)爭(zhēng)力小.EDA技術(shù)則完全不同,它的設(shè)計(jì)語言的標(biāo)準(zhǔn)化,不會(huì)因?yàn)樵O(shè)計(jì)對(duì)象的不同而改變;它的開發(fā)工具的規(guī)范化,EDA軟件平臺(tái)支持任何標(biāo)準(zhǔn)化的設(shè)計(jì)語言;它的設(shè)計(jì)成果的通用性,IP核具有規(guī)范的接口協(xié)議。良好的可移植與可測(cè)試性,為高效高質(zhì)的系統(tǒng)開發(fā)提供了可靠的保證。(5)EDA技術(shù)使擁有自主知識(shí)產(chǎn)權(quán)成為可能無論傳統(tǒng)的應(yīng)用電子系統(tǒng)設(shè)計(jì)得如何完美、使用多么先進(jìn)的功能器件,都沒有任何的自主知識(shí)產(chǎn)權(quán),這將導(dǎo)致該系統(tǒng)在許多情況下的應(yīng)用直接受到限制,而且有時(shí)是致命的。EDA技術(shù)則不同,由于用HDL描述目標(biāo)系統(tǒng)有很大的可選性,它既可以使用不同來源的FPGA/CPLD實(shí)現(xiàn),也可以直接以ASIC來實(shí)現(xiàn),設(shè)計(jì)者擁有完全的自主權(quán),不再受制于人。(6)縮短了設(shè)計(jì)周期加速了產(chǎn)品的上市時(shí)間現(xiàn)代電子產(chǎn)品更新?lián)Q代的節(jié)奏越來越快,開發(fā)風(fēng)險(xiǎn)也越來越大,這就需要縮短設(shè)計(jì)周期,減少產(chǎn)品的上市時(shí)間。傳統(tǒng)的電子電路的設(shè)計(jì)周期依據(jù)系統(tǒng)的復(fù)雜程度一般需要幾天、幾個(gè)月甚至幾年的時(shí)間。采用HDL描述電路系統(tǒng)可以使產(chǎn)品上市時(shí)間提前,性能明顯提高,產(chǎn)品競(jìng)爭(zhēng)力加強(qiáng)。據(jù)統(tǒng)計(jì),采用EDA設(shè)計(jì)方法的生產(chǎn)率可達(dá)到傳統(tǒng)設(shè)計(jì)方法的2～4倍。3.EDA的歷史背景三十多年來，EDA技術(shù)經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)CAD(ComputerAssistDesign)、計(jì)算機(jī)輔助工程設(shè)計(jì)CAE(ComputerAssistEngineeringDesign)和電子系統(tǒng)設(shè)計(jì)自動(dòng)化ESDA(ElectronicSystemDesignAutomation)三個(gè)發(fā)展階段。20世紀(jì)70年代，隨著中小規(guī)模集成電路的出現(xiàn)和應(yīng)用，傳統(tǒng)的手工制圖設(shè)計(jì)PCB和IC的方法已無法滿足設(shè)計(jì)精度和效率的要求，人們開始借助計(jì)算機(jī)二維平面圖形編輯與分析工具進(jìn)行IC版圖編輯和PCB布局布線，從而產(chǎn)生了CAD的概念。受當(dāng)時(shí)計(jì)算機(jī)工作平臺(tái)的制約，CAD所支持的設(shè)計(jì)工作有限且性能比較差。20世紀(jì)80年代為CAE階段。與CAD相比，CAE增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，并且通過電氣連接網(wǎng)表將兩者結(jié)合在一起，以實(shí)現(xiàn)工程設(shè)計(jì)。其主要功能包括∶原理圖輸入、邏輯仿真、電路分析、自動(dòng)布局布線以及PCB後分析。但是，大部分從原理圖出發(fā)的EDA工具仍然不能適應(yīng)復(fù)雜電子系統(tǒng)設(shè)計(jì)的要求，而且具體化的元件圖形制約著優(yōu)化設(shè)計(jì)。20世紀(jì)90年代為ESDA階段。盡管CAD/CAE技術(shù)取得了巨大的成功，但在整個(gè)設(shè)計(jì)過程中，自動(dòng)化和智能化程度不高。各種EDA軟件互不兼容，直接影響到設(shè)計(jì)環(huán)節(jié)間的銜接。於是，設(shè)計(jì)師逐步從使用硬件轉(zhuǎn)向設(shè)計(jì)硬件，從電路級(jí)電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級(jí)電子產(chǎn)品開發(fā)。ESDA工具便是以系統(tǒng)級(jí)設(shè)計(jì)為核心，包括系統(tǒng)行為級(jí)描述與結(jié)構(gòu)級(jí)綜合、系統(tǒng)仿真與測(cè)試驗(yàn)證、系統(tǒng)劃分與指標(biāo)分配、系統(tǒng)決策與文件生成等一整套的電子系統(tǒng)設(shè)計(jì)自動(dòng)化工具。ESDA技術(shù)的出現(xiàn)，極大地提高了系統(tǒng)設(shè)計(jì)的效率，使設(shè)計(jì)師擺脫了大量的輔助設(shè)計(jì)工作，把精力集中於創(chuàng)造性的方案與概念構(gòu)思上，從而極大地提高了設(shè)計(jì)效率，并縮短了產(chǎn)品的研制周期。4．?dāng)?shù)字功放布局原則(1)數(shù)字功放的功率管工作在開關(guān)狀態(tài)、頻率高、電流大，且與電源部分靠得近，而該功放(如圖1)由于采用開關(guān)電源(圖中未畫出)供電，干擾和紋波系數(shù)較大，因此，元器件在PCB上排列的位置要考慮抗電磁干擾，各部件之間的引線要盡量短。在布局上，要把模擬信號(hào)、數(shù)字信號(hào)和噪聲源這三部分合理地分開，使相互間的耦合為最小。即要求與LM4651⑩腳相連的模擬輸入部分與其它數(shù)字部分要分開，電源輸入、去耦濾波元件，也要與數(shù)字處理部分分開，此外，還要考慮電源變壓器的方向性，使之對(duì)電路的輻射最小。(2)元件在排列時(shí)應(yīng)按輸出濾波器、H一橋電路、比較器、振蕩發(fā)生器、電壓放大器的次序，如果各級(jí)交叉排列，很容易相互影響，出現(xiàn)自激或吸收。(3)對(duì)電磁場(chǎng)輻射較強(qiáng)的元件(如L、L。)、和對(duì)電磁感應(yīng)較敏感的元件(R、c，R、c)，應(yīng)加以屏蔽、或遠(yuǎn)離電磁場(chǎng)輻射源，以減少干擾。(4)盡可能縮短高頻元件(如R：、c。)之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。(5)有些元器件或?qū)Ь€之間有較高的電位差，應(yīng)加大它們之間的距離,以免放電出現(xiàn)意外短路。如LM4651L的⑤、⑦腳；LM4652的①、③腳走線不宜相距太近。帶高電壓的元器件(如電源開關(guān))應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地方。5．PCB的介紹制電路板(PCB)是電子產(chǎn)品中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣連接?，F(xiàn)在有許多PCB不再是單一功能電路，而是由數(shù)字電路和模擬電路混合構(gòu)成的。數(shù)據(jù)～般在模擬電路中采集和接收，而帶寬、增益用軟件實(shí)現(xiàn)控制則必須數(shù)字化，所以在一塊板上經(jīng)常同時(shí)存在數(shù)字電路和模擬電路，甚至共享相同的元件?？紤]到它們之間的相互干擾問題以及對(duì)電路性能的影響。電路的布局和布線必須要有一定的原則。混合信號(hào)PCB設(shè)計(jì)中對(duì)電源傳輸線的特殊要求以及隔離模擬和數(shù)字電路之間噪聲耦合的要求，增加了設(shè)計(jì)時(shí)布局和布線的復(fù)雜度。在此，通過分析高密度混合信號(hào)PCB的布局和布線設(shè)計(jì)，來達(dá)到要求的PCB設(shè)計(jì)目標(biāo)。6.什么是公版和非公版PCB公版產(chǎn)品是按照芯片廠商提供的一套完整的芯片