數(shù)字電子技術(shù)及應(yīng)用（第3版） 課件 第1學(xué)習(xí)單元

“十二五”職業(yè)教育國家規(guī)劃教材

經(jīng)全國職業(yè)教育教材審定委員會審定王蘋主編沈璐曾貴苓徐琬婷梁薇副主編數(shù)字電子技術(shù)及應(yīng)用（第2版）（ISBN978-7-121-26517-4）學(xué)習(xí)單元1集成邏輯門電路的功能分析與功能測試實訓(xùn)項目74系列IC門電路芯片識別、功能測試基本集成邏輯門電路74LS00參數(shù)測試完成項目任務(wù)所需知識點1．與門、或門、非門、與非門、或非門、與或非門、異或門、同或門、OD（OC）門、傳輸門、三態(tài)門等集成門電路的邏輯功能、功能描述方式及相互轉(zhuǎn)換。2．半導(dǎo)體器件開關(guān)作用和開關(guān)特性。3．CMOS和TTL電路結(jié)構(gòu)及工作原理、外特性、主要參數(shù)、使用方法和注意事項。4．線與概念、了解OD、OC門、三態(tài)門、CMOS傳輸門的結(jié)構(gòu)。5．邏輯函數(shù)化簡。知識重點集成門電路的邏輯功能邏輯功能描述方式的轉(zhuǎn)換集成門電路的邏輯功能測試知識難點TTL集成門電路與CMOS集成門電路結(jié)構(gòu)特點及不同點建議授課天數(shù)/學(xué)時數(shù)4天/24學(xué)時推薦學(xué)習(xí)方法從任務(wù)出發(fā)，通過課堂聽講、教師引導(dǎo)、小組學(xué)習(xí)討論，實際芯片功能查找、實際電路焊接、功能調(diào)試，即“教、學(xué)、做”一體，掌握完成任務(wù)所需知識點和相應(yīng)的技能基本職業(yè)技能能讀、識常用74系列、4000系列等集成芯片能進行功能測試及好壞判斷能正確辨識TTL及CMOS集成芯片的種類能利用計算機和網(wǎng)絡(luò)等媒介，查找74系列、4000系列等集成芯片的資料，能讀懂功能表，能根據(jù)管腳排列圖知道管腳含義能使用萬用表、示波器進行IC芯片的好壞判斷與參數(shù)測試能閱讀簡單的英文技術(shù)資料培養(yǎng)團隊合作精神。1-1數(shù)字電路基本概念1.2數(shù)制和編碼1.3門電路邏輯功能及功能測試1.4門電路結(jié)構(gòu)及特性參數(shù)的測試1.5邏輯功能描述方式的相互轉(zhuǎn)換1.6邏輯函數(shù)的化簡1-1數(shù)字電路基本概念知識分布網(wǎng)絡(luò)數(shù)字電路基本概念什么是數(shù)字信號什么是數(shù)字電路數(shù)字電路的特點數(shù)字信號的特點數(shù)字電路的分類1.1.1數(shù)字信號和數(shù)字電路

模擬信號是指在時間上和數(shù)值上都是連續(xù)變化的信號，其電壓值（或電流）可以在一定范圍內(nèi)任意取值。例如：工業(yè)控制系統(tǒng)中常見的幾大參數(shù)：溫度、壓力、流量、速度等，電視的圖像和伴音信號等。數(shù)字電路：傳輸、處理數(shù)字信號的電路。數(shù)字信號是指在時間上和數(shù)值上都是斷續(xù)變化的離散信號。例如生產(chǎn)中自動記錄零件個數(shù)的計數(shù)信號。模擬電路：傳輸、處理模擬信號的電路。數(shù)字信號的特點：采用0和1表示兩個相對的狀態(tài)，沒有數(shù)值大小的概念1.1.2數(shù)字電路的特點數(shù)字電路在穩(wěn)態(tài)時，電子器件（如二極管、晶體管、場效應(yīng)管）工作在飽和或截止?fàn)顟B(tài)，即開關(guān)狀態(tài)，這兩種對立的狀態(tài)，分別用“0”和“1”來表示。數(shù)字電路工作可靠，抗干擾能力強。數(shù)字電路結(jié)構(gòu)簡單，便于集成化。在數(shù)字電路中，人們研究的主要問題是電路的輸入信號的狀態(tài)（0或1）和輸出狀態(tài)（0或1）之間的邏輯關(guān)系。數(shù)字電路的研究內(nèi)容可以分為兩大類：一類是邏輯分析（對現(xiàn)有的電路分析其邏輯功能）；另一類是邏輯設(shè)計（根據(jù)實際需求，通過分析，設(shè)計出滿足要求的邏輯電路）。數(shù)字電路的分析工具為布爾代數(shù)和卡諾圖。數(shù)字電路不僅能完成數(shù)值運算，還能進行邏輯推理和邏輯判斷。1.1.3數(shù)字電路的分類按電路組成結(jié)構(gòu)分有分立元件和集成電路兩類根據(jù)集成度不同，數(shù)字集成電路又可分為小規(guī)模（SSI）、中規(guī)模（MSI）、大規(guī)模（LSI）和超大規(guī)模（VLSI）、ULSI（特大）、GSI（巨大）、SOC（系統(tǒng)在芯片）等。按電路邏輯功能的不同，數(shù)字電路可分為組合邏輯電路和時序邏輯電路。組合邏輯電路的輸出狀態(tài)只取決于當(dāng)前各輸入狀態(tài)的組合，與先前的狀態(tài)無關(guān)，即無記憶性。時序邏輯電路的輸出不僅和當(dāng)前的輸入狀態(tài)有關(guān)，而且還與以前的狀態(tài)有關(guān)，即具有記憶性。1.1.3數(shù)字電路的分類

按電路所用開關(guān)器件的種類不同，可以把數(shù)字電路分為雙極型和單極型電路雙極型電路如DTL、TTL、ECL、IIL和HTL等。ECL（射極耦合邏輯），最大特點是其基本門電路工作在非飽和狀態(tài)。所以，ECL電路的最大優(yōu)點是具有相當(dāng)高的速度，平均延遲時間僅1ns左右，工作頻率很高（幾百兆赫至1.5GHz。）IIL（集成注入邏輯），具有集成度高、功耗低、延時功耗積小等特點，最大特點是可制作模擬和數(shù)字混合集成電路。單極型電路如NMOS、PMOS和CMOS等。1.2數(shù)制和編碼知識分布網(wǎng)絡(luò)數(shù)制、碼制基本概念數(shù)制碼制BCD碼幾種計數(shù)制位置計數(shù)法數(shù)制轉(zhuǎn)換十進制數(shù)二進制數(shù)十進制數(shù)轉(zhuǎn)換為非十進制數(shù)十進制數(shù)轉(zhuǎn)換為非十進制數(shù)八進制數(shù)十六進制數(shù)1.2.1數(shù)制數(shù)制：就是計數(shù)方法，一般采用位置計數(shù)法，即將表示數(shù)字的數(shù)碼從左往右排列起來，不同位置的數(shù)碼有不同的位權(quán)。1.十進制基數(shù)：10，有0、1、2、3、4、5、6、7、8、9十個不同的數(shù)碼，通常把這些數(shù)碼的個數(shù)稱為基數(shù)。進位規(guī)則：“逢十進一”、“借一當(dāng)十”。1.2.1數(shù)制2.二進制基數(shù)：2，有0、1兩個不同的數(shù)碼。進位規(guī)則：“逢二進一”、“借一當(dāng)二”。二進制加法規(guī)則：0+0=0；1+0=0+1=1；1+1=10（逢二向高位進1）二進制減法規(guī)則：0-0=0；1-0=1；1-1=0；10-1=1（向高位借1，本位成為2）二進制乘法規(guī)則：0×0=0；0×1=1×0=0；1×1=1二進制除法規(guī)則：0÷1=0；1÷1=1例如：1.2.1數(shù)制3.八進制基數(shù)：8，有0、1、2、3、4、5、6、7八個不同的數(shù)碼進位規(guī)則：“逢八進一”、“借一當(dāng)八”。例如：4.十六進制基數(shù)：16，有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F共十六個不同的數(shù)碼，其中符號A~F分別相當(dāng)于十進制中的10~15進位規(guī)則：“逢十六進一”、“借一當(dāng)十六”。例如：1.2.2數(shù)制之間的相互轉(zhuǎn)換1.2.2數(shù)制之間的相互轉(zhuǎn)換方法：將非十進制數(shù)（二進制、八進制、十六進制數(shù)）寫成按權(quán)展開的形式，相加的結(jié)果就是與之對應(yīng)的十進制數(shù)?！纠?-1】

(11011.011)2=1×24+1×23+1×21+1×20+0×2-1+1×2-2+1×2-3=(27.375)10【例1-2】(147.34)8=1×82+4×81+7×80+3×8-1+4×8-2=(103.4375)10【例1-3】(4E7.C7)16=4×162+14×161+7×160+12×16-1+7×16-2=(1255.7773)101.非十進制轉(zhuǎn)換為十進制1.2.2數(shù)制之間的相互轉(zhuǎn)換2.十進制數(shù)轉(zhuǎn)換為非十進制整數(shù)部分：“除基取余”法方法：即“乘基數(shù)，取整數(shù)，作系數(shù)，由高到低”。【例1-4】將十進制數(shù)157.375轉(zhuǎn)換二進制數(shù)。157221922278余數(shù)1=a0最低位（LSB）390=a11=a2942221=a7最高位（MSB）

1=a31=a40=a60=a5120則：（157）10=（10011101）2即“除以基數(shù)、取其余數(shù)、作為系數(shù)、由低到高”。小數(shù)部分：“乘基取整”法解：(1)整數(shù)部分轉(zhuǎn)換“除基取余”法，其基數(shù)為2。1.2.2數(shù)制之間的相互轉(zhuǎn)換0.375×2=0.75整數(shù)部分=0=a-1

最高位（MSB）0.75×2=1.5整數(shù)部分=1=a-20.5×2=1.0整數(shù)部分=1=a-3最低位（LSB）所以（0.375）10=（0.011）2則（157.375）10=（10011101.011）2注意：在十進制小數(shù)轉(zhuǎn)換成二進制小數(shù)時，有可能會出現(xiàn)無限位，即用“乘基取整”法時純小數(shù)部分不能為0。在這種情況下，一般可以根據(jù)精度要求，取有限位即可。【例1-4】將十進制數(shù)157.375轉(zhuǎn)換二進制數(shù)。解：2）小數(shù)部分轉(zhuǎn)換，采用“乘基取整”法1.2.2數(shù)制之間的相互轉(zhuǎn)換【例1-5】把十進制157.375轉(zhuǎn)換為八進制數(shù)和十六進制數(shù)。157880819余數(shù)5=a0（LSB）23=a12=a2(MSB)

1571616913即D=a09=a10余數(shù)所以（157）10=（235）8=（9D）16（2）小數(shù)部分轉(zhuǎn)換，采用“乘基取整”法0.375×8=3.0整數(shù)部分=3=a-1

0.375×16=6.0整數(shù)部分=6=a-1所以（0.375）10=（0.3）8=（0.6）16則（157.375）10=（235.3）8=（9D.6）16解：（1）整數(shù)部分轉(zhuǎn)換，采用“除基取余”法，其基數(shù)分別為8和16。3.二進制與八進制、十六進制之間的相互轉(zhuǎn)換：1.2.2數(shù)制之間的相互轉(zhuǎn)換（1）二進制與八進制之間的相互轉(zhuǎn)換對應(yīng)關(guān)系：二進制數(shù)轉(zhuǎn)換為八進制數(shù)的方法為：以小數(shù)點為界，向左向右每三位為一組，不足三位的，在前面和后面補0，然后寫出對應(yīng)的八進制數(shù)，再按原順序排列寫出對應(yīng)的八進制數(shù)。八進制數(shù)轉(zhuǎn)換為二進制數(shù)的方法為：將每位八進制數(shù)分別用對應(yīng)三位二進制數(shù)表示，再按原來的順序排列起來，便得到對應(yīng)的二進制數(shù)?！纠?-6】將（1010011.00100011）2轉(zhuǎn)換成八進制數(shù)。解：1.2.2數(shù)制之間的相互轉(zhuǎn)換3.二進制與八進制、十六進制之間的相互轉(zhuǎn)換：（1）二進制與八進制之間的相互轉(zhuǎn)換【例1-7】將八進制數(shù)175.023轉(zhuǎn)換成相應(yīng)的二進制數(shù)。解：

所以（175.023）8＝（1111101.000010011）21.2.2數(shù)制之間的相互轉(zhuǎn)換（2）二進制與十六進制之間的相互轉(zhuǎn)換對應(yīng)關(guān)系：十六進制數(shù)二進制數(shù)十六進制數(shù)二進制數(shù)0000081000100019100120010A→10101030011B→11101140100C→12110050101D→151111二進制數(shù)轉(zhuǎn)換為十六進制數(shù)時是以小數(shù)點為界，向左向右每四位為一組，不足四位的，在前面和后面補0，然后寫出對應(yīng)的十六進制數(shù)，再按原順序排列寫出對應(yīng)的十六進制數(shù)。十六進制數(shù)轉(zhuǎn)換為二進制數(shù)時，將每位十六進制數(shù)分別寫出對應(yīng)4位二進制數(shù)，再按原來的順序排列起來，便得到對應(yīng)的二進制數(shù)。1.2.2數(shù)制之間的相互轉(zhuǎn)換（2）二進制與十六進制之間的相互轉(zhuǎn)換方法：【例1-8】將十六進制數(shù)A0E7.62D轉(zhuǎn)換為二進制數(shù)。解：（A0E7.62D）16=(1010000011100111.011000101101)2

【例1-9】將二進制數(shù)1011001001轉(zhuǎn)換成十六進制數(shù)。解：1.2.3碼制碼制即編碼方法，是指用二進制數(shù)碼表示數(shù)字或符號的編碼方法BCD碼：用四位二進制碼表示十進制數(shù)的編碼方法，叫做二－十進制編碼常見BCD碼與十進制數(shù)的對應(yīng)關(guān)系十進制數(shù)有權(quán)碼無權(quán)碼8421BCD碼2421(A)碼2421(B)碼5421碼余3碼格雷碼0123456789權(quán)000000010010001101000101011001111000100184210000000100100011010001010110011111101111242100000001001000110100101111001101111011112421000000010010001101001000100110101011110054210011010001010110011110001001101010111100無權(quán)0000000100110010011001110101010011001000無權(quán)1.3門電路及功能測試知識分布網(wǎng)絡(luò)門電路及邏輯功能三種基本邏輯關(guān)系常見復(fù)雜邏輯關(guān)系與非邏輯、與非門或邏輯及或門與邏輯及與門非邏輯及非門或非邏輯、或非門與或非邏輯、與或非門異或邏輯、異或門同或邏輯、同或門邏輯功能的描述方式邏輯函數(shù)邏輯符號圖真值表卡諾圖語言描述波形圖集成門電路識別與功能測試命名方法、管腳排列動態(tài)測試識別靜態(tài)測試功能測試1.3.1與邏輯和與門門電路：能夠?qū)崿F(xiàn)各種基本邏輯關(guān)系的電路最基本的邏輯關(guān)系：與邏輯、或邏輯和非邏輯任何復(fù)雜邏輯關(guān)系：由這三種基本邏輯關(guān)系組成的定義：只有決定某一事情的全部條件部滿足時，該事情才會發(fā)生。

這種邏輯關(guān)系稱作與關(guān)系，實現(xiàn)與關(guān)系的電路稱作與門A開關(guān)B開關(guān)燈L斷開斷開滅斷開閉合滅閉合斷開滅閉合閉合亮與邏輯電路功能表1.3.1與邏輯和與門

與門電路的功能描述方法1）真值表真值表是將輸入變量（開關(guān)）A、B和輸出變量（燈）L的所有相互對應(yīng)取值關(guān)系列在一張表格內(nèi)，它是對輸入、輸出變量間邏輯關(guān)系的最完整、最準(zhǔn)確的描述方式。假設(shè)開關(guān)閉合用1表示，斷開用0表示，燈亮用1表示，燈滅用0表示與邏輯電路真值表ABL000010100111對于n個輸入變量函數(shù)，輸入變量的取值組合有2n個。1.3.1與邏輯和與門

邏輯函數(shù)是描述輸入邏輯變量和輸出邏輯變量之間邏輯關(guān)系的函數(shù)式。

2）邏輯函數(shù)與邏輯函數(shù)式為L=A·B＝AB

小圓點“·”表示A、B的與運算，也稱作邏輯乘，通常被省略。與運算規(guī)律：0·0=00·1=01·0=01·1=13）邏輯符號圖1.3.1與邏輯和與門

4）波形圖波形圖是用輸入信號波形和輸出信號波形的對應(yīng)關(guān)系來描述門電路邏輯功能ABL0101有0出0全1出1011.3.1與邏輯和與門

5）語言描述就是用語言描述門電路輸入與輸出之間的邏輯規(guī)律，從而總結(jié)出其邏輯功能。與門的邏輯規(guī)律為：有0出0，全1出1。6）卡諾圖卡諾圖是用圖形的方式來形象表達(dá)電路邏輯功能的一種方法。詳見1.5節(jié)溫馨提示小組學(xué)習(xí)討論采取問題引導(dǎo)法，根據(jù)老師所講解的與邏輯和與門定義及邏輯功能描述方法，結(jié)合課后習(xí)題，組織學(xué)生分小組學(xué)習(xí)討論，掌握1.3.2~1.3.3的內(nèi)容。或邏輯（邏輯加、或運算）和或門1.3.2或邏輯（邏輯加、或運算）和或門定義：即當(dāng)決定一件事情的各個條件中，只要一個或一個以上具備時，這件事情就會發(fā)生。這種邏輯關(guān)系稱為或邏輯。

實現(xiàn)或邏輯的門電路稱為或門。A開關(guān)B開關(guān)燈L或邏輯電路功能表斷開閉合滅亮斷開斷開閉合斷開亮閉合閉合亮1.3.2或邏輯（邏輯加、或運算）和或門或門電路的功能描述方法1）真值表ABL0000111011112）邏輯函數(shù)L=A+B3）邏輯符號圖或運算規(guī)律：0+0=00+1=11+0=11+1=14）波形圖ABL0101全0出0有1出101或門的邏輯規(guī)律為：有1出1，全0出05）語言描述非邏輯（非運算）和非門1.3.3非邏輯（非運算）和非門A開關(guān)燈L斷開亮閉合滅定義：即只要某一條件具備了，事件便不發(fā)生，而當(dāng)此條件不具備時，事件一定發(fā)生。這種邏輯關(guān)系稱為非邏輯。

實現(xiàn)非邏輯的門電路稱為非門。非邏輯電路功能表非門電路的功能描述方法1）真值表AL01102）邏輯函數(shù)非運算規(guī)律：

1.3.3非邏輯（非運算）和非門4）波形圖3）邏輯符號圖AL011有0出1有1出00非門的邏輯規(guī)律為：有0出1，有1出0。5）語言描述1.3.4常用的門電路1.3.4常用的門電路1.與非門與非門（NANDgate）是實現(xiàn)與非邏輯的門電路與非邏輯由與運算和非運算構(gòu)成，運算順序是先與后非與非門可看作是一個與門后接一個非門構(gòu)成的真值表邏輯函數(shù)邏輯符號圖ABL001011101110邏輯規(guī)律是：有0出1，全1出01.3.4常用的門電路2.或非門或非門（NORgate

）是實現(xiàn)與非邏輯的門電路或非邏輯由或運算和非運算構(gòu)成，運算順序是先或后非或非門可看作是一個或門后接一個非門構(gòu)成的真值表邏輯函數(shù)邏輯符號圖ABL001010100110邏輯規(guī)律是：有1出0，全0出11.3.4常用的門電路3.與或非門與或非門（AOIgate）是實現(xiàn)與或非邏輯的門電路與或非邏輯由與運算、或運算和非運算構(gòu)成，運算順序是先與后或再非與或非門可看作是兩個與門后接一個或門再接一個非門構(gòu)成的

真值表邏輯函數(shù)邏輯符號圖邏輯規(guī)律是：各組均有0出1，某組全1出0。

ABCDLABCDL00001100010001110011001011010100110101100100111000010111101001101111000111011110&≥1ALDCB1.3.4常用的門電路4.異或門異或門（exclusive-ORgate

）是實現(xiàn)異或邏輯的門電路，是對兩個輸入信號進行比較，判斷它們是否不同，當(dāng)兩個輸入信號狀態(tài)相反時，輸出信號為1，而當(dāng)兩個輸入信號狀態(tài)相同時，輸出信號為0。

異或邏輯是一復(fù)雜邏輯關(guān)系

。真值表邏輯函數(shù)邏輯符號圖ABL000011101110邏輯規(guī)律是：相反出1，相同出0

=1ABL1.3.4常用的門電路5.同或門同或門（exclusive-NORgate

）是實現(xiàn)同或邏輯的門電路，是對兩個輸入信號進行比較，判斷它們是否相同，當(dāng)兩個輸入信號狀態(tài)相同時，輸出信號為1，而當(dāng)兩個輸入信號狀態(tài)相反時，輸出信號為0。

同或邏輯是一復(fù)雜邏輯關(guān)系

。真值表邏輯函數(shù)邏輯符號圖ABL001010100111邏輯規(guī)律是：相反出0，相同出1

=A⊙B=1ABL1.3.4常用的門電路【例1-10】如圖所示，已知各門電路的輸入信號波形，試畫出各門電路的輸出波形。=1ABL3≥1ABL2&ABL12解：首先根據(jù)各門電路的邏輯符號，得出該門電路的邏輯功能，L1是與非門，L2是或非門，L3是異或門。再根據(jù)各門電路的邏輯規(guī)律畫出各輸出信號波形如圖所示。ABL20101有0出1有1出0L1L3相反出1100111.4門電路結(jié)構(gòu)及特性參數(shù)的測試知識分布網(wǎng)絡(luò)門電路結(jié)構(gòu)分立元件門電路集成邏輯門電路CMOS邏輯門三態(tài)門傳輸門與門或門TTL邏輯門非門能夠“線與”門電路CMOS單元電路與非門或非門OD（OC）門反相器與非門電子器件的開關(guān)特性1.4門電路結(jié)構(gòu)及特性參數(shù)的測試外特性與參數(shù)電壓傳輸特性輸入特性輸入短路電流IIS輸出高電平電流的上限值IOH(max)輸入負(fù)載特性閾值電壓開門電平UON輸入低電平電流IIL關(guān)門電平UOFF輸入漏電流IIHUOL(max)、UOH(min)噪聲容限UNL、UNH電阻取值范圍扇出系數(shù)NO（NOL、NOH）輸出低電平電流的上限值IOL(max)主要參數(shù)輸出特性知識分布網(wǎng)絡(luò)1.4門電路結(jié)構(gòu)及特性參數(shù)的測試

門電路按組成的結(jié)構(gòu)可分為分立元件門電路和集成門電路兩大類分立元件門電路是集成門電路的基礎(chǔ)

集成門電路按所用的器件不同又可分為雙極型（TTL）和單極型（CMOS）兩大類門電路中的電子器件（二極管、晶體管、場效應(yīng)管）都工作在開關(guān)狀態(tài)

二極管、三極管、場效應(yīng)管的開關(guān)特性1.4.1二極管、三極管、場效應(yīng)管的開關(guān)特性1.二極管的開關(guān)特性二極管由導(dǎo)通變?yōu)榻刂梗蛴山刂棺優(yōu)閷?dǎo)通需要時間。由導(dǎo)通狀態(tài)進入截止截止?fàn)顟B(tài)所需的轉(zhuǎn)換時間稱為反向恢復(fù)時間，由截止進入導(dǎo)通的轉(zhuǎn)換時間稱為開通時間。開通時間遠(yuǎn)小于反向恢復(fù)時間。1.4.1二極管、三極管、場效應(yīng)管的開關(guān)特性2.晶體管的開關(guān)特性截止條件及等效電路

可靠截止條件為：飽和條件及等效電路晶體管由截止到導(dǎo)通，或由導(dǎo)通到截止，即晶體管內(nèi)部電荷的建立和消散都需要一定的時間，輸出電壓的變化滯后于輸入電壓的變化。1.4.1二極管、三極管、場效應(yīng)管的開關(guān)特性3.MOS管的開關(guān)特性截止條件及等效電路

uGS＜UGSN(th)

=2V飽和條件及等效電路uGS＞UGSN(th)

=2VPMOS的開關(guān)特性與NMOS管相似，只是PMOS管的開啟電壓為負(fù)值。由于器件內(nèi)部、線間和負(fù)載電容的存在，電流和電壓的變化都需要時間，輸出電壓的變化將滯后于輸入電壓的變化。1.4.2分立元件門電路1.二極管與門電路二極管工作狀態(tài)及輸入、輸出對應(yīng)邏輯關(guān)系A(chǔ)BVD1VD2Y0V00V0導(dǎo)通導(dǎo)通0V00V03V1導(dǎo)通截止0V03V10V0截止導(dǎo)通0V03V13V1導(dǎo)通導(dǎo)通3V1假定二極管工作在理想開關(guān)狀態(tài)1.4.2分立元件門電路2.二極管或門電路二極管工作狀態(tài)及輸入、輸出對應(yīng)邏輯關(guān)系A(chǔ)BVD1VD2Y0V00V0導(dǎo)通導(dǎo)通0V00V03V1截止導(dǎo)通3V13V10V0導(dǎo)通截止3V13V13V1導(dǎo)通導(dǎo)通3V1假定二極管工作在理想開關(guān)狀態(tài)1.4.2分立元件門電路3.三極管非門電路晶體管工作狀態(tài)及輸入、輸出對應(yīng)邏輯關(guān)系

AVTY0V0截止VCC=5V15V1飽和導(dǎo)通VCES=0.3V0圖中電路參數(shù)的選擇，可使三極管VT能可靠地工作在飽和區(qū)或截止區(qū)1.4.2分立元件門電路4.與非門電路將與門和非門串聯(lián)便可得到與非門，根據(jù)與門和非門的邏輯功能可得：1.4.2分立元件門電路5.或非門電路將或門和非門串聯(lián)便可得到或非門，根據(jù)或門和非門的邏輯功能可得：1.4.3集成邏輯門電路

1.4.3集成邏輯門電路

集成門電路的種類

集成門電路按其內(nèi)部有源器件的不同可分為兩類：一類是雙極型晶體管集成門電路TTL（三極管-三極管邏輯電路Transistor-TransistorLogie）電路另一類是單極型CMOS器件構(gòu)成的邏輯電路。CMOS工藝是目前集成電路的主流工藝。

CMOS器件的系列產(chǎn)品有：4000系列、HC、HCT、AHC、AHCT、LVC、ALVC等。其中4000系列為普通CMOS；HC為高速CMOS；HCT為能夠與TTL兼容的CMOS；AHC為改進的高速CMOS；AHCT為改進的能夠與TTL兼容的高速CMOS；LVC為低壓CMOS；ALVC為改進的低壓CMOS；HCU為無輸出緩沖器的高速CMOS。國產(chǎn)TTL電路有54/74、54/74H、54/74S、54/74LS、54/74AS、54/7454/74ALS、54/74F等七大系列。1.4.3集成邏輯門電路TTL集成電路的特點：TTL集成電路工作速度高，驅(qū)動能力強，但功耗大、集成度低。CMOS集成電路的特點：CMOS集成電路具有功耗低、抗干擾能力強、電源電壓范圍寬及扇出系數(shù)大等優(yōu)點，同時還具有結(jié)構(gòu)相對簡單，便于大規(guī)模集成、制造費用較低等特點；其缺點是工作速度略低。1.4.3集成邏輯門電路1.CMOS集成邏輯門電路1）CMOS反相器（非門）的電路結(jié)構(gòu)及工作原理

電路結(jié)構(gòu)工作原理VN、VP工作狀態(tài)及輸入、輸出對應(yīng)邏輯關(guān)系

輸入AVGSNVGSPVN管VP管VN漏源電阻RDSNVP漏源電阻RDSP輸出Y注：高電平為1，低電平為000-VDD截止導(dǎo)通108~109歐姆幾百歐姆108~109歐姆幾百歐姆VDD01截止導(dǎo)通100VVDDVDD0VCMOS傳輸門的電路結(jié)構(gòu)及工作原理1.4.3集成邏輯門電路

1.CMOS集成邏輯門電路2）CMOS傳輸門的電路結(jié)構(gòu)及工作原理電路結(jié)構(gòu)與邏輯符號1.CMOS集成邏輯門電路2）CMOS傳輸門的電路結(jié)構(gòu)及工作原理1.4.3集成邏輯門電路

工作原理當(dāng)C接高電平（VDD），接低電平（0V）時，UI在0V到VDD之間變化時，兩管中至少有一個導(dǎo)通，相當(dāng)于開關(guān)閉合，UO=UI；當(dāng)C接低電平，接高電平時，兩管均截止，輸入和輸出之間是斷開的。據(jù)此可知，傳輸門是一種傳輸信號的可控開關(guān)電路，由控制信號C和來控制開關(guān)的閉合和斷開。由于MOS管對稱，其源極與漏極可對調(diào)使用，因此傳輸門具有雙向性，即輸入端和輸出端可以互換使用，也稱雙向開關(guān)。1.4.3集成邏輯門電路

1.CMOS集成邏輯門電路2）CMOS傳輸門的電路結(jié)構(gòu)及工作原理CMOS雙向模擬開關(guān)邏輯符號(a)及等效電路(b)4066四雙向模擬開關(guān)功能表導(dǎo)通（輸入控制信號C開關(guān)狀態(tài)1（高電平）

導(dǎo)通0（低電平）Z（高阻抗）4066的引腳排列CMOS與非門的電路結(jié)構(gòu)及工作原理1.4.3集成邏輯門電路

1.CMOS集成邏輯門電路3）CMOS與非門的電路結(jié)構(gòu)及工作原理輸入A輸入BVN1管VP1管VN2管VP2管輸出Y各MOS管工作狀態(tài)及輸入、輸出對應(yīng)邏輯關(guān)系電路結(jié)構(gòu)工作原理0V0VVDD00截止截止導(dǎo)通導(dǎo)通1VDD01導(dǎo)通截止截止導(dǎo)通110截止導(dǎo)通導(dǎo)通截止111VDD導(dǎo)通截止截止導(dǎo)通00VCMOS或非門的電路結(jié)構(gòu)及工作原理1.4.3集成邏輯門電路

1.CMOS集成邏輯門電路4）CMOS或非門的電路結(jié)構(gòu)及工作原理各MOS管工作狀態(tài)及輸入、輸出對應(yīng)邏輯關(guān)系電路結(jié)構(gòu)工作原理注意：CMOS電路在使用中，輸入端絕對不能懸空，否則會因干擾而破壞邏輯關(guān)系，也易使CMOS被靜電擊穿。

輸入A輸入BVN1管VP1管VN2管VP2管輸出Y00截止截止導(dǎo)通導(dǎo)通101導(dǎo)通截止截止導(dǎo)通010截止導(dǎo)通導(dǎo)通截止011導(dǎo)通截止截止導(dǎo)通0TTL集成邏輯門電路1.4.3集成邏輯門電路2.TTL集成邏輯門電路TTL與非門的電路結(jié)構(gòu)及工作原理電路由三個部分組成：輸入級（由多發(fā)射級晶體管VT1和R1組成的）中間級（倒相級）（由VT2和R2、R3組成的）推拉式輸出級（由VT3、VT4、VT5和R4、R5組成的）74H系列TTL與非門的典型電路1.4.3集成邏輯門電路2.TTL集成邏輯門電路TTL與非門的電路結(jié)構(gòu)及工作原理當(dāng)輸入端A、B、C中有一個或數(shù)個為低電平UIL=0.3V時，對應(yīng)的發(fā)射結(jié)處于正偏導(dǎo)通狀態(tài)。此時，VT1基極電位被固定在1V（UB1=UBE1+UIL=0.7+0.3=1V）上。要使VT1集電結(jié)和VT2、VT5發(fā)射結(jié)均導(dǎo)通，UB需為2.1V。故VT2截止，VT5截止，VT3和VT4導(dǎo)通，輸出為高電平。其值為：

74H系列TTL與非門的典型電路工作原理1V輸入有0.3V3.6V1.4.3集成邏輯門電路2.TTL集成邏輯門電路TTL與非門的電路結(jié)構(gòu)及工作原理當(dāng)輸入端A、B、C全部為高電平3.6V時，電源經(jīng)過R1和VT1的集電結(jié)向VT2提供較大的基極電流，使VT2和VT5工作在飽和導(dǎo)通狀態(tài)，基極電壓UB1被鉗位在2.1V。由于VT2飽和導(dǎo)通，則UC2=UBE5+UCES2=0.7+0.3=1V，使VT3、VT4截止。VT5飽和導(dǎo)通，輸出為低電平。其值為：74H系列TTL與非門的典型電路工作原理輸入全為3.6V4.3V2.1V0.3V1.4.3集成邏輯門電路2.TTL集成邏輯門電路TTL與非門的電路結(jié)構(gòu)及工作原理74H系列TTL與非門的典型電路各管工作狀態(tài)及輸入、輸出對應(yīng)邏輯關(guān)系A(chǔ)、B、CVT1VT2VT3、4VT5Y有一個或多個0深飽和截止導(dǎo)通截止1全部為1發(fā)射結(jié)反偏集電結(jié)正偏導(dǎo)通截止導(dǎo)通0注意，當(dāng)TTL邏輯電路的輸入端懸空時，相當(dāng)于在該端輸入1狀態(tài)。因為電源通過R1和VT1的集電結(jié)可使VT2、VT5飽和導(dǎo)通，輸出低電平。漏極開路的CMOS門（OD門）和集電極開路的TTL門（OC門）1.4.4可以線與的集成邏輯門電路1.4.4可以線與的集成邏輯門電路

“線與邏輯”：是由于門電路的輸出端直接并聯(lián)，而在連接點處所形成的附加“與”邏輯關(guān)系。這種與邏輯不是由與門來完成的，而是由連線構(gòu)成的，所以稱為“線與”。一般CMOS門電路或TTL門電路的輸出端是不能并聯(lián)使用的。原因：由于CMOS門電路和TTL門電路的輸出級是推拉輸出結(jié)構(gòu)，如果將它們的輸出端直接接在一起，如兩個CMOS反相器輸出端并聯(lián)，當(dāng)兩個門中的一個輸出高電平，另一個輸出低電平，則必然有很大的電流流過導(dǎo)通的輸出管，造成輸出管的損壞。1.4.4可以線與的集成邏輯門電路1.漏極開路的CMOS門（OD門）和集電極開路的TTL門（OC門）漏極開路的CMOS門（OD門）結(jié)構(gòu)：CMOS門電路輸出級上半部分的PMOS管去掉，輸出級NMOS管的漏極開路。

集電極開路TTL門（簡稱OC門）

結(jié)構(gòu)：與普通TTL門電路的區(qū)別在于輸出級的晶體管集電極開路輸出。OD（OC）門在使用時，需要將各個OD（OC）門輸出端（NMOS管的漏極或晶體管集電極）通過外接的公共電阻RP（稱為上拉電阻）接到電源VDD（VCC）上，才能實現(xiàn)其邏輯功能，OD（OC）門不但可以解決“線與”問題，而且因為其電源電壓可以單獨設(shè)置，能夠滿足負(fù)載較高驅(qū)動電壓和較大負(fù)載電流的需要，具有一定的靈活性。1.4.4可以線與的集成邏輯門電路集電極開路與非門電路結(jié)構(gòu)與符號OD與非門的邏輯符號OD門的“線與”三態(tài)門1.4.4可以線與的集成邏輯門電路2.三態(tài)門三態(tài)門的輸出狀態(tài)：高電平、低電平、高阻態(tài)（禁止態(tài)）三種狀態(tài)CMOS三態(tài)門當(dāng)為高電平時，VP2和VN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)高阻狀態(tài)，用Y=Z表示；當(dāng)為低電平時，VP2和VN2均導(dǎo)通，VP1、VN1構(gòu)成反相器，正常工作，即Y=CMOS三態(tài)非門電路結(jié)構(gòu)工作原理VDD截止截止0V高阻抗0VVDD導(dǎo)通導(dǎo)通非門1.4.4可以線與的集成邏輯門電路2.三態(tài)門CMOS三態(tài)門三態(tài)CMOS反相器的真值表AY功能說明001工作態(tài)0101×Z禁止態(tài)邏輯符號“▽”為三態(tài)輸出門的限定符號。是控制信號端，也叫做使能端，低電平有效。輸入端圖形“○”表示低電平有效

注：×表任意狀態(tài)，Z為高阻抗1.4.4可以線與的集成邏輯門電路2.三態(tài)門TTL三態(tài)門當(dāng)控制端E=1時，二極管VD截止，電路實現(xiàn)正常與非功能，即：當(dāng)E=0時，VT2、VT5截止，由于VD導(dǎo)通，使VT4截止，輸出呈現(xiàn)高阻狀態(tài)。

工作原理3.6V截止與非門0.3V1V導(dǎo)通1V截止截止高阻抗1.4.4可以線與的集成邏輯門電路2.三態(tài)門TTL三態(tài)門高電平有效三態(tài)輸出與非門真值表EAB功能說明0××Z禁止1001正常工作1011110111101.4.4可以線與的集成邏輯門電路2.三態(tài)門TTL三態(tài)門低電平有效三態(tài)輸出與非門真值表AB功能說明0001正常工作0011010101101××Z禁止1.4.4可以線與的集成邏輯門電路2.三態(tài)門三態(tài)門的應(yīng)用

用三態(tài)門構(gòu)成總線結(jié)構(gòu)使每個三態(tài)門的控制端EN依次有效，且任意時刻僅有一個三態(tài)門處于工作狀態(tài)，其余三態(tài)門都處于高阻抗?fàn)顟B(tài)，就可把每個三態(tài)門的輸出信號輪流送到總線上而又互相不干擾。

1.4.4可以線與的集成邏輯門電路2.三態(tài)門三態(tài)門的應(yīng)用

用三態(tài)門構(gòu)成雙向總線結(jié)構(gòu)當(dāng)E=0時，G1工作，G2處于高阻抗?fàn)顟B(tài)，數(shù)據(jù)D0經(jīng)G1反相后送到總線上傳輸，當(dāng)E=1時，G1處于高阻抗?fàn)顟B(tài)，G2工作，總線上的數(shù)據(jù)D1經(jīng)G2反相后送出。1.4.5集成門電路的外特性與參數(shù)1.4.5集成門電路的外特性與參數(shù)1.電壓傳輸特性TTL與非門的電壓傳輸特性及測量電路1.4.5集成門電路的外特性與參數(shù)由傳輸特性定義的參數(shù)（1）閾值電壓（門限電壓）Uth

電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點所對應(yīng)的輸入電壓值，稱為閾值電壓或門限電壓，用Uth表示。一般TTL與非門的Uth約為1.4V。而CMOS集成邏輯門Uth約為0.5VDD。（2）開門電平UON

是指輸出端帶額定負(fù)載，輸出為額定低電平（如0.4V）時所允許的輸入高電平的最小值（UIH(min)）。典型值為1.8V。（3）關(guān)門電平UOFF

是指使電路輸出為高電平時所允許的輸入低電平的最大值（UIL(max)）。典型值為0.8V。（4）輸出高電平的下限值UOH(min)（標(biāo)準(zhǔn)輸出高電平UOH）是指在一個輸入端接地，其余輸入端懸空，輸出端空載時所測得的輸出電壓。1.4.5集成門電路的外特性與參數(shù)由傳輸特性定義的參數(shù)（5）輸出低電平的上限值UOL(max)（標(biāo)準(zhǔn)輸出低電平UOL）是指輸出端接額定灌電流負(fù)載（380Ω），輸入端全接開門電平時所測得的輸出電壓。（6）噪聲容限是指在保證邏輯功能的前提下，對于輸入信號（前級的輸出信號）來說，在此輸入信號電平基礎(chǔ)上允許疊加的最大噪聲（或干擾）電壓的值。用UN表示，它標(biāo)志著電路的抗干擾能力，UN越大，抗干擾能力越強。①輸入低電平噪聲容限UNL

是指保證輸出為高電平UOH時，允許在輸入低電平（前級輸出的低電平UOL(max)）上疊加的最大正向干擾電壓值。1.4.5集成門電路的外特性與參數(shù)②輸入高電平噪聲容限UNH是指保證輸出為低電平UOL時，允許在輸入高電平（前級輸出的高電平UOH(min)）的基礎(chǔ)上所疊加的最大負(fù)向干擾電壓值由傳輸特性定義的參數(shù)1.4.5集成門電路的外特性與參數(shù)2.輸入伏安特性TTL與非門的輸入伏安特性及測量電路CMOS電路由于柵極作為輸入端，當(dāng)輸入端加正常工作范圍內(nèi)（0≤uI≤VDD）信號時，由于輸入電阻高，柵極輸入電流很小，約為零。

1.4.5集成門電路的外特性與參數(shù)由輸入伏安特性定義的參數(shù)（1）輸入短路電流IISIIS是指一個輸入端接地，其余輸入端懸空，負(fù)載開路時，流出該接地輸入端的電流。IIS約為1.4mA。（2）輸入低電平電流IILIIL是指一個輸入端接低電平，其余輸入端懸空，負(fù)載開路時，流出該輸入端的電流。（3）輸入漏電流IIHIIH是指一個輸入端接高電平，其它輸入端接地，從高電平輸入端流入門電路的電流。IIH很小，一般在20~40μA左右。

IIS和IIH是前級門電路的負(fù)載電流，它們是估算前級門帶負(fù)載能力的依據(jù)之一。1.4.5集成門電路的外特性與參數(shù)3）輸入負(fù)載特性TTL與非門的輸入負(fù)載特性及測量電路當(dāng)RI≤ROFF=0.9kΩ時，輸入端相當(dāng)于接低電平，與非門關(guān)閉；當(dāng)RI≥RON=2.5kΩ時，輸入端相當(dāng)于接高電平，與非門開啟。RI不能取0.9~2.5kΩ之間的值。

1.4.5集成門電路的外特性與參數(shù)3.輸出特性（1）高電平輸出特性輸出為高電平時，VT4導(dǎo)通、VT5截止，門電路帶拉電流負(fù)載（負(fù)載電流從門電路輸出端流入外接負(fù)載門的負(fù)載，稱為拉電流負(fù)載）。如圖所示，隨著外接負(fù)載門的數(shù)量增多時，被拉出的電流增大，R5上的壓降隨著增大，輸出高電平UOH下降。與非門輸出高電平時的輸出電阻約為100Ω左右。

1.4.5集成門電路的外特性與參數(shù)3.輸出特性（2）低電平輸出特性與非門輸出低電平時，VT4截止、VT5飽和，門電路帶灌電流負(fù)載（外接負(fù)載電流流入門電路輸出端的負(fù)載，稱為灌電流負(fù)載）。如圖所示，隨著灌電流負(fù)載的增多，流入VT5的電流IOL增大，VT5飽和深度變淺，輸出低電平UOL略有上升。但若IOL過大，則可能使VT5脫離飽和而使UOL迅速上升，破壞門電路的正常邏輯功能。與非門輸出低電平時的輸出電阻只有10~20Ω。1.4.5集成門電路的外特性與參數(shù)由輸入伏安特性定義的參數(shù)（1）輸出低電平電流的上限值IOL(max)

是指保證輸出為低電平時所允許的最大灌電流的大小。（2）輸出高電平電流的上限值IOH(max)

是指保證輸出為高電平時所允許的最大拉電流的大小。（3）扇出系數(shù)NO

指與非門正常工作時能驅(qū)動的同類門的個數(shù)，它反映了門電路的最大帶負(fù)載能力。①輸出低電平扇出系數(shù)NOL

輸出低電平時，輸出端外接灌電流負(fù)載門的個數(shù)稱為輸出低電平扇出系數(shù)NOL。

1.4.5集成門電路的外特性與參數(shù)由輸入伏安特性定義的參數(shù)①輸出低電平扇出系數(shù)NOL

輸出低電平時，輸出端外接灌電流負(fù)載門的個數(shù)稱為輸出低電平扇出系數(shù)NOL。

式中IIL為每個負(fù)載門輸入低電平電流，IOL(max)為輸出低電平的最大允許灌電流。②輸出高電平扇出系數(shù)NOH

輸出高電平時，輸出端外接拉電流負(fù)載門的個數(shù)稱為輸出高電平扇出系數(shù)NOH。式中IIH為每個負(fù)載門輸入高電平電流（輸入漏電流），IOH(max)為輸出高電平的最大允許拉電流。1.4.5集成門電路的外特性與參數(shù)4.TTL與非門的其它參數(shù)1）空載導(dǎo)通電源電流ICCL和空載導(dǎo)通功耗PON

空載導(dǎo)通電源電流ICCL是指輸入端全部懸空（相當(dāng)于輸入全1），負(fù)載開路、與非門導(dǎo)通、輸出低電平時電源提供的電流?？蛰d導(dǎo)通功耗PON是指輸入端全部懸空（相當(dāng)于輸入全1），負(fù)載開路、與非門導(dǎo)通、輸出低電平時所消耗的電源功率。2）空載截止電源電流ICCH和空載截止功耗POFF

空載截止電源電流ICCH是指輸入端接低電平、負(fù)載開路、輸出高電平時電源提供的電流?？蛰d截止功耗POFF指輸入端接低電平、負(fù)載開路、輸出高電平時所消耗的電源功率。

1.4.5集成門電路的外特性與參數(shù)4.TTL與非門的其它參數(shù)3）電源平均功耗PAV電源平均功耗PAV為電路空載導(dǎo)通功耗和空載截止功耗的平均值。4）平均傳輸延遲時間tpd

一般定義輸入波形上升沿中點與輸出波形下降沿中點之間的時間間隔為導(dǎo)通延遲時間tpHL，而輸入波形下降沿中點與輸出波形上升沿中點之間的時間間隔為截止延遲時間tpLH。兩者的平均值即為平均傳輸延遲時間。典型TTL與非門的tpd約為40ns。5）速度-功耗積（dp積）速度-功耗積（dp積）即延遲時間與空載功耗的乘積。dp積用來衡量門電路的總體質(zhì)量，其值越小越好。1.4.5集成門電路的外特性與參數(shù)5.各種系列門電路及性能比較各種CMOS系列門電路性能參數(shù)比較

系列參數(shù)4069B74HC0474HCT0474AHC0474AHCT0474LVC0474ALVC04VDD/V3~182~64.5~5.52~5.54.5~5.51.65~3.61.65~3.6UIH(min)/V3.53.1523.15222UIL(max)/V1.51.350.81.350.80.80.8UOH(min)/V4.64.44.44.44.42.22.0UOL(max)/V0.050.330.330.440.440.550.55IIH(max)/μA0.10.10.10.10.155IIL(max)/μA-0.1-0.1-0.1-0.1-0.1-5-5IOH(max)/mA-0.51-4-4-8-8-24-24IOL(max)/mA0.5144882424tpd/ns459145.35.53.82CI/pF151010101053.5

系列參數(shù)CMOSTTL

4000B74HC74HCT74AHCT74H74S74LS74AS74ALS74FVCC/V5555555555UIH(min)/V3.53.5222.02.02.02.02.02.0UIL(max)/V1.51.00.80.80.80.80.80.80.80.8UOH(min)/V4.64.44.44.42.42.72.72.72.72.7UOL(max)/V0.050.10.10.40.40.50.50.50.50.5IIH(max)/μA0.10.10.10.1405020202020IIL(max)/mA-0.1×10-3-0.1×10-3-0.1×10-3-0.1×10-3－1－2－0.4－0.5－0.2－0.6IOH(max)/mA-0.51-4-4-8－0.4－1－0.4－2－0.4－1.0IOL(max)/mA0.514481620820820tpd/ns4510105.563101.543P(功耗/門I//mW5×10-31×10-31×10-31×10-3221922014pd積/mW·ns0.30.010.010.006132572030412CMOS系列門電路和TTL各種系列門電路的主要參數(shù)表1.4.6CMOS與TTL之間的接口電路無論是TTL電路驅(qū)動CMOS電路，還是CMOS電路驅(qū)動TTL電路，驅(qū)動門和負(fù)載門之間必須同時滿足下列各式：

驅(qū)動門負(fù)載門UOH(min)≥UIH(min)

UOL(max)≤UIL(max)

IOH(max)≥nIIH(max)

IOL(max)

≥mIIL(max)

1.4.6CMOS與TTL之間的接口電路1.TTL電路驅(qū)動CMOS電路

用TTL電路驅(qū)動CMOS電路（TTL驅(qū)動4000系列和74HC系列）時，主要是TTL電路輸出的高電平不能符合CMOS電路對輸入高電平的要求。

解決的方法接入上拉電阻提升TTL輸出高電平1.4.6CMOS與TTL之間的接口電路1.TTL電路驅(qū)動CMOS電路

用TTL電路驅(qū)動CMOS電路（TTL驅(qū)動4000系列和74HC系列）時，主要是TTL電路輸出的高電平不能符合CMOS電路對輸入高電平的要求。

解決的方法采用電平轉(zhuǎn)換器的接口1.4.6CMOS與TTL之間的接口電路2.CMOS電路驅(qū)動TTL電路

用CMOS4000系列驅(qū)動TTL電路時，CMOS電路輸出低電平時的驅(qū)動電流較小，不能向TTL電路提供較大的低電平電流。

解決的方法并聯(lián)使用提高灌電流1.4.6CMOS與TTL之間的接口電路2.CMOS電路驅(qū)動TTL電路

用CMOS4000系列驅(qū)動TTL電路時，CMOS電路輸出低電平時的驅(qū)動電流較小，不能向TTL電路提供較大的低電平電流。

解決的方法用CMOS驅(qū)動器驅(qū)動TTL電路74HC、74HCT系列CMOS電路可直接驅(qū)動TTL電路。1.4.7集成邏輯門電路使用注意事項1.TTL集成邏輯門電路使用注意事項1）閑置輸入端的處理為防止干擾信號從懸空端引入電路，閑置輸入端一般不懸空（懸空相當(dāng)于“1”），與門和與非門的閑置輸入端直接接電源電壓VCC或接固定的高電平；或門和或非門的閑置輸入端可直接接地或接低電平。2）輸出端的連接輸出端不允許直接接電源或接地，除三態(tài)門和OC門外，輸出端不允許直接并聯(lián)使用，OC使用時必須外接合適的上拉電阻。3）電源電壓54系列電源電壓范圍為4.5V~5.5V，74系列電源電壓范圍為4.75V~5.25V。電源和地線不可顛倒接錯，否則將會因電流過大而損壞器件。4）電路安裝接線和焊接連線要盡量短，最好用絞合線；整體接地要好，地線要粗短；焊接用的電烙鐵不大于25W，焊接時間要短，使用中性焊劑，不可用焊油；嚴(yán)禁帶電操作，要在電路電源切斷后拔插器件和焊接，否則會使集成電路損壞。1.4.7集成邏輯門電路使用注意事項

2.CMOS集成邏輯門使用注意事項1）閑置輸入端的處理閑置輸入端不允許懸空，必須按邏輯要求接電源或接地。與門和與非門閑置輸入端接正電源或高電平，對于或門和或非門，閑置輸入端應(yīng)接地或接低電平。2）輸出端的連接輸出端不允許直接接電源或接地，除三態(tài)門和OD門外，輸出端不允許直接并聯(lián)使用，OD使用時必須外接合適的上拉電阻。3）輸入信號輸入信號不允許超出電源電壓范圍（VDD~VSS）,輸入端的電流不能超過±10mA，最好在輸入端串聯(lián)限流電阻起保護作用。CMOS電路應(yīng)先接電源再輸入信號，先去掉輸入信號再切斷電源。1.4.7集成邏輯門電路使用注意事項

2.CMOS集成邏輯門使用注意事項4）電源電壓

CMOS電路的電源電壓極性不可接反，CMOS4000系列電源電壓在3~15V范圍內(nèi)選擇，最高電壓不能超過極限值18V，高速CMOS電路中HC系列電源電壓可在2~6V范圍內(nèi)選擇，HCT系列電源電壓在4.5~5.5V范圍內(nèi)選擇，最大值不能超過極限值7V。5）保護和焊接輸入電路中需要設(shè)靜電保護和過流保護電路。在存放和運輸時最好使用金屬屏蔽層作為包裝材料，如金屬紙、鋁箔等，以防止靜電影響。焊接用的電烙鐵不大于25W，且烙鐵外殼必須接地良好，通常采用20W內(nèi)熱式烙鐵，焊接時間要短，不可用焊油。所有測試儀器的外殼必須良好接地。

1.5邏輯功能描述方式的相互轉(zhuǎn)換知識分布網(wǎng)絡(luò)邏輯功能描述方式之間的相互轉(zhuǎn)換語言描述功能邏輯電路邏輯函數(shù)式最簡式邏輯真值表卡諾圖邏輯功能分析邏輯電路設(shè)計1.5.1邏輯功能的表示方法

邏輯功能的表示方法很多，有語言描述法、邏輯表達(dá)式、真值表、邏輯符號圖、卡諾圖和波形圖等。邏輯功能描述方式之間的轉(zhuǎn)換是邏輯功能分析和邏輯電路設(shè)計的基礎(chǔ)，邏輯電路功能分析是已知邏輯電路符號圖，寫出它的邏輯函數(shù)式，再得出其真值表，最后用語言描述它的邏輯功能。邏輯電路設(shè)計是已知用語言描述的邏輯功能，要寫出它的真值表，求出其邏輯函數(shù)式，再畫出邏輯電路圖，分析設(shè)計電路時函數(shù)式往往比較復(fù)雜，需要化簡，這就涉及到邏輯功能的卡諾圖描述與邏輯函數(shù)及真值表之間的相互轉(zhuǎn)換。1.5.1邏輯功能的表示方法1.邏輯函數(shù)式邏輯函數(shù)式是描述邏輯輸出變量和邏輯輸入變量之間邏輯關(guān)系的表達(dá)式。2.邏輯真值表真值表是將輸入邏輯變量的各種可能取值組合和相應(yīng)邏輯函數(shù)的輸出值排列在一起而形成的表格。n個輸入變量有2n個取值組合。

3.語言描述根據(jù)真值表，我們可以找出其中輸入與輸出之間的規(guī)律，從而用語言總結(jié)出其邏輯功能。

4.邏輯電路符號圖（邏輯電路圖）邏輯電路圖是用邏輯符號表示邏輯函數(shù)的一種方法。只要將邏輯函數(shù)中的邏輯運算按先后順序用相應(yīng)的邏輯符號代替即可得邏輯電路圖。

1.5.1邏輯功能的表示方法5.卡諾圖卡諾圖是用圖形的方式來形象表達(dá)邏輯功能的一種方法。卡諾圖是美國貝爾實驗室的工程師karnaugh在二十世紀(jì)50年代提出的，它是按一定規(guī)律排列起來的最小項方塊圖。例如三個輸入變量A、B、C，其最小項有

ABC

1）最小項的定義設(shè)有n個輸入變量，如果乘積項（與項：邏輯變量之間只進行邏輯乘的表達(dá)式）包含這n個變量，且每個以原變量或反變量的形式在該乘積項中出現(xiàn)且僅出現(xiàn)一次，則稱該乘積項為最小項。對于n個變量來說，有2n個最小項。

最小項的定義及最小項編號輸入變量乘積項（最小項）ABC000001010011100101110111

輸入變量取值為0，寫反變量輸入變量取值為1，寫原變量ABC

最小項編號

mii是對應(yīng)輸入狀態(tài)值所轉(zhuǎn)換的十進制數(shù)m0m1m2m3m4m5m6m71.5.1邏輯功能的表示方法

5.卡諾圖

2）最小項的編號將最小項的值為1時的各輸入變量取值組合看作二進制數(shù)，其對應(yīng)的十進制數(shù)i作為最小項的編號，用m表示最小項，該最小項記作mi。也可將最小項中原變量當(dāng)作1，反變量當(dāng)作0，則其組成的二進制數(shù)所對應(yīng)的十進制數(shù)i作為最小項的編號，例如，對應(yīng)的二進制數(shù)為1011，相應(yīng)的十進制數(shù)為11，則記為m11。

1.5.1邏輯功能的表示方法

5.卡諾圖

3）最小項的性質(zhì)（1）對于輸入變量任何一組取值，有且只有一個最小項的值為1。（2）對于變量的同一組取值，任意兩個最小項的邏輯乘的值為0。（3）對于變量的同一組取值，所有最小項邏輯或的值為1。邏輯相鄰性在最小項中，如果兩個最小項僅有一個因子不同且互反，而其它因子都相同，則稱這兩個最小項具有邏輯相鄰性。邏輯相鄰項具有邏輯相鄰性的最小項稱為邏輯相鄰項。4）邏輯函數(shù)的最小項表達(dá)式與-或邏輯函數(shù)式中每個與項（乘積項）都是最小項，這樣的與-或式稱為最小項表達(dá)式，也稱為標(biāo)準(zhǔn)的與-或式。1.5.1邏輯功能的表示方法

5）卡諾圖的畫法原則將n個變量的全部最小項分別用一個小方格表示，使具有邏輯相鄰性的最小項在圖中位置相鄰，即邏輯相鄰和幾何相鄰一致，這樣組織起來的圖形稱為n個變量的卡諾圖。

左上角第一個小方格是m0

卡諾圖中行、列的標(biāo)記按格雷碼順序填寫圖中上下、左右、相對邊界、四角等最小項都為相鄰項邏輯功能表示方法之間的相互轉(zhuǎn)換真值表→邏輯表達(dá)式、卡諾圖和邏輯電路圖1.5.2邏輯功能表示方法之間的相互轉(zhuǎn)換1.已知真值表求邏輯表達(dá)式、卡諾圖和邏輯電路圖1）由真值表求邏輯函數(shù)式由真值表可求出標(biāo)準(zhǔn)與-或式（最小項表達(dá)式），方法如下：觀察真值表，找出輸出函數(shù)值等于1的各項。在輸出函數(shù)值等于1所對應(yīng)的各輸入取值組合中，輸入變量為1的，取其原變量，輸入變量為0的，取其反變量，然后進行邏輯乘，即寫出對應(yīng)狀態(tài)取值組合所對應(yīng)的最小項。將以上各乘積項（最小項）進行邏輯加，就可得所求邏輯函數(shù)式（最小項表達(dá)式）。AB乘積項L000011101110真值表邏輯函數(shù)式1.5.2邏輯功能表示方法之間的相互轉(zhuǎn)換例：多數(shù)（三人）表決電路，兩人及兩人以上贊同，提案通過，否則不通過。解：設(shè)用A、B、C表示這三人，贊同為1，不贊同為0；L表示結(jié)果，提案通過為1，不通過為0。則可列出該多數(shù)（三人）表決電路的真值表

輸入變量乘積項（最小項）輸出變量ABCL00000010010001111000101111011111ABC1.5.2邏輯功能表示方法之間的相互轉(zhuǎn)換1.已知真值表求邏輯表達(dá)式、卡諾圖和邏輯電路圖2）由真值表求卡諾圖方法：畫出n變量函數(shù)的卡諾圖，在對應(yīng)變量組合的每一個小方格中（對應(yīng)的最小項方格中）填寫對應(yīng)的輸出函數(shù)值1和0（0可以不填寫）。

多數(shù)（三人）表決電路的卡諾圖3）由真值表求邏輯電路圖方法：由真值表寫出標(biāo)準(zhǔn)與-或式后，根據(jù)邏輯函數(shù)式，按照先與后或的運算順序，用相應(yīng)的邏輯符號表示對應(yīng)的邏輯運算，并正確連接。1.5.2邏輯功能表示方法之間的相互轉(zhuǎn)換1.已知真值表求邏輯表達(dá)式、卡諾圖和邏輯電路圖11&&AB≥1L1&&C邏輯函數(shù)式邏輯電路圖邏輯表達(dá)式→真值表、卡諾圖和邏輯電路圖1.5.2邏輯功能表示方法之間的相互轉(zhuǎn)換2.已知邏輯表達(dá)式求真值表、卡諾圖和邏輯電路圖2）由邏輯函數(shù)式求卡諾圖（1）如果邏輯函數(shù)式是最小項表達(dá)式，則在卡諾圖上把各最小項所對應(yīng)的小方格內(nèi)填入1，其余的方格填入0（或空著不填），就得表示該邏輯函數(shù)的卡諾圖。（2）如果邏輯函數(shù)式不是與-或式，則需將邏輯函數(shù)式轉(zhuǎn)換為與-或式，再將邏輯函數(shù)式轉(zhuǎn)換為最小項表達(dá)式。（3）由與-或式直接求出卡諾圖首先將函數(shù)式變換為與-或式，然后在變量卡諾圖中將每個乘積項中各因子所共同占有的區(qū)域方格填入1，其余填0（或不填），就得表示該邏輯函數(shù)的卡諾圖。1）由邏輯函數(shù)式求真值表方法：將輸入變量取值的所有組合狀態(tài)逐一代入函數(shù)式中算出邏輯函數(shù)值，然后將輸入變量取值與邏輯函數(shù)值對應(yīng)地列出表格，即得邏輯函數(shù)的真值表。3）由邏輯函數(shù)式求邏輯電路圖前面已經(jīng)介紹，不再重復(fù)。1.5.2邏輯功能表示方法之間的相互轉(zhuǎn)換2.已知邏輯表達(dá)式求真值表、卡諾圖和邏輯電路圖【例1-11】Z（A，B，C）=m0+m3+m5=∑m(0，3，5)，試用卡諾圖表示。解：Z（A，B，C）=∑m(0，3，5)是最小項表達(dá)式，將表達(dá)式中出現(xiàn)的最小項m0、m3、m5，在卡諾圖中對應(yīng)小方格中填入1，其余小方格空著不填。

1.5.2邏輯功能表示方法之間的相互轉(zhuǎn)換2.已知邏輯表達(dá)式求真值表、卡諾圖和邏輯電路圖【例1-12】已知邏輯函數(shù)式，求它對應(yīng)的真值表、卡諾圖和邏輯電路圖。解：（1）將輸入變量A、B、C的各組取值代入邏輯函數(shù)式，算出函數(shù)Z的值，并對應(yīng)地填入下表中就是其真值表。

ABCL00000010010001111000101111011111或邏輯有1出1與邏輯全1出11111111111111111111.5.2邏輯功能表示方法之間的相互轉(zhuǎn)換2.已知邏輯表達(dá)式求真值表、卡諾圖和邏輯電路圖【例1-12】已知邏輯函數(shù)式，求它對應(yīng)的真值表、卡諾圖和邏輯電路圖。解：（2）將邏輯函數(shù)式變換為最小項表達(dá)式（配項法），即：在卡諾圖上把各最小項所對應(yīng)的小方格內(nèi)填入1，其余的方格填入0（或空著不填），就得表示該邏輯函數(shù)的卡諾圖

將邏輯函數(shù)式中每個乘積項各因子共同占有的區(qū)域填入1，其余的方格填入0（或空著不填）。1111111.5.2邏輯功能表示方法之間的相互轉(zhuǎn)換2.已知邏輯表達(dá)式求真值表、卡諾圖和邏輯電路圖【例1-12】已知邏輯函數(shù)式，求它對應(yīng)的真值表、卡諾圖和邏輯電路圖。解：（3）用邏輯符號表示函數(shù)式的邏輯電路圖如下圖所示。&&AB≥1L&CABACBC邏輯電路圖→邏輯表達(dá)式、真值表和卡諾圖1.5.2邏輯功能表示方法之間的相互轉(zhuǎn)換3.已知邏輯電路圖求邏輯表達(dá)式、真值表和卡諾圖

如果給出了邏輯電路圖，只要將邏輯圖中每個邏輯符號所表示的邏輯運算按照由輸入到輸出（或由輸出到輸入）依次寫出其表達(dá)式，即可得其邏輯函數(shù)式，有了函數(shù)式就可求出真值表和卡諾圖。

【例1-13】試寫出圖所示邏輯電路圖的邏輯函數(shù)式。

解：依次寫出各個門的輸出函數(shù)表達(dá)式，就可得圖所示電路的邏輯函數(shù)式?？ㄖZ圖→邏輯表達(dá)式、真值表和邏輯電路圖1.5.2邏輯功能表示方法之間的相互轉(zhuǎn)換4.已知卡諾圖求邏輯表達(dá)式、真值表和邏輯電路圖

只要將卡諾圖中填入1的那些最小項進行邏輯加，就得該卡諾圖所表示的邏輯函數(shù)的最小項表達(dá)式。如果將卡諾圖中填入0（空著沒有填寫）的最小項進行邏輯加，得到的是邏輯函數(shù)的反函數(shù)。

【例1-14】已知邏輯函數(shù)Z的卡諾圖如圖所示，試寫出Z的函數(shù)式。

解：將卡諾圖中的填入1的那些最小項進行邏輯加，就得Z的函數(shù)式：

1.6邏輯函數(shù)及化簡法知識分布網(wǎng)絡(luò)邏輯函數(shù)的化簡代數(shù)法化簡卡諾圖化簡邏輯代數(shù)的基本公式、基本定律和規(guī)則代數(shù)法化簡含無關(guān)項的化簡卡諾圖化簡依據(jù)卡諾圖化簡方法1.6.1邏輯代數(shù)1.邏輯代數(shù)基本定律自等律0-1律互補律交換律結(jié)合律分配律重疊律反演律（德·摩根定理）還原律1.6.1邏輯代數(shù)2.邏輯代數(shù)三個基本規(guī)則（1）代入規(guī)則在任何一個邏輯等式中，如果將等式兩邊出現(xiàn)的同一邏輯變量用同一個邏輯函數(shù)代入，則等式仍然成立。

（2）反演