微機原理及接口技術(shù)-8086微處理器-課件

80868086

微處理器的基本結(jié)構(gòu)8086微處理器的主要特性和內(nèi)部結(jié)構(gòu)8086CPU的工作模式和引腳信號8086的存儲器管理8086的總線操作和時序微處理器的基本結(jié)構(gòu)8086微處理器的主要特性和內(nèi)部結(jié)構(gòu)精品資料精品資料你怎么稱呼老師？如果老師最后沒有總結(jié)一節(jié)課的重點的難點，你是否會認為老師的教學方法需要改進？你所經(jīng)歷的課堂，是講座式還是討論式？教師的教鞭“不怕太陽曬，也不怕那風雨狂，只怕先生罵我笨，沒有學問無顏見爹娘……”“太陽當空照，花兒對我笑，小鳥說早早早……”微機原理及接口技術(shù)--8086微處理器-ppt課件微處理器（Microprocessor）是一種采用大規(guī)模（LSI）或超大規(guī)模集成電路（VISI）技術(shù)的半導體芯片，集成了計算機的主要部件：控制器、運算器和寄存器組。微處理器又被稱為中央處理器（CentralProcessingUnit），字長16位、即一次能處理16位數(shù)據(jù)的稱16位CPU，如Intel8086CPU。CPU是微型計算機的核心部件，其性能和特點基本上決定了微型計算機的性能。因此，了解CPU的組成結(jié)構(gòu)、引腳功能、操作時序等是學習微機原理與接口技術(shù)，進行微機應(yīng)用系統(tǒng)開發(fā)設(shè)計的基礎(chǔ)。微處理器（Microprocessor）是一種采用大規(guī)模（L§2.1微處理器的基本結(jié)構(gòu)一、微處理器的結(jié)構(gòu)框圖§2.1微處理器的基本結(jié)構(gòu)一、微處理器的結(jié)構(gòu)框圖各部分的功能：1.ALU(ArithmaticLogicUnit)算術(shù)邏輯單元，是計算機中的運算部件，執(zhí)行算術(shù)運算，邏輯運算及移位操作等。2.累加器運算中的專用寄存器，存放操作數(shù)和運算結(jié)果。各部分的功能：1.ALU(ArithmaticLogi3.通用寄存器組存放數(shù)據(jù)和地址。4.標志寄存器FR反映指令執(zhí)行時的狀態(tài)標志信號，如進位標志C、零標志Z、符號標志S、奇偶標志P、溢出標志O等。3.通用寄存器組存放數(shù)據(jù)和地址。4.標志寄存器FR反映指5.程序計數(shù)器PC(ProgramCounter)又稱指令指針寄存器IP(InstructionPointer)，指向下一條要執(zhí)行的指令所在存儲單位的地址。取出指令后，PC自動加1。6.堆棧指針SP(StackPointer)堆棧操作時，棧頂在內(nèi)存中的具體位置。5.程序計數(shù)器PC(ProgramCounter)又稱7.變址寄存器用于變址尋址時存放存儲器的地址，也可作通用寄存器使用。8.數(shù)據(jù)總線緩沖器DR寄存從MEMORY中讀出或要寫入的數(shù)據(jù)或指令。7.變址寄存器用于變址尋址時存放存儲器的地址，也可作通用寄9.地址總線緩沖器AR存放指令的地址或操作數(shù)地址。10.指令寄存器IR存放從MEMORY中取出的將要被執(zhí)行的指令。9.地址總線緩沖器AR存放指令的地址或操作數(shù)地址。10.11.指令譯碼器ID對IR中的指令譯碼，確定要執(zhí)行的操作。12.時序和控制邏輯產(chǎn)生多種微操作控制信號，由ID確定執(zhí)行何種操作，發(fā)出相應(yīng)功能的控制信號。11.指令譯碼器ID對IR中的指令譯碼，確定要執(zhí)行的操作。二、程序執(zhí)行過程舉例以7+10=?為例，說明程序執(zhí)行過程。1.查指令系統(tǒng)，編寫程序：MOVAL，7；7ALB0H07H

ADDAL，10；10+ALAL04H0AH

HLT；處理器暫停F4H二、程序執(zhí)行過程舉例以7+10=?為例，說明程序執(zhí)行過程。2.匯編源程序3.機器碼放入存儲器地址B0H07H04H0AHF4H

00H01H02H03H04H05H

MOVAL，07HADDAL，10HLT2.匯編源程序3.機器碼放入存儲器地址B0H07H04H4.機器的執(zhí)行過程取指令執(zhí)行指令4.機器的執(zhí)行過程取指令執(zhí)行指令(1)第一條指令(MOVAL,07H)的取指過程：

PC的值(00H)ARPC+1PC(PC=01H)

AR中的內(nèi)容(00H)

AB

MEMORY，譯碼選中00H存儲單元。CPU發(fā)出“存儲器讀”信號(00H)=B0HDBDRIRID(1)第一條指令(MOVAL,07H)的取指過程：(2)ID譯碼指令，確定操作(07HAL)，執(zhí)行指令。

PC的值(01H)ARPC+1PC(PC=02H)

AR中的內(nèi)容(01H)

AB

MEMORY，譯碼選中01H存儲單元CPU發(fā)出“存儲器讀”信號(01H)=07HDBDRAL(2)ID譯碼指令，確定操作(07HAL)，執(zhí)行指令三、指令執(zhí)行過程小結(jié)1.取指令(1)程序計數(shù)器PC將指令地址經(jīng)地址緩沖器送到微處理外部地址總線，然后送到存儲器進行地址譯碼。(2)訪問存儲器某一單元，同時CPU向存儲器發(fā)“存儲器讀”控制信號（且PC←PC+1）。三、指令執(zhí)行過程小結(jié)1.取指令(1)程序計數(shù)器PC將指令地(3)經(jīng)過幾百ns，在外部數(shù)據(jù)總線上出現(xiàn)指令的第一字節(jié)，即操作碼，它經(jīng)由CPU內(nèi)部數(shù)據(jù)緩沖器→內(nèi)部總線→指令寄存器。(4)對于多字節(jié)指令，控制部件還會發(fā)出再去存儲器取指令第二或第三字節(jié)的信號，每取一個字節(jié)，PC←PC+1。(3)經(jīng)過幾百ns，在外部數(shù)據(jù)總線上出現(xiàn)指令的第一字節(jié)，即2.指令譯碼3.取操作數(shù)經(jīng)指令譯碼，如果需要取操作數(shù)，則CPU將給出操作數(shù)地址，再次訪問存儲器。2.指令譯碼3.取操作數(shù)經(jīng)指令譯碼，如果需要取操作數(shù)，則CP5.存放運算結(jié)果微處理器就是不斷重復以上過程，逐條執(zhí)行指令。4.執(zhí)行指令5.存放運算結(jié)果微處理器就是不斷重復以上過程，逐條執(zhí)行指令。§2.28086微處理器的主要特性和內(nèi)部結(jié)構(gòu)2.2.18086的主要特性8086微處理器是美國Intel公司1978年推出的一種高性能的16位微處理器。8086CPU采用高速運算性能的HMOS工藝制造，內(nèi)含29000多個晶體管，封裝在標準的40引腳雙列直插式塑封管殼內(nèi)，采用單個+5V電源供電。§2.28086微處理器的2.2.18086的主要特1、數(shù)據(jù)線：16位主要特性有：2、地址線：20位，其中低16位與數(shù)據(jù)總線復用。3、內(nèi)存空間：20位地址線可直接尋址1MB存儲空間。4、端口地址：16位端口地址線可尋址64K個I/O端口。5、尋址方式：7種基本尋址方式提供了靈活的操作數(shù)存取方法。1、數(shù)據(jù)線：16位主要特性有：2、地址線：20位，其中低166、指令系統(tǒng)：99條基本指令系統(tǒng)，除能完成數(shù)據(jù)傳送、算術(shù)運算、邏輯運算、控制轉(zhuǎn)移和處理器控制功能外，內(nèi)部還設(shè)有硬件乘法指令及串處理指令電路，可以對位、字節(jié)、字節(jié)串、字串、壓縮和非壓縮BCD碼等多種數(shù)據(jù)類型進行處理。7、時鐘頻率：8086標準主頻為5MHZ，8086-2主頻為8MHZ。8、中斷功能：可處理內(nèi)部軟件中斷和外部硬件中斷，中斷源多達256個。9、工作模式：支持單處理器、多處理器系統(tǒng)工作。10、兼容性：與8080、8085在源程序一級兼容。6、指令系統(tǒng)：99條基本指令系統(tǒng)，除能完成數(shù)據(jù)傳送、算術(shù)運算2.2.28086的功能結(jié)構(gòu)2.2.28086的功能結(jié)構(gòu)從功能結(jié)構(gòu)看，分兩部分：1.執(zhí)行部件EU(ExecutionUnit)2.總線接口部件BIU(BusInterfaceUnit)從功能結(jié)構(gòu)看，分兩部分：1.執(zhí)行部件EU(Executi一、執(zhí)行部件EU1.EU的功能：負責指令的執(zhí)令。譯碼指令并利用內(nèi)部寄存器和ALU來處理數(shù)據(jù)。一、執(zhí)行部件EU1.EU的功能：負責指令的執(zhí)令。譯碼指令并2.結(jié)構(gòu)組成

四個通用寄存器AX，BX，CX，DX。

四個專用寄存器：

標志寄存器FR。

算術(shù)邏輯單元ALU?；鶖?shù)指針寄存器BP，堆棧指針寄存器SP，

源變址寄存器SI，目的變址寄存器DI。2.結(jié)構(gòu)組成四個通用寄存器AX，BX，CX，DX。3.8086CPU中EU的特點

四個通用寄存器AX，BX，CX，DX可以作為16位寄存器使用，也可以分別作為兩個8位寄存器使用。AXBXCXDXAHALBHBLCHCLDHDL3.8086CPU中EU的特點四個通用寄存器AX，B

AX又稱累加器，指令系統(tǒng)中許多指令都是利用AX來實現(xiàn)的。

FR共有16位，其中7位未用，各位的定義如下：1501413121110987654321OFDFIFTFSFZFAFPFCF圖3.3標志寄存器根據(jù)功能，有兩類標志狀態(tài)標志(6個)控制標志(3個)AX又稱累加器，指令系統(tǒng)中許多指令都是利用AX來實現(xiàn)的。表2.18086CPU標志位情況名稱符號符號標志SF功能與運算結(jié)果的最高位相同，當數(shù)據(jù)用補碼表示時，負數(shù)的最高位為1，所以符號標志表示運算執(zhí)行后的結(jié)果是正還是負零標志ZF當前的運算結(jié)果為零，當前的運算結(jié)果為非零奇偶標志PF運算結(jié)果所含的1的個數(shù)為偶數(shù)進位標志CF當執(zhí)行一個加法運算使最高位產(chǎn)生進位時，或者執(zhí)行一個減法運算引起最高位產(chǎn)生借位時，此外，循環(huán)指令也影響這一標志輔助

進位標志AF加法運算時，如果第3位往第4位有進位；減法運算時，如果第3位往第4位有借位。輔助進位標志一般在BCD碼運算中作為是否進行十進制調(diào)整的判斷依據(jù)溢出標志OF運算過程中產(chǎn)生溢出時，所謂溢出，是指當字節(jié)運算的結(jié)果超出了范圍

128~+127，或者當字運算的結(jié)果超出了范圍

32768~+32767時稱為溢出方向標志DF控制串操作指令用的標志。DF=0,串操作過程中的地址會不斷增值；DF=1,串操作過程中的地址會不斷減值中斷標志IF控制可屏蔽中斷的標志。IF=0,CPU不能對可屏蔽中斷請求作出響應(yīng)；IF=1,CPU可以接受可屏蔽中斷請求跟蹤標志TFCPU按跟蹤方式執(zhí)行指令表2.18086CPU標志位情況名稱符號符號標志S例1：執(zhí)行以下兩數(shù)的加法操作，判斷各標志位的狀態(tài)。執(zhí)行以上操作后，各狀態(tài)標志位的狀態(tài)應(yīng)是：CF＝0，PF＝0，AF＝0，ZF＝0，SF＝0，OF＝0例1：執(zhí)行以下兩數(shù)的加法操作，判斷各標志位的狀態(tài)。執(zhí)行以上操例2：執(zhí)行加法操作。各狀態(tài)標志位的狀態(tài)應(yīng)是：CF＝1，PF＝1，AF＝0，ZF＝0，SF＝1，OF＝0例2：執(zhí)行加法操作。各狀態(tài)標志位的狀態(tài)應(yīng)是：CF＝1，PF＝例3：執(zhí)行加法操作。執(zhí)行以上加法操作后，各狀態(tài)標志位的狀態(tài)應(yīng)是：CF＝0，PF＝0，AF＝0，ZF＝0，SF＝1，OF＝1例3：執(zhí)行加法操作。執(zhí)行以上加法操作后，各狀態(tài)標志位的狀態(tài)應(yīng)二、總線接口部件BIU負責與存儲器、I/O接口電路傳送信息。1.BIU的功能：二、總線接口部件BIU負責與存儲器、I/O接口電路傳送信息。2.BIU的組成(1)四個段地址寄存器CS–––16位代碼段寄存器DS–––16位數(shù)據(jù)段寄存器ES–––16位附加段寄存器SS–––16位堆棧段寄存器2.BIU的組成(1)四個段地址寄存器CS–––16(2)IP–––16位指令指針寄存器

指向下一條要取出的指令。(3)20位地址加法器16位內(nèi)部寄存器提供的信息經(jīng)地址加法器產(chǎn)生20位地址信息。(2)IP–––16位指令指針寄存器指向下一條要取出例：指令的物理地址=CS16+IP若CS=1000H,IP=3050H,則

PA=10000H+3050H=13050H例：指令的物理地址=CS16+IP若CS=(4)六字節(jié)的指令隊列取指令與執(zhí)行指令并行工作，即在一條指令的執(zhí)行過程中，可以取出下一條或多條指令，在指令隊列中排隊。(4)六字節(jié)的指令隊列取指令與執(zhí)行指令并行工作，即在一條指三、BIU和EU的并行工作BIU取指1取指2取指3取指4取數(shù)據(jù)取指5…EU等待執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4…三、BIU和EU的并行工作BIU取指1取指2取指3取指4取§2.38086CPU的工作模式與引腳信號2.3.18086CPU的兩種工作模式

根據(jù)不同的應(yīng)用環(huán)境，8086可以工作在兩種模式：最小模式和最大模式?！?.38086CPU的工作模式與引腳信號2.3.1801.最小模式

系統(tǒng)中只有8086一個微處理器，所有的總線控制信號均由8086產(chǎn)生，系統(tǒng)的總線控制信號被減至最少。1.最小模式系統(tǒng)中只有8086一個微處理器微機原理及接口技術(shù)--8086微處理器-ppt課件2.最大模式用于中規(guī)?；虼笮偷?086系統(tǒng)中。8086作為主微處理器以外，還有其它的微處理器協(xié)助工作。8087：數(shù)值運算的協(xié)處理器。8089：輸入/輸出(I/O)協(xié)處理器2.最大模式用于中規(guī)?；虼笮偷?086系統(tǒng)中。微機原理及接口技術(shù)--8086微處理器-ppt課件2.3.28086CPU的引腳信號2.3.28086CPU的引腳信號1.最小模模式的引腳信號雙向，三態(tài)。在一個總線周期的第一個時鐘周期，AD15

～AD0傳送地址信號，在其他的時鐘周期，作數(shù)據(jù)總線使用。

地址

鎖存器

STBABDBAD15~AD0ALE(1)地址/數(shù)據(jù)總線AD15～AD01.最小模模式的引腳信號雙向，三態(tài)。在一個總線周期的第一(2)地址/狀態(tài)信號線A19/S6~A16/S3輸出，三態(tài)。在一個總線周期的T1，輸出地址信號的最高4位，在其他的時鐘周期，輸出狀態(tài)信號S6~S3。

(1)S6為低，表示8086當前與總線相連(2)S5＝IF。(2)地址/狀態(tài)信號線A19/S6~A16/3.S4、S3

的組合指出當前使用的段碼寄存器情況S4S3意義00110101當前正在使用ES附加段當前正在使用SS堆棧段當前正在使用CS或者未使用任何寄存器當前正在使用DS數(shù)據(jù)段

同樣，這4個引腳信號也要用外電路將地址信號鎖存。3.S4、S3的組合指出當前使用的段碼寄存器情況S4S3(3)BHE/S7高8位數(shù)據(jù)總線允許/狀態(tài)線輸出，三態(tài)。在總線周期的T1，為BHE信號，表示高8位數(shù)據(jù)線D15~D8上的數(shù)據(jù)有效。在其他的總線周期，為S7狀態(tài)信號，8086中S7未作定義。(3)BHE/S7高8位數(shù)據(jù)總線允許/狀態(tài)線輸出，三態(tài)BHE和A0結(jié)合控制CPU與存儲器之間數(shù)據(jù)傳送的格式。BHEA0數(shù)據(jù)傳送格式00110101同時傳送高、低字節(jié)(AD0~AD15)奇數(shù)地址的高位字節(jié)(AD8~AD15)偶數(shù)地址的低位字節(jié)(AD0~AD7)無效以上1～3為地址、數(shù)據(jù)總線信號，下面介紹引腳中的控制信號。BHE和A0結(jié)合控制CPU與存儲器之間數(shù)據(jù)傳送的格式。BHE(4)MN/MX最大/最小模式控制信號。輸出，三態(tài)，低電平有效。(5)RD讀信號(4)MN/MX最大/最小模式控制信號。輸出，三態(tài)，(6)M/IO存儲器/輸入輸出控制信號輸出，三態(tài)。RD與M/IO組合對應(yīng)的操作M/IORD操作1000讀存儲器讀I/O端口(6)M/IO存儲器/輸入輸出控制信號輸出，三態(tài)。RD(7)WR寫信號輸出，三態(tài)，低電平有效。WR與M/IO組合對應(yīng)的操作M/IOWR操作1000寫存儲器寫I/O端口(7)WR寫信號輸出，三態(tài)，低電平有效。WR與M/IO(8)ALE地址鎖存允許信號輸出，高有效。每一總線周期的T1有效。(9)READY準備好信號輸入，高有效。CPU訪問存儲器或外設(shè)時，READY有效，表示存儲器或外設(shè)已準備好傳送數(shù)據(jù)。(8)ALE地址鎖存允許信號輸出，高有效。每一總線周期的(10)INTR可屏蔽的中斷請求信號輸入，高有效，表示外設(shè)向CPU提出中斷申請，若FR中IF=1，CPU在當前指令后即響應(yīng)。(10)INTR可屏蔽的中斷請求信號輸入，高有效，表示外設(shè)(11)INTA中斷響應(yīng)信號輸出，三態(tài)，低電平有效。CPU響應(yīng)INTR后，用INTA讀取外設(shè)提供的中斷類型號，以取得中斷服務(wù)程序的入口地址。(11)INTA中斷響應(yīng)信號輸出，三態(tài)，低電平有效。CPU(12)NMI非屏蔽中斷請求信號輸入，有效。不受FR中IF的影響，CPU在當前指令后響應(yīng)。(12)NMI非屏蔽中斷請求信號輸入，有效。不(13)RESET系統(tǒng)復位信號輸入，高有效，4TCPU中的部分內(nèi)容標志位清除指令指針(IP)0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H指令隊列空復位重新啟動后，第一條指令地址FFFF0H。(13)RESET系統(tǒng)復位信號輸入，高有效，4TCPU中(14)DT/R數(shù)據(jù)收發(fā)控制信號輸出，三態(tài)，控制數(shù)據(jù)總線驅(qū)動器的數(shù)據(jù)傳送方向。DT/R=1,即T=1，AB(CPU內(nèi)存或外設(shè))DT/R=0,即T=0，BA(內(nèi)存或外設(shè)CPU)82862

A

OE

TAD0~AD15D0~D15DENDT/RB(14)DT/R數(shù)據(jù)收發(fā)控制信號輸出，三態(tài)，控制數(shù)據(jù)總線(15)DEN數(shù)據(jù)允許信號輸出，三態(tài)，低有效，控制CPU外接的數(shù)據(jù)收發(fā)器。(15)DEN數(shù)據(jù)允許信號輸出，三態(tài)，低有效，控制CPU外(16)HOLD總線保持請求信號輸入，高有效，表示其它的總線主設(shè)備申請對總線的控制權(quán)。(17)HLDA總線保持響應(yīng)信號輸出，高有效，表示CPU響應(yīng)HOLD信號，讓出總線控制權(quán)。(16)HOLD總線保持請求信號輸入，高有效，表示其它的總(18)TEST測試信號輸入，低電平有效，與WAIT指令配合使用。WAIT指令TEST有效？執(zhí)行后續(xù)指令YesNo(18)TEST測試信號輸入，低電平有效，與WAIT指令配(19)CLK系統(tǒng)時鐘輸入信號最大時鐘頻率為5MHZ，占空比1/3。(20)GND地和VCC電源引腳VCC：+5直流電源。(19)CLK系統(tǒng)時鐘輸入信號最大時鐘頻率為5MHZ，占空2.最大模式下的引腳信號在最大模式下，僅24～31引腳信號與最小模式不同，如表2-6所示。表2-6兩種模式下8086的24～31引腳信號引腳編號最小模式 最大模式2425262728293031ALEDT/MHLDAHOLDQS1QS2RQ/GT1RQ/GT02.最大模式下的引腳信號在最大模式下，僅24～31引腳信（1）QS1和QS0指令隊列狀態(tài)信號輸出。這兩信號組合起來提供了8086內(nèi)部指令隊列的狀態(tài)，以便外部對其動作進行跟蹤。QS1和QS0編碼和對應(yīng)的隊列狀態(tài)如表2-7所示。表2-7

QS1和QS0編碼與隊列狀態(tài)QS1 QS0

隊列狀態(tài)00110101空操作取走指令的第一個字節(jié)隊列空從隊列里取出的字節(jié)是指令的后續(xù)字節(jié)（1）QS1和QS0指令隊列狀態(tài)信號輸出。這兩信號組合起來提（2）2，1和0總線周期狀態(tài)信號輸出，三態(tài)。這三個狀態(tài)信號組成的編碼表示了當前總線周期是何種操作周期，如表2-8所示。表2-8

2，1和0編碼總線周期發(fā)中斷響應(yīng)信號讀I/O端口寫I/O端口暫停取指令讀存儲器寫存儲器無源狀態(tài)010101010000111100110011總線周期（2）2，1和0總線周期狀態(tài)信號輸當8086工作在最大模式時，必須連接總線控制器，如Intel8288。8288將利用以上狀態(tài)信息產(chǎn)生最大模式下的存儲器和I/O控制信號。當8086工作在最大模式時，必須連接總線控制器，如Intel（3）總線封鎖信號輸出，三態(tài)、低電平有效。當此信號為低電平有效時，系統(tǒng)中其他總線主部件不能占有總線。此信號由前綴指令LOCK使其有效，并一直保持到LOCK前綴后面的一條指令執(zhí)行完畢。另外，在8086的兩個中斷響應(yīng)脈沖之間，信號也自動變?yōu)橛行щ娖?，以防其他總線主部件在中斷響應(yīng)過程中占有總線，使一個完整的中斷響應(yīng)過程被間斷。（3）總線封鎖信號輸出，三態(tài)、低電平有（4）和總線請求/允許信號雙向。這兩個信號可供CPU以外的兩個處理器用以發(fā)出使用總線的請求信號和接收CPU對總線請求信號的應(yīng)答信號，總線請求信號和允許信號在同一引腳上傳輸，但方向相反。其中，的優(yōu)先級高于。（4）和2.48086的存儲器管理2.4.1存儲器的分段和物理地址的形成2.48086的存儲器管理2.4.1存儲器的分段8086可尋址空間為1M字節(jié)，對整個存儲器空間尋址需要20位的地址碼，而8086CPU內(nèi)的所有寄存器都是16位，只能尋址64K字節(jié)，為了能對1M字節(jié)的存儲器進行尋址，8086系統(tǒng)采用了巧妙的存儲器分段技術(shù)，即將1M字節(jié)的存儲器空間分成若干個邏輯段，每個段最長64K字節(jié)，段內(nèi)地址是連續(xù)的，仍可采用16位尋址方法。邏輯段可在整個存儲空間內(nèi)浮動，段與段之間可以是連續(xù)的，也可以是分開的或重疊的（部分重疊或完全重疊），如圖2-11所示。1.存儲器的分段8086可尋址空間為1M字節(jié)，對整個存儲器空間尋址需要20位微機原理及接口技術(shù)--8086微處理器-ppt課件2.物理地址的形成物理地址：20位絕對地址邏輯地址：段基址和段內(nèi)偏移量。物理地址＝段基地址×16+偏移地址其意思是：將段寄存器（CS，DS，SS或ES）中的內(nèi)容向左移4位（相當于乘16），然后和偏移地址相加便得出20位物理地位。物理地址的計算是在CPU的總線接口部件BIU中的地址加法器中實現(xiàn)的。2.物理地址的形成物理地址：20位絕對地址邏輯地址：段基址微機原理及接口技術(shù)--8086微處理器-ppt課件例如：某指令在代碼段中邏輯地址為：段首址CS＝1000H，段內(nèi)偏移地址IP＝5F62H，則其物理地址為CS×16+IP＝10000H+5F62H＝15F62H，如圖2-13所示。例如：某指令在代碼段中邏輯地址為：段首址CS＝1000H，段顯然，若該指令的段的基址為CS＝1200H，而IP＝3F62H，則20位的物理地址仍為15F62H。也就是說，同一個物理地址可以由不同的段地址和偏移地址組合得到。即指向同一物理地址的段地址和偏移地址不是唯一的。顯然，若該指令的段的基址為CS＝1200H，而IP＝3F623.邏輯地址的來源8086CPU在運行程序過程中，訪問存儲器的操作類型是各種各樣的，如取指令訪問存儲器，取操作數(shù)訪問存儲器等等。訪問存儲器的操作類型不同，總線接口部件BIU訪問存儲器時所使用邏輯地址的來源就不同，不同操作類型的邏輯地址的來源如表2-9所示。3.邏輯地址的來源8086CPU在運行程序過程中，訪問存儲器表2-9邏輯地址來源操作類型正常使用的（隱含）段基址可替換段地址偏移地址物理地址計算

取指令 CS 無 IP CS×16+IP 堆棧操作 SS 無 SP SS×16+SP BP間址 SS CS，DS，ES有效地址EA SS×16+EA 存取變量 DS CS，ES，SS有效地址EA DS×16+EA 源字符串 DS CS，ES，SSSI DS×16+SI 目標字符串 ES 無 DI ES×16+DI 表2-9邏輯地址來源操作類型正常使用的（隱含）段圖2-14所示為段寄存器與其他寄存器組合尋址存儲單元的示意圖。圖2-14所示為段寄存器與其他寄存器組合尋址存儲單元的示意圖2.4.2

8086系統(tǒng)中存儲器的分體結(jié)構(gòu)在8086系統(tǒng)中，將總?cè)萘繛?M字節(jié)的存儲器分為兩個存儲體，即奇地址存儲體和偶地址存儲體，各為512K字節(jié)，如圖2-15所示。2.4.28086系統(tǒng)中存儲器的分體結(jié)構(gòu)在8086系統(tǒng)中，奇地址體與系統(tǒng)數(shù)據(jù)總線的高8位（AD15～AD8）相連，偶地址體與系統(tǒng)數(shù)據(jù)總線的低8位（AD7～AD0）相連。選擇偶地址體還是奇地址體由體選信號BHE，A0（最低位地址線）決定。兩個體與系統(tǒng)數(shù)據(jù)總線間的連接如圖2-16所示。奇地址體與系統(tǒng)數(shù)據(jù)總線的高8位（AD15～AD8）相連，偶地微機原理及接口技術(shù)--8086微處理器-ppt課件表2-10和A0的代碼組合及對應(yīng)的存取操作通常，從偶地址開始的字稱為規(guī)則字，讀/寫規(guī)則字只需一個總線周期；把從奇地址開始的字稱為非規(guī)則字，讀/寫非規(guī)則字需要用二個總線周期，相對來說需要較長時間。所以，為了加快程序運行速度，編程時應(yīng)注意從偶地址開始存放字數(shù)據(jù)。表2-10和A0的代碼組合及對應(yīng)的存取操作通常

堆棧是按照“后進先出”(LastinFirstout)原則組織的一段特殊的內(nèi)存區(qū)域。

堆棧由SP自動管理，SP始終指向當前的棧頂。

堆棧主要用于中斷調(diào)用，子程序調(diào)用以及數(shù)據(jù)的暫時存儲等。

堆棧有壓入和彈出兩種操作。8086CPU的堆棧在壓棧時，由上往下生長(堆棧指針減量修改)。2.4.38086系統(tǒng)的堆棧堆棧是按照“后進先出”(LastinFirst2.5.1指令周期、總線周期和時鐘周期指令周期(InstructionCycle)：CPU執(zhí)行一條指令所需要的時間。總線周期(BusCycle)：CPU與外部電路之間進行一次數(shù)據(jù)傳送所需的時間。時鐘周期(ClockCycle)：控制CPU基本操作的時鐘，是CPU處理動作的最小時間單位，又稱T狀態(tài)。2.58086的總線操作和時序2.5.1指令周期、總線周期和時鐘周期指令周期(Ins一個指令周期由一個或若干個總線周期組成，一個總線周期至少包含4個T狀態(tài)。一個指令周期由一個或若干個總線周期組成，一個總線周期至少包含2.5.28086的典型總線周期一、典型總線周期的時序2.5.28086的典型總線周期一、典型總線周期的時序8086CPU的一個基本總線周期由4個時鐘周期（T1～T4）組成。時鐘周期T也稱為T狀態(tài)，即T1狀態(tài)、T2狀態(tài)、T3狀態(tài)和T4狀態(tài)。CPU在每個時鐘周期（狀態(tài)）內(nèi)完成若干基本操作，具體是：8086CPU的一個基本總線周期由4個時鐘周期（T1～T4）T1狀態(tài)：CPU向20位地址/狀態(tài)（A19/S6～A16/S3），地址/數(shù)據(jù)（AD15～AD0）分時復用總線上發(fā)送讀寫存儲器或I/O端口的地址。T1狀態(tài)：CPU向20位地址/狀態(tài)（A19/S6～A16/ST2狀態(tài)：CPU從總線上撤消地址，若為讀周期，則使低16位地址/數(shù)據(jù)總線（AD15～AD0）為高阻抗狀態(tài)，以便CPU有足夠的時間從輸出地址方式轉(zhuǎn)變?yōu)檩斎霐?shù)據(jù)方式。若為寫周期，則向低16位地址/數(shù)據(jù)總線（AD15～AD0）上送出寫數(shù)據(jù)，準備進行寫操作。由于輸出地址和輸出數(shù)據(jù)都是寫總線過程，CPU不必要改輸出為輸入方式，因而不需要緩沖時間。T2狀態(tài)總線的高4位（A19/S6～A16/S3）上輸出本總線周期狀態(tài)信息S6～S3。這些狀態(tài)信息用來表示中斷允許狀態(tài)、當前正在使用的段寄存器等。T2狀態(tài)：CPU從總線上撤消地址，若為讀周期，則使低16位地T3狀態(tài)：CPU在總線的高4位（A19/S6～A16/S3）繼續(xù)輸出總線周期狀態(tài)信號S6～S3。在總線的低16位（AD15～AD0）地址/數(shù)據(jù)線上繼續(xù)發(fā)送要寫的數(shù)據(jù)，或者從存儲器或I/O端口讀入數(shù)據(jù)。T4狀態(tài)：總線周期結(jié)束，命令被禁止，選中的設(shè)備在邏輯上和總線脫離。T3狀態(tài)：CPU在總線的高4位（A19/S6～A16/S3）TW等待狀態(tài)：如果被選中的存儲器或I/O設(shè)備不能及時配合CPU傳送數(shù)據(jù)，則必須通知CPU數(shù)據(jù)“未準備好”，迫使CPU在T3狀態(tài)后插入等待狀態(tài)TW?！拔礈蕚浜谩毙盘柋仨氃赥3前送給CPU。TW狀態(tài)的總線活動與T3周期的活動相同。當選