第五章 組合邏輯電路

小測(cè)驗(yàn)ECL門電路工作速度快的主要原因有哪些？Chapter5組合邏輯電路Chapter5組合邏輯電路5.1組合邏輯電路概述5.2組合邏輯電路分析與設(shè)計(jì)5.3組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)5.4中規(guī)模組合邏輯電路功能部件與應(yīng)用Chapter5組合邏輯電路熟練掌握組合邏輯電路分析方法和設(shè)計(jì)方法掌握編碼器、譯碼器、數(shù)據(jù)選擇器、加法器及數(shù)值比較器的邏輯功能及其應(yīng)用學(xué)會(huì)使用中規(guī)模組合邏輯電路器件設(shè)計(jì)組合邏輯電路掌握可編程邏輯器件功能，并利用VerilogHDL實(shí)現(xiàn)組合邏輯電路教學(xué)要求5.1組合邏輯電路概述邏輯電路分類：組合邏輯電路及時(shí)序邏輯電路輸入、輸出之間沒有反饋延遲電路電路中不含具有記憶功能的元件工作特征：在任意時(shí)刻，電路的輸出狀態(tài)僅取決于該時(shí)刻的輸入狀態(tài)，與電路的歷史狀態(tài)無(wú)關(guān)。組合邏輯電路結(jié)構(gòu)特點(diǎn)：5.2組合邏輯電路分析與設(shè)計(jì)5.2.1組合邏輯電路的分析5.2.2組合邏輯電路的設(shè)計(jì)5.2.1組合邏輯電路分析目的：根據(jù)已知組合邏輯電路，經(jīng)分析確定電路的邏輯功能。步驟：根據(jù)邏輯電路，分別寫出各輸出端邏輯表達(dá)式；化簡(jiǎn)和變換邏輯表達(dá)式；列出真值表；根據(jù)真值表或邏輯表達(dá)式進(jìn)行分析，確定邏輯功能。組合邏輯電路分析111011101001110010100000CBA100101105.2.1組合邏輯電路分析組合邏輯電路分析舉例例1分析右圖所示邏輯電路的功能

解：1.根據(jù)邏輯電路圖寫出輸出函數(shù)的邏輯表達(dá)式中間變量：2.列出真值表001111003.確定邏輯功能：輸入變量取值中有奇數(shù)個(gè)1時(shí)，輸出L為1，否則L為05.2.1組合邏輯電路分析例2試分析下圖所示組合邏輯電路的邏輯功能。解：1、根據(jù)邏輯電路寫出各輸出端的邏輯表達(dá)式，并進(jìn)行化簡(jiǎn)和變換。X=A5.2.1組合邏輯電路分析X=A2.列出真值表111011101001110010100000ZYXCBA0000111100111100010110103.確定電路邏輯功能表5.2.1.真值表對(duì)輸入的二進(jìn)制碼求反碼。最高位為符號(hào)位，0表示正數(shù)，1表示負(fù)數(shù)，正數(shù)的反碼與原碼相同；負(fù)數(shù)的數(shù)值部分是在原碼的基礎(chǔ)上逐位求反。5.2.2組合邏輯電路設(shè)計(jì)組合邏輯電路設(shè)計(jì)：根據(jù)實(shí)際邏輯問題，求出所要求邏輯功能的最簡(jiǎn)單邏輯電路。設(shè)計(jì)步驟：邏輯抽象：根據(jù)實(shí)際邏輯問題的因果關(guān)系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；根據(jù)邏輯電路功能，列出真值表；由真值表寫出邏輯表達(dá)式；簡(jiǎn)化和變換邏輯表達(dá)式，畫出邏輯圖；根據(jù)要求選用器件類型。組合邏輯電路設(shè)計(jì)作業(yè)（組合邏輯分析）5-15.2.2組合邏輯電路設(shè)計(jì)組合邏輯電路設(shè)計(jì)舉例例3某火車站有特快、直快和慢車三種類型的客運(yùn)列車進(jìn)出，試用兩輸入與非門和反相器設(shè)計(jì)一個(gè)指示列車等待進(jìn)站的邏輯電路，3個(gè)指示燈一、二、三號(hào)分別對(duì)應(yīng)特快、直快和慢車。列車的優(yōu)先級(jí)別依次為特快、直快和慢車，要求當(dāng)特快列車請(qǐng)求進(jìn)站時(shí)，無(wú)論其他兩種是否請(qǐng)求進(jìn)站，一號(hào)燈亮。當(dāng)特快沒有請(qǐng)求，直快請(qǐng)求進(jìn)站時(shí)，無(wú)論慢車是否請(qǐng)求，二號(hào)燈亮。當(dāng)特快和直快均沒有請(qǐng)求，而慢車有請(qǐng)求時(shí)，三號(hào)燈亮。

解：1.邏輯抽象輸入變量：、、分別為特快、直快和慢車進(jìn)站請(qǐng)求信號(hào)，且規(guī)定有進(jìn)站請(qǐng)求時(shí)為1，沒有請(qǐng)求時(shí)為0。輸出變量：、、分別為指示燈的狀態(tài)，且燈亮為1，燈滅為0。5.2.2組合邏輯電路設(shè)計(jì)2.根據(jù)題意列出真值表輸入輸出01111110000000000000X0XX3.根據(jù)真值表寫出各輸出邏輯表達(dá)式4.將上式變換成與非門形式表5.2.2真值表5.2.2組合邏輯電路設(shè)計(jì)5.根據(jù)輸出邏輯表達(dá)式畫出邏輯圖作業(yè)---組合邏輯電路設(shè)計(jì)5-5-(3)5.3組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)5.3.1產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因與判別方法5.3.2消除競(jìng)爭(zhēng)冒險(xiǎn)的方法5.3.1產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因判別方法1、產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因在組合電路中，當(dāng)輸入信號(hào)的狀態(tài)改變時(shí)，輸出端可能會(huì)出現(xiàn)不正常的干擾信號(hào)，使電路產(chǎn)生錯(cuò)誤的輸出，這種現(xiàn)象稱為競(jìng)爭(zhēng)冒險(xiǎn)。產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因：主要是門電路的延遲時(shí)間產(chǎn)生的。干擾信號(hào)5.3.1產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因判別方法競(jìng)爭(zhēng):當(dāng)一個(gè)邏輯門的兩個(gè)輸入端的信號(hào)同時(shí)向相反方向變化，而變化的時(shí)間有差異的現(xiàn)象。冒險(xiǎn):兩個(gè)輸入端的信號(hào)取值的變化方向是相反時(shí)，如門電路輸出端的邏輯表達(dá)式簡(jiǎn)化成兩個(gè)互補(bǔ)信號(hào)相乘或者相加，由競(jìng)爭(zhēng)而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象。5.3.2消除競(jìng)爭(zhēng)冒險(xiǎn)的方法

A

B

C

1

&

L

1.發(fā)現(xiàn)并消除互補(bǔ)相乘項(xiàng)當(dāng)時(shí)可能產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象為消除，變換邏輯表達(dá)式為：5.3.2消除競(jìng)爭(zhēng)冒險(xiǎn)的方法增加乘積項(xiàng)AB，當(dāng)A=B=1時(shí)2.增加乘積項(xiàng)以避免互補(bǔ)項(xiàng)相加

0

1

A

0

0

0

1

0

1

1

1

L

B

C

00011110

AB5.3.2消除競(jìng)爭(zhēng)冒險(xiǎn)的方法3.輸出端并聯(lián)電容器如果邏輯電路在較慢速度下工作，為了消除競(jìng)爭(zhēng)冒險(xiǎn)產(chǎn)生的干擾窄脈沖，可以在輸出端并聯(lián)一濾波電容，其容量為4~20pF之間致使輸出波形上升沿和下降沿變化比較緩慢，可對(duì)于很窄的負(fù)跳變脈沖起到平波的作用。引入選通脈沖存在的問題：對(duì)選通脈沖的寬度和產(chǎn)生時(shí)間也有嚴(yán)格的要求。對(duì)輸出可能產(chǎn)生尖峰干擾脈沖的門電路增加一個(gè)接選通信號(hào)的輸入端，只有在輸入信號(hào)轉(zhuǎn)換完成并穩(wěn)定后，才引入選通脈沖將它打開，此時(shí)才允許有輸出。在轉(zhuǎn)換過程中，沒有加選通脈沖，輸出不會(huì)出現(xiàn)尖峰干擾脈沖。作業(yè)---競(jìng)爭(zhēng)冒險(xiǎn)5-11練習(xí)題4.7設(shè)有兩個(gè)組合邏輯電路，電路的輸入信號(hào)波形如圖中的A、B、C所示，電路的輸出信號(hào)波形如圖中的Z、L所示，寫出符合如圖中所描述邏輯功能的Z、L簡(jiǎn)化邏輯表達(dá)式，并畫出這兩個(gè)組合邏輯電路。小測(cè)驗(yàn)什么是組合邏輯電路？分析組合邏輯電路的一般步驟是什么？競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象出現(xiàn)的原因是什么？練習(xí)5-7設(shè)計(jì)一個(gè)五人搶答邏輯電路。要求最先輸入者輸入有效，其他落后者一律無(wú)效。獲得最先輸入者，對(duì)應(yīng)的輸出端輸出低電平信號(hào)，其他落后者對(duì)應(yīng)的輸出高電平信號(hào)。5.4中規(guī)模組合邏輯電路功能部件與應(yīng)用5.4.1編碼器5.4.2譯碼器5.4.3數(shù)據(jù)選擇器5.4.4加法器5.4.5數(shù)值比較器5.4.1編碼器編碼器概述用一個(gè)二進(jìn)制代碼表示特定含義的過程稱為編碼。

編碼器(Encoder)：具有編碼功能的邏輯電路。編碼器的邏輯功能：能將輸入的每一個(gè)高、低電平輸入信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼輸出。

編碼器的分類：普通編碼器和優(yōu)先編碼器。編碼器定義：5.4.1編碼器普通編碼器......二進(jìn)制編碼器普通編碼器中，任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。n位二進(jìn)制代碼有種不同的組合，可以表示個(gè)輸入信號(hào)相對(duì)應(yīng)，如右圖所示。個(gè)輸入n位二進(jìn)制碼輸出5.4.1編碼器以3位二進(jìn)制編碼器為例任何時(shí)刻當(dāng)中僅有一個(gè)取值為1，輸出八種有效狀態(tài)；輸入變量為其他組合所對(duì)應(yīng)的輸出均為0，無(wú)效輸出。

8-3編碼器邏輯表達(dá)式為：表5.4.1-18-3編碼器真值表5.4.1編碼器優(yōu)先編碼器優(yōu)先編碼器對(duì)所有輸入信號(hào)設(shè)定優(yōu)先級(jí)別，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。

以4-2優(yōu)先編碼器為例010000000001111111XXXXXX輸入輸出輸入優(yōu)先級(jí)從高到低順序?yàn)椋?、、、X可為0也可為1表5.4.1-24-2優(yōu)先編碼器真值表高電平有效輸入編碼信號(hào)高電平有效5.4.1編碼器優(yōu)先編碼器允許2個(gè)以上的輸入同時(shí)為1，但只對(duì)優(yōu)先級(jí)別比較高的輸入信號(hào)進(jìn)行編碼。

010000000001111111XXXXXX輸入輸出根據(jù)真值表列出邏輯表達(dá)式：5.4.1編碼器集成電路優(yōu)先編碼器74系列：74147、741488線-3線優(yōu)先編碼器74HC1488個(gè)信號(hào)輸入端，3個(gè)二進(jìn)制碼輸出端，輸入和輸出均以高電平作為有效電平，輸入優(yōu)先級(jí)別的次序依次為，輸入使能端EI、輸出使能端EO和優(yōu)先編碼工作狀態(tài)標(biāo)志GS。

5.4.1編碼器當(dāng)EI=1時(shí)，則無(wú)論8個(gè)輸入端為何種狀態(tài)，輸出端A2~A0均為高電平，且GS和EO也均為高電平，編碼器處于非工作狀態(tài)。當(dāng)EI=0，電路工作，輸入I0~I7為低電平有效；輸出A2~A0為對(duì)應(yīng)輸入I0~I7的編碼，同時(shí)GS=0，EO=1；優(yōu)先級(jí)I7~I0。

74HC148真值表5.4.1編碼器例3利用兩片74HC148組成16線-4線優(yōu)先編碼器，如下邏輯圖，分析其工作原理。

5.4.1編碼器當(dāng)EI2=1時(shí)，則EO2=1，即EI1=GS=1；輸出ABCD=1111，無(wú)編碼輸出；1111111111111111禁止禁止5.4.1編碼器111若無(wú)有效電平輸入若無(wú)有效電平輸入允許允許當(dāng)EI2=0，EO2=0、兩芯片允許編碼；若無(wú)有效電平輸入，輸出L3L2L1L0=1111，GS2=GS1=1，無(wú)編碼輸出。0110111111115.4.1編碼器111若無(wú)有效電平輸入若有有效電平輸入允許允許0100000~111010001111若芯片(I)有有效電平輸入，輸出取決于低位片；輸出L3恒為1，L2L1L0=000~111。5.4.1編碼器允許禁止1010000001110若有有效電平輸入000111111若芯片(II)有有效電平輸入，GS2=0、EO2=1，高位片允許工作，低位片禁止工作；輸出取決于高位片，L3恒為0，L2L1L0=000~111

。作業(yè)5-14小測(cè)驗(yàn)優(yōu)先編碼器與普通編碼器相比，優(yōu)點(diǎn)是什么？集成3位二進(jìn)制優(yōu)先編碼器74LS148(348)的真值表5.4.2譯碼器譯碼：編碼的逆過程，它能將二進(jìn)制碼翻譯成代表某一特定含義的信號(hào)。

唯一地址譯碼器：將一系列代碼轉(zhuǎn)換成與之一一對(duì)應(yīng)的有效信號(hào)。

譯碼器：具有譯碼功能的邏輯電路。譯碼器的分類：代碼變換器：將一種代碼轉(zhuǎn)換成另一種代碼。

常用的唯一地址譯碼器二進(jìn)制譯碼器二-十進(jìn)制譯碼器顯示譯碼器譯碼器概念與分類5.4.2譯碼器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸

入功能表2線-4線譯碼器的邏輯電路(分析）5.4.2譯碼器

使能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，只有一個(gè)輸出端為有效電平，其余輸出端則為相反電平。輸出信號(hào)可以是高電平有效，也可以是低電平有效。......二進(jìn)制譯碼器n個(gè)輸入端使能輸入端EI

2n個(gè)輸出端5.4.2譯碼器二進(jìn)制譯碼器

74HC139集成譯碼器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸入功能表5.4.2譯碼器74HC138(74LS138)集成譯碼器邏輯圖引腳圖5.4.2譯碼器輸入信號(hào)：輸出信號(hào)：輸出低電平有效使能輸入：使能端也被稱為“片選”輸入端，利用片選將多片連接起來(lái)以擴(kuò)展譯碼器的功能。當(dāng)使能輸入端為有效電平時(shí)，根據(jù)不同輸入信號(hào)對(duì)應(yīng)有效輸出。表5.4.2-174HC138譯碼器功能表5.4.2譯碼器譯碼器工作狀態(tài)下，即時(shí)有各輸出表達(dá)式為：是、、這三個(gè)變量的全部最小項(xiàng)的譯碼輸出。5.4.2譯碼器例已知下圖所示電路的輸入信號(hào)的波形試畫出譯碼器輸出的波形。5.4.2譯碼器用74X139和74X138構(gòu)成5線-32線譯碼器2.譯碼器的擴(kuò)展思路：（1）將各片的低3位輸入并聯(lián)；（2）用高2位輸入控制不同片子的使能端；5.4.2譯碼器CBA5VEY0′Y1′Y2′Y3′Y4′Y5′Y6′Y7′當(dāng)E3=1，S2=S3=0時(shí);3.用譯碼器實(shí)現(xiàn)邏輯函數(shù)。...3線-8線譯碼器的輸出Y0~Y7含三變量函數(shù)的全部最小項(xiàng)。基于這一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)。5.4.2譯碼器例4用一片74HC138實(shí)現(xiàn)函數(shù)解：1.將函數(shù)式變換為最小項(xiàng)之和的形式

2.輸入變量A、B、C分別接入且將使能端接有效電平3.由于74HC138是低電平有效輸出，所以將最小項(xiàng)變換為反函數(shù)的形式CBA5V

&L5.4.2譯碼器二-十進(jìn)制譯碼器

二-十進(jìn)制譯碼器74HC42的邏輯功能是：將輸入BCD碼的10個(gè)代碼，對(duì)應(yīng)0~9的十進(jìn)制數(shù)，由4位二進(jìn)制數(shù)0000~1001表示，即譯成10個(gè)高、低電平輸出信號(hào)。

當(dāng)輸入超過8421BCD碼的范圍（1010~1111）輸出均為高電平，沒有有效譯碼輸出。BCD碼輸入輸出作業(yè)5-15（編譯碼器）5-16（譯碼芯片）5.4.2譯碼器

顯示譯碼器5.4.2譯碼器七段顯示譯碼器最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。共陽(yáng)極顯示器共陰極顯示器abcdfge顯示器分段布局圖每字段是一只發(fā)光二極管5.4.2譯碼器共陰極顯示器gedabcfabcdefg11111001100001101101....5.4.2譯碼器顯示譯碼器A0A1A2A3YaYbYcYdYeYfYgaebcfgd輸入輸出字形表5.4.2-2顯示譯碼器功能表5.4.2譯碼器常用的集成七段顯示譯碼器----------CMOS七段顯示譯碼器74HC4511

5.4.2譯碼器LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進(jìn)制或功能D3D2D1D0BLLECMOS七段顯示譯碼器74HC4511功能表**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測(cè)試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba字形輸出輸入十進(jìn)制或功能BLLED3D2D1D05.4.2譯碼器CMOS七段顯示譯碼器74HC4511功能表(續(xù))小測(cè)驗(yàn)1、七段碼譯碼顯示器有幾種，分別是什么？2、如何判斷集成芯片使能端的有效電平？5.4.2譯碼器例由74HC4511構(gòu)成24小時(shí)及分鐘的譯碼電路如圖所示，試分析小時(shí)高位是否具有零熄滅功能。5.4.2譯碼器譯碼器電路應(yīng)用用74HC138組成數(shù)據(jù)分配器數(shù)據(jù)分配器示意圖數(shù)據(jù)分配器：相當(dāng)于多輸出單刀多擲開關(guān)，是一種能將從數(shù)據(jù)分時(shí)送到多個(gè)不同通道上去的邏輯電路。5.4.2譯碼器010+5V

D

數(shù)據(jù)輸入

通道選擇信號(hào)

Y0

Y1

Y7

用74HC138譯碼器實(shí)現(xiàn)數(shù)據(jù)分配器當(dāng)=1，=010時(shí)，可得輸出的邏輯表達(dá)式：5.4.2譯碼器作為數(shù)據(jù)輸入端，作為地址通道選擇輸入，可以把1個(gè)數(shù)據(jù)信號(hào)分配到8個(gè)不同的通道上去。輸入輸出S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數(shù)據(jù)分配器時(shí)的功能表

作業(yè)：譯碼顯示器5-175.4.3數(shù)據(jù)選擇器數(shù)據(jù)選擇器定義與功能數(shù)據(jù)選擇器：能實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用相當(dāng)于多個(gè)輸入的單刀多擲開關(guān)，又稱“多路開關(guān)”。數(shù)據(jù)選擇的功能：在通道選擇信號(hào)的作用下，將多個(gè)通道的數(shù)據(jù)分時(shí)傳送到公共的數(shù)據(jù)通道上去的。5.4.3數(shù)據(jù)選擇器4選1數(shù)據(jù)選擇器地址端0××1YS0S1E地址使能輸出輸

入功能表0 0 0 I00 0 1 I10 1 0 I20 1 1 I35.4.3數(shù)據(jù)選擇器集成電路數(shù)據(jù)選擇器8選1數(shù)據(jù)選擇器74HC151功能表輸出的表達(dá)式為：74HC151功能框圖輸入輸出使能E選擇S2S1S0YYHLLLLLLLLXXXLLLLLHLHLLHHHLLHLHHHLHHHLD0D1D2D3D4D5D6D7HD0D1D2D3D4D5D6D75.4.3數(shù)據(jù)選擇器數(shù)據(jù)選擇器應(yīng)用數(shù)據(jù)選擇器的擴(kuò)展位擴(kuò)展：2位8選1數(shù)據(jù)選擇器用兩片74151組成二位八選一的數(shù)據(jù)選擇器。5.4.3數(shù)據(jù)選擇器數(shù)據(jù)選擇器的使能端作為地址選擇輸入，經(jīng)一反相器與另一數(shù)據(jù)選擇器的使能端連接。原則：（1）將低位地址端并聯(lián)；（2）用高位地址控制使能端將兩片74HC151連接成一個(gè)16選1的數(shù)據(jù)選擇器，字?jǐn)U展：5.4.3數(shù)據(jù)選擇器數(shù)據(jù)選擇器組成邏輯函數(shù)產(chǎn)生器8選1數(shù)據(jù)選擇器74HC151當(dāng)=0時(shí)，輸出邏輯表達(dá)式為：數(shù)據(jù)輸入作為控制信號(hào)，當(dāng)=1時(shí)，其對(duì)應(yīng)的最小項(xiàng)在表達(dá)式中出現(xiàn)，當(dāng)=0時(shí)，對(duì)應(yīng)的最小項(xiàng)就不出現(xiàn)。

將函數(shù)變換成最小項(xiàng)表達(dá)式，并函數(shù)的變量作為接入地址輸入端；控制Di，就可得到不同的邏輯函數(shù)。5.4.3數(shù)據(jù)選擇器例試用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)解：將所給的函數(shù)式變換成最小項(xiàng)表達(dá)式寫成如下形式顯然，都應(yīng)該等于1，而數(shù)據(jù)輸入端都應(yīng)該等于0。5.4.3數(shù)據(jù)選擇器總結(jié):利用8選1數(shù)據(jù)選擇器組成函數(shù)產(chǎn)生器的一般步驟如下：a、將函數(shù)變換成最小項(xiàng)表達(dá)式b、使器件處于使能狀態(tài)c、地址信號(hào)S2、S1、S0作為函數(shù)的輸入變量d、處理數(shù)據(jù)輸入D0~D7信號(hào)電平。邏輯表達(dá)式中有mi,則相應(yīng)Di=1，其他的數(shù)據(jù)輸入端均為0。5.4.3數(shù)據(jù)選擇器實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換并行8位數(shù)據(jù)01001101輸入數(shù)據(jù)輸入端，輸出數(shù)據(jù)為0-1-0-0-1-1-0-1，串行數(shù)據(jù)。作業(yè)：數(shù)據(jù)選擇器5-235.4.4加法器半加器和全加器在兩個(gè)1位二進(jìn)制數(shù)相加時(shí)，不考慮低位來(lái)的進(jìn)位的相加---半加在兩個(gè)二進(jìn)制數(shù)相加時(shí)，考慮低位進(jìn)位的相加---全加輸入輸出ABSCO表5.4.3-2半加器真值表進(jìn)位半加器邏輯表達(dá)式：5.4.4加法器AB邏輯圖半加器全加器：進(jìn)行加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位信號(hào)相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號(hào)。5.4.4加法器低位進(jìn)位向高位進(jìn)位數(shù)表5.4.3-3全加器真值表5.4.4加法器全加器邏輯電路圖：由兩個(gè)半加器與或門實(shí)現(xiàn)思考：

能用74151\74138設(shè)計(jì)全加器嗎?5.4.4加法器1110100110010100全加器真值表111011101001110010100000CSCBAABC有奇數(shù)個(gè)1時(shí)S為1；ABC有偶數(shù)個(gè)1和全為0時(shí)S為0。-----用全加器組成三位二進(jìn)制代碼奇偶校驗(yàn)器用全加器組成八位二進(jìn)制代碼奇偶校驗(yàn)器，電路應(yīng)如何連接？加法器的應(yīng)用5.4.4加法器多位加法器多位數(shù)相加，采用并行相加串行進(jìn)位；相加的每一位都是帶進(jìn)位相加的，利用全加器實(shí)現(xiàn)。實(shí)現(xiàn)2個(gè)4位二進(jìn)制和相加5.4.4加法器依次將低位全加器的進(jìn)位輸出端CO接到高位全加器的進(jìn)位輸入端CI，任意1位的加法運(yùn)算必須在低1位的運(yùn)算完成之后才能進(jìn)行，這種進(jìn)位方式構(gòu)成的多位加法器，稱為串行進(jìn)位加法器。

優(yōu)點(diǎn)：電路結(jié)構(gòu)簡(jiǎn)單缺點(diǎn)：運(yùn)算速度慢，傳輸延遲時(shí)間長(zhǎng)5.4.4加法器超前進(jìn)位加法器通過邏輯電路事先得出每一位全加器的進(jìn)位輸入信號(hào)，無(wú)需從最低位開始向高位逐位傳遞進(jìn)位信號(hào)，有效地提高運(yùn)算速度；采用這種結(jié)構(gòu)形式的加法器稱為超前進(jìn)位加法器，也稱為快速進(jìn)位加法器。全加器的和和進(jìn)位的邏輯表達(dá)式:定義兩中間變量和:2、并行進(jìn)位加法器（超前進(jìn)位加法器）進(jìn)位生成項(xiàng)進(jìn)位傳遞條件進(jìn)位表達(dá)式和表達(dá)式4位超前進(jìn)位加法器遞推公式超前進(jìn)位發(fā)生器5.4.4加法器超前進(jìn)位集成4位加法器74HC28374HC283邏輯框圖74HC283引腳圖5.4.4加法器超前進(jìn)位加法器74HC283的應(yīng)用用兩片74HC283構(gòu)成一個(gè)8位二進(jìn)制數(shù)加法器。在片內(nèi)是超前進(jìn)位，而片與片之間是串行進(jìn)位。5.4.4加法器例.用74283構(gòu)成將8421BCD碼轉(zhuǎn)換為余3碼的碼制轉(zhuǎn)換電路。8421碼輸入余3碼輸出11008421碼余3碼000000010010001101000101

+0011+0011+0011CO作業(yè)：加法器5-27小測(cè)驗(yàn)超前進(jìn)位加法器和串行進(jìn)位加法器的區(qū)別是什么？5.4.5數(shù)值比較器數(shù)值比較器：對(duì)兩個(gè)1位數(shù)字進(jìn)行比較（A、B），以判斷其大小的邏輯電路。1位數(shù)值比較器輸入：兩個(gè)1位二進(jìn)制數(shù)A、B輸出：=1，表示A大于B=1，表示A小于B=1，表示A等于B邏輯表達(dá)式：5.4.5數(shù)值比較器1位數(shù)值比較器邏輯表達(dá)式：輸入輸出AB000110110010