電工電子技術(shù)課程觸發(fā)器和時序邏輯電路

觸發(fā)器和時序邏輯電路2021.2教學根本要求掌握R—S觸發(fā)器、J—K觸發(fā)器、D觸發(fā)器的邏輯功能。理解存放和移位存放器的工作原理理解二進制計數(shù)器、二—十進制計數(shù)器的工作原理。了解集成定時器的工作原理。了解用集成定時器組成的單穩(wěn)觸發(fā)器、多諧振蕩器的工作原理一般了解可編程邏輯陣列本章講授學時6學時，課外學時18學時主要內(nèi)容

雙穩(wěn)態(tài)觸發(fā)器時序邏輯電路集成555定時器可編程邏輯器件本章小結(jié)雙穩(wěn)態(tài)觸發(fā)器概述根本R-S觸發(fā)器同步R-S觸發(fā)器J-K觸發(fā)器D觸發(fā)器T觸發(fā)器和T’觸發(fā)器觸發(fā)器邏輯功能的轉(zhuǎn)換概述〔1〕什么是雙穩(wěn)態(tài)觸發(fā)器？雙穩(wěn)態(tài)觸發(fā)器是具有兩個穩(wěn)定狀態(tài)(1狀態(tài)和0狀態(tài))的電路。在外加輸入信號的作用下，該電路可以由一種穩(wěn)定狀態(tài)翻轉(zhuǎn)〔轉(zhuǎn)換〕為另一種穩(wěn)定狀態(tài);當外加輸入信號消失后，電路能保持翻轉(zhuǎn)后的狀態(tài)不變;稱為雙穩(wěn)態(tài)觸發(fā)器，簡稱觸發(fā)器。概述〔2〕雙穩(wěn)態(tài)觸發(fā)器的類型根本R-S觸發(fā)器同步R-S觸發(fā)器J-K觸發(fā)器D觸發(fā)器T觸發(fā)器和T’觸發(fā)器根本R-S觸發(fā)器(1)根本RS觸發(fā)器由兩個與非門組成。兩個與非門各有一個輸出端和輸入端交叉連接，形成反響.——輸入端——輸出端根本R-S觸發(fā)器(2)*輸入端〔此時輸出端可能Q=1，也可能Q=0〕此后即使輸入全變?yōu)?，輸出也不改變*輸入端此后即使輸入全變?yōu)?，輸出也不改變〔此時輸出端可能Q=1，也可能Q=0〕*輸出端*輸出端10110110010101010111根本R-S觸發(fā)器(3)*輸入端結(jié)果保持不變此時輸出端如果保持11011010此時輸出端如果01根本R-S觸發(fā)器(4)*輸入端這時，如果兩個輸入端同時變?yōu)?即此時與門A、B均有一個輸入端為0，故。它們均關(guān)閉，輸出兩個與門都將由關(guān)閉轉(zhuǎn)為開通,并使輸出由1向0轉(zhuǎn)換，如果A門的速度快，那么Q=1，反之，那么Q=0。觸發(fā)器的輸出狀態(tài)不確定。所以的輸入狀態(tài)是不允許的，使用時，必須注意避免不定保持根本R-S觸發(fā)器(5)邏輯狀態(tài)表不定保持根本R-S觸發(fā)器(6)〔1〕觸發(fā)器的狀態(tài)：——觸發(fā)器的輸出有兩個穩(wěn)定狀態(tài)——觸發(fā)器處于1狀態(tài)。——觸發(fā)器處于0狀態(tài)。〔2〕觸發(fā)器的置位：——置0——置1根本R-S觸發(fā)器(7)〔3〕觸發(fā)器的記憶〔4〕觸發(fā)器的翻轉(zhuǎn)條件用狀態(tài)表表示輸入和輸出間的邏輯關(guān)系時，必須考慮觸發(fā)器原來的輸出狀態(tài)。由這樣得出的狀態(tài)表稱為邏輯狀態(tài)轉(zhuǎn)換表。表中用Qn表示原來的輸出狀態(tài)，稱為原態(tài)，用Qn+1表示觸發(fā)器的下一個輸出狀態(tài)，稱為次態(tài)。觸發(fā)器在外加輸入信號的作用下，輸出狀態(tài)發(fā)生變化。此后，假設(shè)輸入信號除去，觸發(fā)器能保持翻轉(zhuǎn)后的狀態(tài)不變。根本R-S觸發(fā)器(8)基本RS觸發(fā)器的狀態(tài)表不定100不定000111100111110101001010001不定0011110001狀態(tài)簡表RS觸發(fā)器也可由或非門組成，除非特別指出，本書都采用與非門構(gòu)成同步R-S觸發(fā)器(1)根本RS觸發(fā)器的缺點：輸入端的信號一旦發(fā)生變化，輸出隨之發(fā)生變化，而無法在時間上加以控制。同步R-S觸發(fā)器(1)把兩個起控制作用的與非門C和D按圖示方式與根本RS觸發(fā)器相連，構(gòu)成同步RS觸發(fā)器。同步RS觸發(fā)器R、S——數(shù)據(jù)輸入端CP——時鐘脈沖輸入端同步R-S觸發(fā)器(2)同步RS觸發(fā)器同步RS觸發(fā)器所謂同步，就是指觸發(fā)器狀態(tài)的改變只發(fā)生在時鐘脈沖CP出現(xiàn)的時刻，即數(shù)字系統(tǒng)中的各個觸發(fā)器受同一個時鐘脈沖的控制而步調(diào)一致的工作。同步R-S觸發(fā)器(3)同步RS觸發(fā)器——直接置0輸入端——直接置1輸入端不受時鐘脈沖的同步控制，所以也稱為異步輸入端。在不需要對觸發(fā)器直接置0或置1時，應(yīng)使它們處于高電位。同步R-S觸發(fā)器(4)同步RS觸發(fā)器設(shè)：觸發(fā)器的初始狀態(tài)為：CP=0時觸發(fā)器保持原態(tài)0111CP=1時000011110011001101010101CPQn

R

S

Qn+111111111010×110××××Qn0同步R-S觸發(fā)器(5)同步RS觸發(fā)器SnRnQn+110101000Qn11不定邏輯狀態(tài)表為:同步R-S觸發(fā)器(6)邏輯關(guān)系表達式:如果在時鐘脈沖的上升沿時，R=S=1，將會使C、D門同時輸出0，導致上面的根本RS觸發(fā)器出現(xiàn)RDSD同時為0的情況，這時，觸發(fā)器的輸出狀態(tài)將為不定。所以，使用時，不允許出現(xiàn)R=S=1的情況。同步R-S觸發(fā)器(7)同步R-S觸發(fā)器存在的問題——空翻現(xiàn)象觸發(fā)器的主要用途之一就是計數(shù)，處于計數(shù)狀態(tài)的觸發(fā)器，每來一個計數(shù)脈沖，其狀態(tài)就應(yīng)該改變一次。工作情況分析設(shè)每個與非門的平均傳輸延遲時間為tpd。且設(shè)觸發(fā)器的現(xiàn)在狀態(tài)為0狀態(tài)（即：Q=0，Q=1），經(jīng)技術(shù)鑒定，當CP=1時，經(jīng)2tpd以后，Q由0變成1，再經(jīng)過1tpd以后，Q由1變成0。即Qn+1=1。也就是說，要同步RS出發(fā)器能可靠的翻轉(zhuǎn)，時鐘脈沖的寬度必須大于3tpd。同步R-S觸發(fā)器(8)但是，當CP脈沖的寬度大于3tpd后，再經(jīng)過3tpd觸發(fā)器又會翻轉(zhuǎn)回到原來的0狀態(tài)。顯然，當CP脈沖的持續(xù)時間較長，觸發(fā)器就會不停的屢次翻轉(zhuǎn)，達不到計數(shù)的目的，這就是所謂的“空翻〞現(xiàn)象。改進措施形成主從結(jié)構(gòu)和邊沿觸發(fā)結(jié)構(gòu)的觸發(fā)器，以提高電路的抗干擾能力和克服空翻的產(chǎn)生。J-K觸發(fā)器(1)JK觸發(fā)器由兩個根本R-S組成，兩個觸發(fā)器的時鐘脈沖通過一個非門聯(lián)系起來。工作時，時鐘脈沖的上升沿先使下面的觸發(fā)器〔主觸發(fā)器〕翻轉(zhuǎn)，而后其下降沿使上面的觸發(fā)器〔從觸發(fā)器〕翻轉(zhuǎn)，這種工作方式的觸發(fā)器稱為主從型結(jié)構(gòu)JK觸發(fā)器。邏輯符號J-K觸發(fā)器(2)CP=1時，從觸發(fā)器的輸出不變；

主觸發(fā)器的輸出取決于S和R的取值：J-K觸發(fā)器(3)當CP從“1〞變?yōu)椤?〞時：主觸發(fā)器的狀態(tài)不變；主觸發(fā)器的輸出信號送到從觸發(fā)器，使從觸發(fā)器的輸出與主觸發(fā)器相同。J-K觸發(fā)器(4)設(shè)在CP脈沖到來之前*當J=1，K=1時：因為CP脈沖到來后，即CP=1時，主觸發(fā)器的S=1，R=0故，主觸發(fā)器翻轉(zhuǎn)為1狀態(tài)。當CP脈沖由“1〞變?yōu)椤?〞時，從觸發(fā)器也翻轉(zhuǎn)為1狀態(tài)。J-K觸發(fā)器(5)設(shè)觸發(fā)器的初始狀態(tài)為“1〞態(tài)*當J=1，K=1時：因為CP脈沖到來后，即CP=1時，主觸發(fā)器的S=0，R=1故，主觸發(fā)器翻轉(zhuǎn)為0狀態(tài)。當CP脈沖由“1〞變?yōu)椤?〞時，從觸發(fā)器也翻轉(zhuǎn)為1狀態(tài)。J=K=1，來一個脈沖，觸發(fā)器狀態(tài)翻轉(zhuǎn)一次，具有計數(shù)的功能。J-K觸發(fā)器(6)設(shè)觸發(fā)器的初始狀態(tài)為“0〞態(tài)*當J=0，K=0時：因為在CP脈沖到來時，主觸發(fā)器的狀態(tài)不變，故在CP的下降沿到來時，從觸發(fā)器也保持不變。反之亦然。在J=K=0時，時鐘脈沖過后，觸發(fā)器保持原來狀態(tài)不變。J-K觸發(fā)器(7)設(shè)觸發(fā)器的初始狀態(tài)為“0〞態(tài)*當J=1，K=0時：因為主觸發(fā)器輸出為1，時鐘脈沖過后，從觸發(fā)器輸出為1。設(shè)觸發(fā)器的初始狀態(tài)為“1〞態(tài)因為主觸發(fā)器和從觸發(fā)器保持1在J=1，K=0時，時鐘脈沖過后，觸發(fā)器置1。J-K觸發(fā)器(8)設(shè)觸發(fā)器的初始狀態(tài)為“0〞態(tài)*當J=0，K=1時：因為主觸發(fā)器和從觸發(fā)器輸出為0。設(shè)觸發(fā)器的初始狀態(tài)為“1〞態(tài)因為主觸發(fā)器輸出為0，從觸發(fā)器也輸出0

在J=0，K=1時，時鐘脈沖過后，觸發(fā)器置0。J-K觸發(fā)器(9)主從觸發(fā)器是在CP=1時，將輸入信號暫存在主觸發(fā)器中；到CP脈沖的下降沿到來時，從觸發(fā)器動作。它具有在時鐘脈沖的后沿翻轉(zhuǎn)的特點。我們稱其為后沿觸發(fā)，并在邏輯符號中用小圓圈表示。J-K觸發(fā)器(10)11101010Qn00Qn+1KnJnJK觸發(fā)器的邏輯關(guān)系為：J-K觸發(fā)器(11)11101010Qn00Qn+1KnJnJK觸發(fā)器的CP和JK的波形如圖，劃出輸出Q的波形。D觸發(fā)器〔1〕如果在同步RS觸發(fā)器中將與非門D的輸入端和與非門C的輸出端c相連，那么在同步RS觸發(fā)器中也能防止出現(xiàn)S=R=1的情況。這時，我們把與非門C的輸入端稱為D，并稱該觸發(fā)器為同步D觸發(fā)器。D觸發(fā)器〔2〕當CP脈沖未出現(xiàn)時，輸出c=d=1。當時鐘脈沖上升沿出現(xiàn)時CP=1，如果D=1，那么c=0，d=1。觸發(fā)器的輸出為：如果D=0，那么c=1，d=0。觸發(fā)器的輸出為：D觸發(fā)器〔3〕可見：不管輸入端D的狀態(tài)如何，時鐘脈沖的上升沿出現(xiàn)后，觸發(fā)器輸出端的狀態(tài)總是和輸入端D的狀態(tài)相同。邏輯狀態(tài)表為：DnQn+10011D觸發(fā)器〔4〕DnQn+10011在同步D觸發(fā)器中，如果在CP保持高電平期間，D的狀態(tài)發(fā)生變化，那么輸出也將發(fā)生變化，但在實際應(yīng)用中，往往要求在一個CP脈沖期間，觸發(fā)器狀態(tài)只能翻轉(zhuǎn)一次。為此，通常將D觸發(fā)器改為維持阻塞型結(jié)構(gòu)，稱為維持阻塞D觸發(fā)器。D觸發(fā)器〔5〕DnQn+10011維持阻塞D觸發(fā)器的特點:對應(yīng)每一個時鐘脈沖，維持阻塞D觸發(fā)器的輸出狀態(tài)，只在時鐘脈沖的上升沿出現(xiàn)時變化一次。維持阻塞D觸發(fā)器的邏輯關(guān)系為：Qn+1=DnD觸發(fā)器〔6〕DnQn+10011CP脈沖和D輸入的波形如下，試畫出輸出Q的波形。T觸發(fā)器和T’觸發(fā)器(1)如果把JK觸發(fā)器的JK端接在一起，就構(gòu)成所謂的T觸發(fā)器。T觸發(fā)器得邏輯狀態(tài)表如下：1Qn0Qn+1Tn〔后沿翻轉(zhuǎn)〕

可見，當T=1時，只要有時鐘脈沖的下降沿，觸發(fā)器就翻轉(zhuǎn)，所以，有時也把工作在T=1狀態(tài)的觸發(fā)器稱為T’觸發(fā)器。觸發(fā)器邏輯的轉(zhuǎn)換(1)1.將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器D觸發(fā)器的邏輯關(guān)系為〔后沿翻轉(zhuǎn)〕JnKnDnQn+101001011轉(zhuǎn)換狀態(tài)表T觸發(fā)器和T’觸發(fā)器(3)2.將D觸發(fā)器轉(zhuǎn)換為T’觸發(fā)器如果將維持阻塞D觸發(fā)器的D端和相連，就構(gòu)成T’觸發(fā)器，它的邏輯功能是每來一個脈沖就翻轉(zhuǎn)一次。具有計數(shù)的功能。時序邏輯電路時序邏輯電路概述計數(shù)器存放器時序邏輯電路的特點任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且還和電路原來的輸出狀態(tài)有關(guān)。

具備這種邏輯功能特點的電路，叫做時序邏輯電路，簡稱時序電路。1.通常時序電路由組合電路和存儲電路兩局部組成。因時序電路必然具有記憶功能，所以存儲電路必不可少。而觸發(fā)器是構(gòu)成存儲電路的根本單元。2.存儲電路的輸出必然反響到到組合邏輯電路的輸入端，與輸入信號一起，共同決定組合邏輯電路的輸出。時序邏輯電路的組成時序邏輯電路的結(jié)構(gòu)框圖組合邏輯電路x1y1z1q1存儲電路…………xiyjzkql用輸入信號和電路狀態(tài)〔狀態(tài)變量〕的邏輯函數(shù)來描述時序電路邏輯功能的方法叫時序機。以向量函數(shù)表示，那么Y=F[X，Q]Z=G[X，Q]Qn+1=H[Z，Qn]輸出方程驅(qū)動方程或激勵方程狀態(tài)方程時序邏輯電路的分析1.從給定的邏輯圖中，分析每個觸發(fā)器的工作狀態(tài)和翻轉(zhuǎn)條件。2.分析電路的每一個狀態(tài)方程，列出狀態(tài)表。3.根據(jù)時序邏輯電路的狀態(tài)表寫出電路的邏輯函數(shù)，從而分析電路的邏輯關(guān)系。已知時序電路找出邏輯功能分析時序邏輯電路的分析根據(jù)時鐘脈沖是否同時加到所有觸發(fā)器電路,有同步時序電路和異步時序電路之分分析同步時序電路的一般步驟：從給定的邏輯圖寫出每個觸發(fā)器的驅(qū)動方程〔存儲電路中每個觸發(fā)器輸入信號的邏輯函數(shù)式〕。把所得的驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，得出每個觸發(fā)器的狀態(tài)方程，從而得到由這些狀態(tài)方程組成的整個時序電路的狀態(tài)方程組。根據(jù)邏輯圖寫出電路的輸出方程。時序邏輯電路的分析異步時序電路分析在異步時序電路中，所有的觸發(fā)器并非共用同一個時鐘信號，所以每次電路狀態(tài)發(fā)生轉(zhuǎn)換時，并不是所有觸發(fā)器都有時鐘信號。因此分析時首先要找出哪些觸發(fā)器有時鐘信號，哪些沒有時鐘。有時鐘作用的觸發(fā)器才可以按特性方程計算次態(tài)，而無時鐘作用的觸發(fā)器那么保持原狀態(tài)不變。時序邏輯電路的分析例1：時序電路見以下圖。寫出它的驅(qū)動方程、狀態(tài)方程和輸出方程，分析其邏輯功能。FF1～FF3為主從JK觸發(fā)器、下降沿動作。輸入端懸空時等同邏輯1.1J1KC11J1KC11J1KC1CP1&Y&&FF1FF2FF3驅(qū)動方程輸出方程代入JK觸發(fā)器的特性方程狀態(tài)方程時序邏輯電路的簡單分析例2：JK觸發(fā)器連接如圖。A、B信號波形，求輸出端Q的波形。設(shè)Q初態(tài)為0。＝1A1JC1CP>1KB1234tOtOtOtO5t1t2t3t4t5代入JK觸發(fā)器特性方程，得：若原Q=0，則CP作用后Qn+1=；若原Q=1，則CP作用后Qn+1=。

解：計數(shù)器概述二進制計數(shù)器十進制計數(shù)器計數(shù)器(1)觸發(fā)器的用途之一也就是組成各種類型的計數(shù)器計數(shù)器是電子計算機和數(shù)字邏輯系統(tǒng)中的根本部件之一，它能累計輸入的脈沖數(shù)目，以進行求和或作為判斷的依據(jù)。計數(shù)器(1)計數(shù)器分類按計數(shù)數(shù)值變化分：按進制〔計數(shù)器的模數(shù)〕分:按計數(shù)器各觸發(fā)器狀態(tài)變化先后次序分:加法計數(shù)器減法計數(shù)器可逆計數(shù)器二進制、十進制、十六進制計數(shù)器等.同步計數(shù)器、異步計數(shù)器。計數(shù)器(3)四位二進制計數(shù)器需要四個觸發(fā)器四位二進制數(shù)的加法計數(shù)規(guī)那么——每來一個脈沖，最低位觸發(fā)器翻轉(zhuǎn)一次二進制數(shù)Q3Q2Q1Q0計數(shù)脈沖十進制數(shù)0000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000計數(shù)器(4)四位二進制計數(shù)器四位異步二進制加法計數(shù)器二進制數(shù)Q3Q2Q1Q0計數(shù)脈沖十進制數(shù)0000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000QQ一JK△CQQ一JK△C計數(shù)脈沖清零Q3Q2Q1Q0四位異步二進制加法計數(shù)器〔J、K端懸空，相當于“1〞〕QQ一JK△CQQ一JK△C計數(shù)器(5)四位二進制計數(shù)器電路特點每個觸發(fā)器的JK端懸空，相當于J=1，K=1的狀態(tài)。具有計數(shù)功能。高位觸發(fā)器是在低位觸發(fā)器由1變?yōu)?時翻轉(zhuǎn)〔下降沿觸發(fā)〕每個觸發(fā)器的CP脈沖由低位的Q端提供，從而保證在脈沖的下降沿翻轉(zhuǎn)如采用上升沿觸發(fā)的J-K觸發(fā)器，那么把低位的Q端接至高位的脈沖信號輸入端，作為進位信號。計數(shù)器(6)工作波形圖12345678910111213141516CQ0Q1Q2Q3〔二分頻〕〔四分頻〕〔八分頻〕〔十六分頻〕0101000100100011010001100111100010011010101111001101111011110000由于每來一個計數(shù)脈沖，計數(shù)器的值加1，所以，稱為加法計數(shù)器。觸發(fā)器輸出狀態(tài)變化有先有后，是異步的，所以稱為異步計數(shù)器。計數(shù)器(7)四位同步二進制加法計數(shù)器說明：J、K輸入端自帶與門QQ一JK△CQQ一JK△CQQ一JK△CQQ一JK△C計數(shù)脈沖清零Q3Q2Q1Q0四位同步二進制加法計數(shù)器RD二進制數(shù)Q3Q2Q1Q0計數(shù)脈沖十進制數(shù)0000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000對于主從型J-K觸發(fā)器：翻轉(zhuǎn)的條件是J=K=1。對于第四位觸發(fā)器來說只有當前三位均為“1〞時才翻轉(zhuǎn)，故特別說明：J=K便由J-K觸發(fā)器轉(zhuǎn)換成了T觸發(fā)器！如果由T觸發(fā)器〔附以門電路〕構(gòu)成同步n位加法計數(shù)器，那么第i(1≤i≤n〕位翻轉(zhuǎn)的條件是：只有比第i位低的所有位的狀態(tài)都為“1〞時，第i位才翻轉(zhuǎn)，即QQ一JK△CQQ一JK△CQQ一JK△CQQ一JK△C計數(shù)脈沖清零Q3Q2Q1Q0四位同步二進制加法計數(shù)器RD計數(shù)器(8)計數(shù)器(9)例題：分析如圖電路的邏輯功能，說明其用途。(設(shè)初態(tài)為“000〞)“計數(shù)脈沖〞(1)寫出時鐘方程：(2)寫出驅(qū)動方程：QQ一J0K0△CQQ一J2K2△CQQ一J1K1△CQ2Q1Q0一“清零”CPRDcp0cp1cp2計數(shù)器(10)QQ一JK△CQQ一JK△CQQ一JK△CQ2Q1Q0一“清零”“計數(shù)脈沖”CRDQ0在Q2為0時，每個計數(shù)脈沖都翻轉(zhuǎn)Q1在Q0由1變?yōu)?時翻轉(zhuǎn)Q2在Q0和Q1都為1時，來計數(shù)脈沖那么翻轉(zhuǎn)(3)代入特性方程000000001101500111011141100101013100100111201000010110000000計數(shù)器(11)QQ一JK△CQQ一JK△CQQ一JK△CQ2Q1Q0一“清零”“計數(shù)脈沖”CRDcp0cp1cp2Q0nQ1nQ2n時鐘信號觸發(fā)器的狀態(tài)cp0的順序Q2(n+1)Q1(n+1)Q0(n+1)觸發(fā)器的輸出狀態(tài)轉(zhuǎn)換表計數(shù)器(12)說明——設(shè)觸發(fā)器Q0～Q2的時鐘信號cp0～cp2為1時表示有效的時鐘邊沿〔對上沿觸發(fā)器是有上升沿，對下沿觸發(fā)器那么是有下降沿〕到達，為0那么表示無時鐘到達。這里cp1=Q1，即只有在Q1從1→0時Q2才能翻轉(zhuǎn)。000000001101500111011141100101013100100111201000010110000000cp0cp1cp2Q0nQ1nQ2n時鐘信號觸發(fā)器的狀態(tài)cp0的順序Q2(n+1)Q1(n+1)Q0(n+1)觸發(fā)器的輸出狀態(tài)轉(zhuǎn)換表計數(shù)器(13)QQ一JK△CQQ一JK△CQQ一JK△CQ2Q1Q0一“清零”“計數(shù)脈沖”CRDCQ2Q1Q0012345Q0在Q2為0時，每個計數(shù)脈沖都翻轉(zhuǎn)Q1在Q0由1變?yōu)?時翻轉(zhuǎn)Q2在Q0和Q1都為1時，來計數(shù)脈沖那么翻轉(zhuǎn)000010010110010000計數(shù)器(14)十進制計數(shù)器十進制是“逢十進一〞。但構(gòu)成計數(shù)器的每一位觸發(fā)器依然只有“0〞、“1〞兩個狀態(tài)，不會出現(xiàn)“2～9〞這樣的數(shù)字。所以我們用四位二進制數(shù)的“8421〔八四二么〕〞碼。來表示一位十進制的數(shù)。關(guān)鍵點：如何使計數(shù)器的狀態(tài)從1001直接變回到0000。計數(shù)器(15)十進制同步計數(shù)器的狀態(tài)表二進制數(shù)Q3Q2Q1Q0計數(shù)脈沖十進制數(shù)300113401004501015601106701117810008910019000000100011200102分析：對于前面介紹的四位二進制計數(shù)器，當?shù)谑畟€計數(shù)脈沖到來時，第二位由“0〞翻轉(zhuǎn)為“1〞，第四位保持不變；而對于十進制計數(shù)器那么剛好相反。因此只需修改四位二進制同步計數(shù)器的第二、四位的翻轉(zhuǎn)條件即可。計數(shù)器(16)十進制同步計數(shù)器四位同步二進制加法計數(shù)器QQ一JK△CQQ一JK△CQQ一JK△CQQ一JK△C計數(shù)脈沖清零Q3Q2Q1Q0RD同步十進制加法計數(shù)器QQ一J1K1△CQQ一J0K0△CQQ一J3K3△CQQ一J2K2△C計數(shù)脈沖清零Q3Q2Q1Q0RD計數(shù)器(17)同步十進制加法計數(shù)器QQ一JK△CQQ一JK△CQQ一JK△CQQ一JK△C計數(shù)脈沖清零Q3Q2Q1Q0RD因為Q1的第9個狀態(tài)為0，而要保持這個“0〞態(tài)不變，只要J1為“0〞即可，所以第二位的翻轉(zhuǎn)條件可以改為：二進制數(shù)Q3Q2Q1Q0計數(shù)脈沖十進制數(shù)300113401004501015601106701117810008910019000000100011200102100000進位CJKQn+1↓00Qn↓010↓101↓11Qn計數(shù)器(18)同步十進制加法計數(shù)器CJKQn+1↓00Qn↓010↓101↓11QnQ3在前7個狀態(tài),只要J3=0,K3可為任意值；在第8個狀態(tài)，只要J3=1,K3可為任意值；第9個狀態(tài)，J3=K3=0即可；第10個狀態(tài)，只要K3=1，J3可任意。QQ一JK△CQQ一JK△CQQ一JK△CQQ一JK△C計數(shù)脈沖清零Q3Q2Q1Q0RDQQ一JK△CQQ一JK△CQQ一JK△CQQ一JK△C計數(shù)脈沖清零Q3Q2Q1Q0RD計數(shù)器(19)同步十進制加法計數(shù)器CJKQn+1↓00Qn↓010↓101↓11Qn要滿足上面的條件，只須〔充分條件〕這一結(jié)果是對照J-K觸發(fā)器和計數(shù)器的狀態(tài)表，逐條考慮得來的。這種作法雖不是設(shè)計電路的常規(guī)方法，但卻是最后簡化電路的一個步驟。要掌握能夠?qū)@樣的電路進行功能分析。計數(shù)器(20)同步十進制加法計數(shù)器QQ一JK△CQQ一JK△CQQ一JK△CQQ一JK△C計數(shù)脈沖清零Q3Q2Q1Q0RDQQ一JK△CQQ一JK△CQQ一JK△CQQ一JK△C計數(shù)脈沖清零Q3Q2Q1Q0RD計數(shù)器(21)異步十進制加法計數(shù)器CP二進制數(shù)十進制數(shù)CACB進位COQ3Q2Q1Q000000001010001101020010201030011301040100401050101501060110601070111701081000801091001910010101010011狀態(tài)表：計數(shù)器(22)用J－K觸發(fā)器構(gòu)成的二-十進制計數(shù)器計數(shù)脈沖為了使計數(shù)器能在第9個觸發(fā)脈沖到來后的1001，在第10個脈沖作用下，由1001變?yōu)?000，即Q3和Q0變?yōu)?，而Q2和Q1保持0不變。我們采用以下措施：計數(shù)器(23)用J－K觸發(fā)器構(gòu)成的二-十進制計數(shù)器計數(shù)脈沖選用一個控制信號CA，在狀態(tài)0～8時，令CA=0，計數(shù)器按二進制加法計數(shù)。當?shù)?個脈沖來的時候，令CA=1，由CA信號控制F3能加進計數(shù)脈沖。計數(shù)器(24)用J－K觸發(fā)器構(gòu)成的二-十進制計數(shù)器計數(shù)脈沖由于F1直接和CP脈沖相接，所以CA只需去控制F3使其能加進第10個脈沖即可。由此寫出CA為1的邏輯關(guān)系為：計數(shù)器(25)計數(shù)脈沖同時,為了維持Q2Q1的狀態(tài)保持0狀態(tài)不變，增設(shè)CB去控制F1的J端,在0~8個脈沖時,令CB=1,計數(shù)器按二進制加法計數(shù),當在狀態(tài)9時,令CB=0,使Q在串行計數(shù)脈沖作用下的新狀態(tài)維持0狀態(tài).這樣,F1得不到觸發(fā),也保持0狀態(tài)不變.可見CB的邏輯關(guān)系為計數(shù)器(26)計數(shù)脈沖當Q3Q2Q1Q0全為0時，將產(chǎn)生進位CO，所以，用一個或非門以產(chǎn)生進位。即：存放器概述數(shù)碼存放器移位存放器存放器(1)存放器的功能是暫時存放參與運算的數(shù)據(jù)和運算結(jié)果，一個觸發(fā)器可以存放一位二進制數(shù)，要存放多位，就得用多個觸發(fā)器存放器的分類：根據(jù)數(shù)據(jù)存放的方式可分為串行和并行兩種，根據(jù)功能分有數(shù)碼存放器和移位存放器兩種。存放器(2)數(shù)碼存放器功能：存放數(shù)碼和去除原有數(shù)碼存放器(3)工作原理第三位第四位第二位第一位寄存指令清零取出指令CP到來取指脈沖到來后存放器(4)移位存放器功能不僅具有存放數(shù)碼的功能還具有移位的功能，也就是被存放的數(shù)碼可在移位脈沖的作用下依次進行移位。存放器(5)數(shù)碼輸入移位脈沖清零存放器(6)數(shù)碼輸入移位脈沖清零CP寄存器中的數(shù)碼移位過程Q3Q2Q1Q000001清零10010左移一位20101左移二位31011左移三位40110左移四位工作原理集成555定時器(1)

555定時器是將模擬電路和數(shù)字電路集于一體的電子器件，是一種多用途的單片集成電路。在外部配上少許阻容元件，便能構(gòu)成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等電路。集成555定時器(2)組成：電阻分壓器，電壓比較器，RS觸發(fā)器，場效應(yīng)管UTRRDVDD5

Uo1QQ73812T+Uo2C2﹣+C1﹣

R

≥1

≥1

≥1

1

1

46DUO5Q73812UTHT+Uo2C2﹣+C1﹣

≥1

≥11

≥1

1

1

46UCODUOR=5kUR2RRUR1S反相器51234876集成555定時器(3)12345678555VDDDISCTHVCOGNDTRvoRD電源放電閾值電控壓制地觸發(fā)輸出復位555定時器的外引線排列圖外引線排列圖UCUOUTRUTHRDVDDGND其中：D——DISC為放電端UCO——為外加控制電壓端。UTR——為觸發(fā)輸入端UTH——為閾值輸入端集成555定時器(4)當控制端5腳懸空時：UR1=1/3VDDUR2=2/3VDD當控制端5腳接UCO時：UR1=1/2UCOUR2=UCORDVDD5

Uo1QQ73812T+Uo2C2﹣+C1﹣

R

≥1

≥1

≥1

1

1

46DUO5Q73812UTHT+Uo2C2﹣+C1﹣

≥1

≥11≥1

1

1

46UCODUOR=5kUR2RRUR1SUTR集成555定時器(5)UTH<(2VDD/3),UTR<(VDD/3)時,R=0,S=1Q=1,T截止，UO=1

UTH

(2VDD/3),UTR

(VDD/3)時,R=1,S=0Q=0,T導通，UO=0UTH<(2VDD/3),UTR

(VDD/3)時,R=0,S=0Qn+1=Qn,UO保持不變RDVDD5

Uo1QQ73812T+Uo2C2﹣+C1﹣

R

≥1

≥1

≥1

1

1

46DUO5Q73812UTHT+Uo2C2﹣+C1﹣

≥1

≥11

≥1

1

1

46UCODUOR=5kUR2RRUR1SUTR集成555定時器(6)ff00導通UTH

UTRRD

UO

T輸入輸出

<

(2VDD/3)>(VDD/3)

1保持保持>(2VDD/3)>(VDD/3)

10導通<(2VDD/3)<(VDD/3)

11截止

UTH，UTR兩者都小于各自的參考電壓時UO=1，放電管截止

UTH，UTR兩者都大于各自的參考電壓時UO=0，放電管導通UCUOUTRUTHRDVDDGND集成555定時器(7)*用555定時器構(gòu)成的施密特觸發(fā)器施密特觸發(fā)器具有兩個穩(wěn)定狀態(tài)，其工作特點是：兩個穩(wěn)定狀態(tài)的維持與相互轉(zhuǎn)換均與輸入電壓的大小有關(guān)，且輸出由高電平轉(zhuǎn)換到低電平以及由低電平轉(zhuǎn)換到高電平所需的輸入觸發(fā)電平是不相同的，其差值稱為回差電壓。由于具有回差電壓，故其抗干擾能力較強。應(yīng)用施密特觸發(fā)器能將邊沿變化緩慢的波形整形為邊沿陡峭的矩形脈沖。故施密特觸發(fā)器常用于進行波形變換及脈沖波的整形。集成555定時器(8)*用555定時器構(gòu)成的施密特觸發(fā)器173845555DuOVDD62ui0.01Ftuotui1/3VDD2/3VDDt1t2t3t4

UTH<(2VDD/3)UTR>(VDD/3)保持保持

UTH>(2VDD/3)UTR>(VDD/3)0導通UTH<(2VDD/3)UTR<(VDD/3)1截止U+OuiU

UOL集成555定時器(9)當Ui下降(上升)時，電路輸出Uo改變狀態(tài)時對應(yīng)的輸入電壓為U–(U+)，兩者的差值稱為回差電壓，即△U=U+–U–電壓傳輸特性：滯后特性。U+=2/3VDDU-=1/3VDDtuituo1/3VDD2/3VDDuoUOH集成555定時器(10)施密特觸發(fā)器的應(yīng)用——波形變換DGNDUCO集成555定時器(11)施密特觸發(fā)器的應(yīng)用——脈沖波的整形數(shù)字系統(tǒng)中的矩形脈沖在傳輸中經(jīng)常發(fā)生波形畸變。經(jīng)施密特觸發(fā)器整形后便可獲得較理想的矩形脈沖波。U+U–集成555定時器(12)施密特觸發(fā)器的應(yīng)用——脈沖波的整形在傳輸?shù)男盘柹铣霈F(xiàn)附加噪聲，經(jīng)整形后仍會得到較理想的矩形脈沖波。集成555定時器(13)施密特觸發(fā)器的應(yīng)用——脈沖波鑒幅將幅度不同、不規(guī)那么的脈沖信號加到施密特觸發(fā)器的輸入端時，能選擇幅度大于U+的脈沖信號進行輸出，具有脈沖鑒幅的功能。集成555定時器(14)*用555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器的工作特點是：有一個穩(wěn)定狀態(tài)和一個暫穩(wěn)態(tài)。在觸發(fā)脈沖作用下，電路將從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)，然后在貯能元件的作用下，暫穩(wěn)態(tài)停留一段時間tw后，又能自動返回到穩(wěn)定狀態(tài)，并在其輸出端產(chǎn)生一個寬度為tW的矩形脈沖。通常把單穩(wěn)態(tài)的暫穩(wěn)態(tài)停留時間稱作延遲時間，延遲時間的長短僅取決于電路的有關(guān)參數(shù)，而與觸發(fā)脈沖的寬度無關(guān)。集成555定時器(15)ucUTHUTRUTH=uCUTR=uiUTR=ui<(1/3)VDDUTR=ui>(1/3)VDDUTH=uC<(2/3)VDDUTH=uC<(2/3)VDD保持

uo=0uo=1充電結(jié)束時翻轉(zhuǎn)集成555定時器(16)*用555定時器構(gòu)成的多諧振蕩器多諧振蕩器是一種無穩(wěn)態(tài)電路。當接通電源以后，無需外加觸發(fā)信號，便能自動產(chǎn)生矩形波輸出。由于矩形波中含有多種諧波分量，所以稱為多諧振蕩器。多諧振蕩器工作