第七章數(shù)字集成電路及其應(yīng)用

第7章數(shù)字集成電路及其應(yīng)用電工電子學(xué)(上)中國(guó)石油大學(xué)(華東)信息與控制工程學(xué)院電工電子學(xué)教學(xué)中心張勇2模擬信號(hào)：隨時(shí)間連續(xù)變化的信號(hào)模擬信號(hào)數(shù)字信號(hào)電子電路中的信號(hào)正弦波信號(hào)t三角波信號(hào)t

處理模擬信號(hào)的電路稱為模擬電路。如整流電路、放大電路等，注重研究的是輸入和輸出信號(hào)間的大小及相位關(guān)系。第7章數(shù)字集成電路及其應(yīng)用3

數(shù)字信號(hào)

不隨時(shí)間連續(xù)變化的躍變信號(hào)。矩形脈沖信號(hào)t

處理數(shù)字信號(hào)的電路稱為數(shù)字電路，它注重研究的是輸入、輸出信號(hào)之間的邏輯關(guān)系。數(shù)字電路比模擬電路有獨(dú)特的優(yōu)點(diǎn)。比如：抗干擾性好，確定性好，等。4脈沖信號(hào)正脈沖：脈沖躍變后的值比初始值高負(fù)脈沖：脈沖躍變后的值比初始值低0+3V正脈沖0+3V負(fù)脈沖7.1數(shù)字電路基礎(chǔ)7.1.1概述5脈沖幅度A脈沖上升沿tr

脈沖周期T脈沖下降沿tf

脈沖寬度tp

脈沖信號(hào)的部分參數(shù)：A0.9A0.5A0.1AtptrtfT實(shí)際的矩形波脈沖占空比D=tp

/T6產(chǎn)品自動(dòng)計(jì)數(shù)系統(tǒng)示意圖光源

光電轉(zhuǎn)換放大電路整形電路計(jì)數(shù)器譯碼器顯示器7

邏輯門電路是數(shù)字電路中最基本的邏輯元件。

所謂門(Gate)就是一種開關(guān)，它能按照一定的條件去控制信號(hào)的通過(guò)或不通過(guò)。門電路的輸入和輸出之間存在一定的邏輯(Logic)關(guān)系(因果關(guān)系)，所以門電路又稱為邏輯門電路。7.1.2基本邏輯運(yùn)算和邏輯門

基本邏輯關(guān)系為“與”、“或”、“非”三種。

下面通過(guò)例子說(shuō)明邏輯電路的概念及“與”、“或”、“非”的意義。8220V+-

設(shè)：開關(guān)斷開、燈不亮用邏輯“0”表示，開關(guān)閉合、燈亮用邏輯“1”表示。邏輯表達(dá)式：

F=A?B1.“與”邏輯運(yùn)算和與門“與”邏輯關(guān)系是指當(dāng)決定某事件的條件全部具備時(shí)，該事件才發(fā)生。000101110100ABFBFA狀態(tài)表(真值表)91.電路2.工作原理輸入A、B、C全為高電平“1”，輸出F為“1”。輸入A、B、C不全為“1”(有“0”)，輸出F

為“0”。0V0V0V0V0V3V+U12VRDADCABFDBC3V3V3V0V00000010101011001000011001001111ABFC“與”門邏輯狀態(tài)表0V3V

二級(jí)管與門電路103.邏輯關(guān)系：“與”邏輯即：有“0”出“0”，

全“1”出“1”F=ABC邏輯表達(dá)式：

邏輯符號(hào)：&ABFC00000010101011001000011001001111ABFC“與”門邏輯狀態(tài)表11F&ABFABF000010100111應(yīng)用舉例AB12BF220VA+-2.或邏輯運(yùn)算和或門

“或”邏輯關(guān)系是指當(dāng)決定某事件的條件之一具備時(shí)，該事件就發(fā)生。邏輯表達(dá)式：

F=A+B或邏輯狀態(tài)表000111110110ABF13二極管或門電路1.電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABFC“或”門邏輯狀態(tài)表3V3V-12VRDADCABFDBC2.工作原理輸入A、B、C全為低電平“0”，輸出F為“0”。輸入A、B、C有一個(gè)為“1”，輸出F

為“1”。143.邏輯關(guān)系：“或”邏輯即：有“1”出“1”，

全“0”出“0”F=A+B+C邏輯表達(dá)式：邏輯符號(hào)：ABFC>100000011101111011001011101011111ABFC“或”門邏輯狀態(tài)表15≥1BAFABF000011101111應(yīng)用舉例=0163.“非”邏輯關(guān)系

“非”邏輯關(guān)系是否定或相反的意思。邏輯表達(dá)式：F=A狀態(tài)表101AF0F220VA+-R1710截止飽和邏輯表達(dá)式：F=A“0”10“1”電路“0”“1”AF“非”門邏輯狀態(tài)表邏輯符號(hào)1AFR1DR2AF+12V+3V鉗位二極管18&ABCF邏輯符號(hào)F=A?B?CAFBC00001000101100011010111110000001全1出1，有0出0。11111101全1出0，有0出1。F=A?B?C與非邏輯函數(shù)表達(dá)式4.復(fù)合邏輯運(yùn)算和復(fù)合門19F=A+B+C或非邏輯函數(shù)表達(dá)式AFBC00001001010111010011101101111111≥1ABCF邏輯符號(hào)全0出0，有1出1。00000001全0出1，有1出0。F=A+B+C20AFBC00011000010011000010101001101110與非邏輯狀態(tài)表AFBC00011001010111010011101101111110或非邏輯狀態(tài)表全0出1，有1出0全1出0，有0出1“與”、“或”、“非”是三種基本的邏輯關(guān)系，組合可構(gòu)成復(fù)合邏輯運(yùn)算。21或非全0出1，有1出0≥1ABCF異或相同出0，相異出1與非全1出0，有0出1&ABCFAB=1F同或相同出1，相異出0=1ABF227.1.3邏輯代數(shù)的基本運(yùn)算規(guī)則和基本定律

邏輯代數(shù)（又稱布爾Boolean代數(shù)），它是分析設(shè)計(jì)邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種，分別稱為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數(shù)量的大小，而是表示兩種相互對(duì)立的邏輯狀態(tài)。

邏輯代數(shù)所表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系。這是它與普通代數(shù)的本質(zhì)區(qū)別。23基本的邏輯運(yùn)算：從三種基本的邏輯關(guān)系，我們可以得到以下結(jié)論：0?0=0?1=1?0=01?1=10+0=00+1=1+0=1+1=1241.邏輯代數(shù)基本運(yùn)算規(guī)則:邏輯代數(shù)運(yùn)算法則自等律0-1律重疊律非非律互補(bǔ)律

對(duì)應(yīng)于三種基本邏輯關(guān)系，有三種基本邏輯運(yùn)算邏輯乘、邏輯加和邏輯非。邏輯代數(shù)中其它的運(yùn)算法則都是由這三種基本邏輯運(yùn)算推導(dǎo)出來(lái)的。252.邏輯代數(shù)基本定律交換律普通代數(shù)不適用！證明:結(jié)合律分配律A+1=1

AA=A.26110011111100反演律列狀態(tài)表證明：AB00011011111001000000

反演規(guī)則：將F中的“·”變成“+”，“+”變成“·”，“0”變成“1”，“1”變成“0”，原變量變成反變量，反變量變成原變量，則得到F的反函數(shù)。如：F=AB+AB

則F=(A+B)(A+B)27吸收律(1)A+AB=A(2)A(A+B)=A（3）（4）反演律28

吸收律原變量的吸收：(1)A+AB=A證明：A+AB=A(1+B)=A?1=A例如：被吸收29反變量的吸收：證明：例如：DCBCADCBCAA++=++被吸收

吸收律30吸收律(1)A+AB=A(2)A(A+B)=A（3）（4）冗余律31例：F=AB+AC將變?yōu)榕c非與非表達(dá)式解：用反演律F=AB+AC=AB+AC=ABAC32例:已知F=A+B+C+D+E，用與非門實(shí)現(xiàn)該邏輯功能。設(shè)只有四輸入端與非門。解：F=ABCDE=ABCDE用與非門實(shí)現(xiàn)非邏輯方法33

7.1.4邏輯函數(shù)的化簡(jiǎn)和變換F=AB+AC=（A+C）（A+B）=ABAC與或表達(dá)式或與表達(dá)式與非與非表達(dá)式通過(guò)與、或、非等邏輯運(yùn)算把各個(gè)邏輯變量聯(lián)系起來(lái)就構(gòu)成了邏輯函數(shù)式。多種不同的表達(dá)形式：34與或表達(dá)式或與表達(dá)式與非與非表達(dá)式分配律A+BC=(A+B)(A+C)證明：冗余律也可反證35邏輯圖：把相應(yīng)的邏輯關(guān)系用邏輯符號(hào)和連線表示出來(lái)。&AB&CA≥1FF=AB+AC36≥1AC≥1BA&

F=（A+C）（A+B）F37ABCAF&&&=ABACF也可由邏輯圖寫出邏輯關(guān)系38F=AB+AC=AB+AC+BC同一類表達(dá)式也不是惟一的，例如：化簡(jiǎn)獲得最簡(jiǎn)單的與或表達(dá)式(1)乘積項(xiàng)最少(2)乘積項(xiàng)中的乘積因子最少法一：利用邏輯代數(shù)的運(yùn)算規(guī)則化簡(jiǎn)法二：利用卡諾圖方法進(jìn)行化簡(jiǎn)。(了解)與或表達(dá)式與或表達(dá)式39例：化簡(jiǎn)40F=例：化簡(jiǎn)F=AB+AC+BCD冗余律吸收律41例反變量吸收提出AB=1提出A42？AB=ACB=C?A+B=A+CB=C?請(qǐng)注意與普通代數(shù)的區(qū)別！437.2集成邏輯門與分立元件電路相比，集成門電路具有體積小、可靠性高、速度快、便于多級(jí)串接使用等優(yōu)點(diǎn)。所以集成門電路被廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為TTL、CMOS等集成門電路。Transistor-TransistorLogic晶體管-晶體管邏輯的簡(jiǎn)稱。CMOS

互補(bǔ)金屬氧化物半導(dǎo)體的簡(jiǎn)稱，核心部件為場(chǎng)效應(yīng)管。44４輸入２與非門74LS202輸入4與非門74LS00要芯片注意缺口位置1.與非門7.2.1TTL門電路45+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL與非門的內(nèi)部結(jié)構(gòu)（了解）懸空相當(dāng)于高電平46輸出低電平u0(V)ui(V)123UOH(3.6V)UOL(0.3V)傳輸特性曲線1234UIHUOffUILUOn輸出高電平&+5Vuiu0測(cè)試電路與非門電壓傳輸特性（了解）47(1)輸出高電平UOH、輸出低電平UOL

UOH2.4VUOL

0.4V便認(rèn)為合格。

典型值UOH=3.6VUOL

=

0.3V。u0(V)ui(V)123UOH(3.6V)UOL(0.3V)1234UIHUOffUILUOn與非門主要參數(shù)（了解）48(2)輸入高電平UIH、輸入低電平UILUIH的典型值是3.6V,UIHmin=UOn=1.8VUOn該值稱為開門電平。UIL的典型值是0.3V,UILmax=UOff=0.8VUOff該值稱為關(guān)門電平。u0(V)ui(V)123UOH(3.6V)UOL(0.3V)1234UIHUOffUILUOn49u0(V)ui(V)123UOH(3.6V)UOL(0.3V)體現(xiàn)抗干擾能力1234UIHUOffUILUON低電平噪聲容限:Uoff–UIL高電平噪聲容限:UIH-UON（3）抗干擾容限50（4）扇出系數(shù)N:驅(qū)動(dòng)同類門的個(gè)數(shù)10+5VR4R2R5T3T4T1前級(jí)T1T1IiH1IiH3IiH2IOH前級(jí)輸出為高電平時(shí)例如：IIHmax=40A51（5）平均傳輸延遲時(shí)間tpdtuiotuoo50%50%tpHLtpLH平均傳輸時(shí)間52TTL的典型產(chǎn)品：（了解）74系列:0----70C民用54系列:-55----125C軍用CT74H系列:高速系列CT74S系列:高速肖特基系列CT74LS系列:低功耗肖特基系列532.集電極開路門（OC門）集電極懸空無(wú)T3,T4+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC54+5VFR2R13kT2R3T1T5b1c1ABC應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻RLRLUCC&符號(hào)：P215圖7.2.555功能表符號(hào)&ABFEN3.三態(tài)門(輸出高電平、低電平、高阻狀態(tài))低電平有效（使能）功能表&ABF符號(hào)EN高電平有效（使能）56三態(tài)門應(yīng)用：可實(shí)現(xiàn)用一條總線(BUS)分時(shí)傳送幾個(gè)不同的數(shù)據(jù)或控制信號(hào)。“1”“0”“0”如圖所示：總線&A1B1E1&A2B2E2&A3B3E3A1

B1同一時(shí)刻只允許一個(gè)三態(tài)門占用總線57常用的三態(tài)門集成電路是三態(tài)緩沖器（了解）74LS24412345678910201918171615141312111Y32Y1EN12Y41A42Y21A31A21A1GND1Y21Y4UCC1Y12A21Y32A32A4EN22A174LS244是雙四位三態(tài)緩沖器，為20管腳封裝，8只三態(tài)緩沖器，分成兩組，每組四個(gè)共用一個(gè)輸出允許控制信號(hào)EN。當(dāng)EN=0時(shí)，對(duì)應(yīng)的四個(gè)緩沖器的輸出Y=輸入A；當(dāng)EN=1時(shí)，對(duì)應(yīng)的四個(gè)緩沖器輸出為高阻態(tài)。58CMOS反相器UCCST2DT1AFNMOS管PMOS管CMOS電路7.2.2CMOS門電路（選講）CMOS為ComplementaryMetalOxideSemiconductor(互補(bǔ)對(duì)稱金屬氧化物半導(dǎo)體)的簡(jiǎn)稱。59

CMOS與非門ABF+VDDTP2TP1TN2TN160

CMOS電路的特點(diǎn)１、靜態(tài)功耗小。２、電源電壓范圍寬（318V）。5、集成度高，宜于實(shí)現(xiàn)大規(guī)模集成。

3、抗干擾能力強(qiáng)。4、扇出系數(shù)大。5061但是CMOS電路的延遲時(shí)間較大，所以工作速度低于TTL門電路。高速COMS電路HCOMS的工作速度接近于LSTTL電路的工作速度。在邏輯功能方面，CMOS門電路與TTL門電路是相同的。CMOS與TTL兩大類門混合使用時(shí)，必須采用適當(dāng)?shù)慕涌诩夹g(shù)。當(dāng)CMOS電路的電源電壓為5V時(shí)，它可以與低功耗TTL電路直接兼容。

627.2.3使用集成門注意事項(xiàng)1、多余輸入端的處理。與非門的多余輸入端應(yīng)接高電平，或非門的多余輸入端應(yīng)接低電平。多余輸入端接高電平時(shí)，TTL門可有三種處理方式：①懸空（但容易接受干擾，有時(shí)會(huì)造成電路的誤動(dòng)作；CMOS門不許輸入端懸空，應(yīng)接+UDD）。②直接接+UCC；③通過(guò)1～3KΩ電阻接+UCC；欲接低電平時(shí)，直接接地。當(dāng)工作速度不高、驅(qū)動(dòng)級(jí)負(fù)載能力富裕時(shí)，多余輸入端均可與使用輸入端并聯(lián)。632.供電電源的選用。

TTL：5V，但不能超過(guò)5.5VCMOS:不超過(guò)電源電壓極限值(一般3-18V)。4.輸出端的連接

除OC門外，不得并聯(lián)、接地或接電源。OC門輸出并聯(lián)稱為“線與”，實(shí)現(xiàn)“與”邏輯。3.輸入電壓范圍：-0.5UCC(UDD)+0.5V647.3組合邏輯電路邏輯電路組合邏輯電路時(shí)序邏輯電路現(xiàn)時(shí)的輸出僅取決于現(xiàn)時(shí)的輸入現(xiàn)時(shí)的輸出除與現(xiàn)時(shí)輸入有關(guān)外還與原狀態(tài)有關(guān)657.3.1組合邏輯電路的分析(1)由邏輯圖寫出輸出端的邏輯表達(dá)式(2)運(yùn)用邏輯代數(shù)化簡(jiǎn)或變換(3)列邏輯狀態(tài)表技巧：先按從小到大順序?qū)戄斎?，再寫輸?4)分析邏輯功能分析步驟：已知邏輯電路確定邏輯功能66例：分析下圖的邏輯功能。

&&&&ABF67真值表相同為“0”不同為“1”異或門異或關(guān)系=1ABFFF=AB68例：分析下圖的邏輯功能。

&&&ABF1169真值表相同為“1”不同為“0”同或門同或關(guān)系F=A·B＋A·B=A

B=1ABFA

B=ABF=A·B＋A·B70設(shè)計(jì)方法：1.用集成門電路實(shí)現(xiàn)2.用中規(guī)模集成電路(MSI)實(shí)現(xiàn)3.用可編程邏輯器件(PLD)實(shí)現(xiàn)(了解)7.3.2組合邏輯電路設(shè)計(jì)給定邏輯要求實(shí)現(xiàn)該邏輯要求的最簡(jiǎn)單的邏輯電路設(shè)計(jì)711、邏輯賦值根據(jù)設(shè)計(jì)要求，列出真值表。設(shè)計(jì)步驟：3、用邏輯代數(shù)進(jìn)行化簡(jiǎn)或變換。4、畫邏輯圖。2、根據(jù)真值表寫出邏輯表達(dá)式。72例1:

某工廠有A、B、C三個(gè)車間和一個(gè)自備電站，站內(nèi)有兩臺(tái)發(fā)電機(jī)G1和G2。G1的容量是G2的兩倍。如果一個(gè)車間開工，只需G2運(yùn)行即可滿足要求；如果兩個(gè)車間開工，只需G1運(yùn)行；如果三個(gè)車間同時(shí)開工，則G1和G2均需運(yùn)行。試畫出控制G1和G2運(yùn)行的邏輯圖。

設(shè)：A、B、C分別表示三個(gè)車間的開工狀態(tài)：

開工為“1”，不開工為“0”；

G1和

G2運(yùn)行為“1”，不運(yùn)行為“0”。(1)根據(jù)邏輯要求列狀態(tài)表

首先假設(shè)邏輯變量取“0”、“1”的含義。73

邏輯要求：如果一個(gè)車間開工，只需G2運(yùn)行即可滿足要求；如果兩個(gè)車間開工，只需G1運(yùn)行；如果三個(gè)車間同時(shí)開工，則G1和G2均需運(yùn)行。開工“1”不開工“0”運(yùn)行“1”不運(yùn)行“0”0111001010001101101001010011100110111000ABC

G1G274這里的與項(xiàng)又叫最小項(xiàng)。(2)由狀態(tài)表寫出邏輯表達(dá)式(3)化簡(jiǎn)邏輯式可得：10100101001110011011100001110010ABC

G1

G2100011011、在狀態(tài)表上找出輸出為1的行；2、將這一行中所有自變量寫成乘積項(xiàng)，當(dāng)變量的真值為“1”時(shí)寫為原變量，當(dāng)變量的真值為“0”時(shí)寫為原變量的反變量；3、將所有乘積項(xiàng)邏輯加，便得到邏輯函數(shù)表達(dá)式。至此，可根據(jù)邏輯表達(dá)式畫出邏輯圖75(4)用“與非”門構(gòu)成邏輯電路AB&&&&G1C76ABG2C&&&&&77例2：設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。首先確定邏輯變量取0、1的含義：A、B、C分別表示三人按鍵的狀態(tài)，鍵按下時(shí)為“1”，不按時(shí)為“0”。F表示指示燈的亮滅，燈亮為“1”，不亮為“0”。邏輯要求：兩個(gè)人（包括兩個(gè)人）以上同意，指示燈亮。01110010101001010011100110111000ABC

F

(1)根據(jù)邏輯要求列狀態(tài)表78(2)由狀態(tài)表寫出邏輯式(3)、化簡(jiǎn)邏輯式可得：(4)、用與非門實(shí)現(xiàn)邏輯函數(shù)至此，可根據(jù)邏輯表達(dá)式畫出邏輯圖79&&&&ABCF(5)畫電路圖80旅客列車分特快、直快和普快，并依此為優(yōu)先通行次序。某站在同一時(shí)間只能有一趟列車從車站開出，即只能給出一個(gè)開車信號(hào)。試畫出滿足上述要求的邏輯電路（用與非門實(shí)現(xiàn)）。設(shè)A、B、C分別代表特快、直快、普快，開車信號(hào)分別為YA、YB、YC。進(jìn)站出站直快普快特快思考：81解：1、根據(jù)邏輯要求寫出狀態(tài)表A、B、C1—出站0—不出站YA、YB、YC1—亮0—滅ABCYAYBYC0000000010010100100110101001001011001101001111002、寫邏輯表達(dá)式823、化簡(jiǎn)邏輯表達(dá)式并轉(zhuǎn)換4、畫出邏輯電路圖837.3.3常用的中規(guī)模組合邏輯集成電路數(shù)據(jù)選擇器編碼器譯碼器加法器84

在數(shù)字電路中，當(dāng)需要進(jìn)行遠(yuǎn)距離多路數(shù)字傳輸時(shí)，為了減少傳輸線的數(shù)目，發(fā)送端常通過(guò)一條公共傳輸線，用多路選擇器分時(shí)發(fā)送數(shù)據(jù)到接收端，接收端利用多路分配器分時(shí)將數(shù)據(jù)分配給各路接收端，其原理如圖所示。使能端數(shù)據(jù)選擇器數(shù)據(jù)分配器發(fā)送端接收端IYD0D1D2D3SA1A0傳輸線A0A1D0D1D2D3S數(shù)據(jù)選擇控制數(shù)據(jù)分配控制1.數(shù)據(jù)選擇器(多路開關(guān))851）四選一數(shù)據(jù)選擇器常用的MSI數(shù)據(jù)選擇器(Multiplexer,簡(jiǎn)稱MUX)有四選一數(shù)據(jù)選擇器、八選一數(shù)據(jù)選擇器輸入數(shù)據(jù)輸出數(shù)據(jù)使能端D0D1D2D3WEA1A0選擇控制端86四選一MUX的功能表使能選通輸出EA0A1W10000001100110D3D2D1D0

ED0D1D2D3A0A1WMUX邏輯符號(hào)4選1數(shù)據(jù)選擇器輸出邏輯函數(shù)8774LS153邏輯電路圖（了解）4選1數(shù)據(jù)選擇器74LS153(了解)882）八選一數(shù)據(jù)選擇器ENWMUXA0A1A2D0D1D2D3D4D5D6D7邏輯符號(hào)101001010011100110111000D0D1D2D3D4D5D6D7×××0100000000功能表89

EN=1時(shí)，選擇器禁止工作W=0；

EN=0時(shí)，選擇器工作101001010011100110111000D0D1D2D3D4D5D6D7×××0100000000功能表90數(shù)據(jù)選擇器的應(yīng)用１）對(duì)多路數(shù)據(jù)進(jìn)行選擇２）實(shí)現(xiàn)邏輯函數(shù)91例:用四選一數(shù)據(jù)選擇器，實(shí)現(xiàn)函數(shù)解：令A(yù)1＝A，A0＝B，可推出D1=D2=1,D0=D3=0（1）寫出４選１數(shù)據(jù)選擇器的輸出函數(shù)（2）接線圖技巧：選擇控制端最好賦值為變量；數(shù)據(jù)輸入端賦值為0或1，也可賦值為變量。取F=Y，比較92用４選１數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)（1）寫出４選１數(shù)據(jù)選擇器的輸出函數(shù)（2）將F與Y比較，令A(yù)1=A，A0=B，F(xiàn)=Y等式左右兩邊相等得:93(３)接線圖A1=A，A0=B，F(xiàn)=Y94數(shù)字系統(tǒng)的信息數(shù)值文字符號(hào)用若干位的0，1表示二進(jìn)制代碼編碼2.編碼器（了解）編碼95為了分別表示N個(gè)信息，所需的二進(jìn)制數(shù)的最小位數(shù)n：實(shí)現(xiàn)編碼功能的邏輯電路稱為編碼器。96例：設(shè)計(jì)一個(gè)將8個(gè)輸入信號(hào)編成二進(jìn)制數(shù)碼的編碼器---8-3線編碼器設(shè)八個(gè)輸入信號(hào)為I1I8，低電平有效，與之對(duì)應(yīng)的輸出設(shè)為F1、F2、F3，共三位二進(jìn)制數(shù)。設(shè)計(jì)編碼器的過(guò)程與設(shè)計(jì)一般的組合邏輯電路相同，首先要邏輯賦值、列出狀態(tài)表，然后寫出邏輯表達(dá)式并進(jìn)行化簡(jiǎn)，最后畫出邏輯圖。由n位二進(jìn)制數(shù)表示2n個(gè)信號(hào)的編碼電路。(1)二進(jìn)制編碼器97真值表98I1I2I3I4I5I6I7I8&&&F3F2F18-3編碼器邏輯圖F1+5V99(2)8-3線優(yōu)先編碼器（高位優(yōu)先）其中I0～I(xiàn)7為信號(hào)輸入端，Y2Y1Y0為編碼輸出端，S（E）端為使能控制端。輸入和輸出端全帶邏輯非符號(hào)，表示該電路輸入信號(hào)低電平有效，輸出為三位二進(jìn)制反碼。

I4GNDY1S

E)Y2I7I6I5CT74148/CT5414891011121314151612345678UCCYSYEXI3I2I1I0Y0100YS為使能輸出端，YEX為片選擴(kuò)展輸出端（了解）S(E)I0I1I2I3I4I5I6I7Y2Y1Y0YEXYS輸入輸出001111111111010

0111111110010

011111101010

01111100010

0111011010

011010010

01001010

0000011

1111101111111111110101(3)二---十進(jìn)制編碼器將十個(gè)狀態(tài)（對(duì)應(yīng)于十進(jìn)制的十個(gè)數(shù)碼）編制成BCD(Binary-Coded-Decimal)碼。十個(gè)輸入需要幾位輸出？四位輸入：I0

I9。輸出：F0

F3列出狀態(tài)表如下：8421BCD編碼102狀態(tài)表稱為10-4線編碼器103CT74147/CT54147是10-4線優(yōu)先編碼器高位優(yōu)先，反碼輸出例如：1043.譯碼器（了解）譯碼是編碼的逆過(guò)程，即將某二進(jìn)制數(shù)翻譯成電路的某種狀態(tài)。(1)二進(jìn)制譯碼器將n種輸入的組合譯成2n種電路狀態(tài)。也叫n—2n線譯碼器。譯碼器的輸入：一組二進(jìn)制代碼譯碼器的輸出：一組電平信號(hào)10574LS139管腳圖（了解）一片139中含兩個(gè)2-4線譯碼器10674LS139的功能表輸入端“—”表示低電平有效。輸出端“—”表示反碼輸出。107例：利用2-4線譯碼器分時(shí)將外設(shè)數(shù)據(jù)送入計(jì)算機(jī)。2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線108總線譯碼器工作工作原理：(以A0A1=00為例)000總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門脫離總線數(shù)據(jù)全為“1”109(2)顯示譯碼器二-十進(jìn)制編碼器顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來(lái)，這就要用到顯示譯碼器。110顯示器件：abcdefg常用的是半導(dǎo)體七段顯示器件abcdef+5Vabcdefgg共陰極共陽(yáng)極111半導(dǎo)體七段顯示器件abcdfgabcdefg111111001100001101101e

112顯示譯碼器：11474LS49A1A2BIA3A0eabcdfgUccGND74LS49的管腳圖（了解）消隱控制端113功能表（了解）輸入輸出顯示A3A0BIag10XXXX0000000消隱8421碼譯碼顯示字型完整的功能表請(qǐng)參考相應(yīng)的參考書。11474LS49與七段顯示器件的連接：+5VbfacdegbfacdegBIA3A2A1A0+5V74LS49集電極開路，必須接上拉電阻115選擇端AK四位二選一數(shù)據(jù)選擇器

CT74157

+5Va～g七段譯碼器A、B、C、D1W～4WAE1D0～4D01D1～4D1

4744a～g七段譯碼器A、B、C、D1W～4WAE1D0～4D01D1～4D1

47448

溫度數(shù)值（二組8421碼）8

壓力數(shù)值（二組8421碼）七段顯示器例：用一套顯示器件分時(shí)顯示溫度壓力顯示部分框圖1164.加法器11011001+舉例：A=1101,B=1001,計(jì)算A+B011010011117可見：（1）二進(jìn)制加法運(yùn)算是逢二進(jìn)一。（2）最低位是兩個(gè)數(shù)相加，無(wú)來(lái)自低位的進(jìn)位。稱為半加。（3）其余各位都是三個(gè)數(shù)相加，包括加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位。稱為全加。（4）任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位。實(shí)現(xiàn)半加功能的電路稱為半加器；實(shí)現(xiàn)全加功能的電路稱為全加器。

118例：設(shè)計(jì)一個(gè)半加器。A---加數(shù)；B---被加數(shù)；S---本位和；C---進(jìn)位。真值表119邏輯圖邏輯符號(hào)=1&ABSC

ABCSCO120例：設(shè)計(jì)一個(gè)全加器。an---加數(shù)；bn---被加數(shù)；cn-1---低位的進(jìn)位；sn---本位和；cn---進(jìn)位。121-1邏輯狀態(tài)表122令：所以：-1123全加器邏輯符號(hào)邏輯圖≥1Cn-1sncn

（A）an（B）bnCSCO

COanbncn-1sncn

CICO124應(yīng)用舉例：用兩個(gè)全加器實(shí)現(xiàn)兩位二進(jìn)制數(shù)A2A1、B2B1相加。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C2串行進(jìn)位C2D2D1結(jié)果是：125

集成加法器CT74183(雙全加器)的管腳圖(了解)114CT741831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGNDD1A2B2D2C2B1A1126其它組件：（了解）SN74H83---四位串行進(jìn)位全加器。SN74283---四位超前進(jìn)位全加器。1277.4集成觸發(fā)器觸發(fā)器輸出有兩種可能的狀態(tài)：0、1；時(shí)序邏輯電路:輸出狀態(tài)不只與現(xiàn)時(shí)的輸入有關(guān)，還與原來(lái)的輸出狀態(tài)有關(guān)；即，時(shí)序邏輯電路具有記憶功能。觸發(fā)器是有記憶功能的邏輯部件。它是組成時(shí)序邏輯電路的基本邏輯單元按功能分類：R-S觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器等。1287.4.1R-S觸發(fā)器&a&b反饋兩個(gè)輸入端兩個(gè)輸出端1.基本R-S觸發(fā)器Q=1，稱觸發(fā)器處于1態(tài)或置位狀態(tài)；Q=0，稱觸發(fā)器處于0態(tài)或復(fù)位狀態(tài)129輸入RD=0,SD=1時(shí)若原狀態(tài)：輸出變?yōu)椋?a&b0(1)11(0)1010觸發(fā)器置0或復(fù)位130輸出變?yōu)椋?a&b110結(jié)論：RD輸入負(fù)脈沖或輸入低電平0,只要保持

SD=1，使Q=0,RD稱復(fù)位端131輸入RD=1,SD=0時(shí)若原狀態(tài)：（0）1（1）010101輸出變?yōu)椋?a&b觸發(fā)器置1或置位132101輸出變?yōu)椋?a&b結(jié)論：SD輸入負(fù)脈沖或輸入低電平0,只要保持

RD=1，使Q=1,SD稱置位端133輸入RD=1,SD=1時(shí)若原狀態(tài)：10111001輸出保持原狀態(tài)：&a&b134輸入RD=1,SD=1時(shí)若原狀態(tài)：輸出保持原狀態(tài)：01110110&a&b結(jié)論：輸入RD=1,SD=1時(shí)，Q的狀態(tài)不變，具有保持原狀態(tài)的功能，可存放一位二進(jìn)制數(shù)。135輸入RD=0,SD=0時(shí)0011輸出全是1當(dāng)RD、SD由0同時(shí)變?yōu)?時(shí)，傳輸快的門輸出變?yōu)?，另一個(gè)不能翻轉(zhuǎn)。使得輸出狀態(tài)不確定。&a&b11136基本R-S觸發(fā)器的功能表復(fù)位置位記憶功能說(shuō)明137QQSDRD邏輯符號(hào)138總結(jié)1、觸發(fā)器是雙穩(wěn)態(tài)器件，定義Q端狀態(tài)為觸發(fā)器的狀態(tài)。只要令RD=SD=1，觸發(fā)器即保持原態(tài)。穩(wěn)態(tài)情況下，兩輸出互補(bǔ)。2、SD端加入負(fù)脈沖，使Q=1，SD稱為“置位”或“置1”端。RD端加入負(fù)脈沖，使Q=0，RD稱為“復(fù)位”或“清0”端。1392.鐘控RS觸發(fā)器時(shí)鐘脈沖信號(hào)&c&d&a&bCP直接置0直接置1140&c&d&a&bCPCP=0時(shí)011觸發(fā)器保持原態(tài)141CP=1時(shí)&c&d&a&bCP&c&d&a&bCP注意：R、S同時(shí)為1，當(dāng)CP由1變?yōu)?時(shí)，輸出不確定142鐘控RS觸發(fā)器功能表Qn+1---下一狀態(tài)，次態(tài)Qn---原狀態(tài)，初態(tài)(原態(tài))CP=1RDSDRSCQCP邏輯符號(hào)CP=0觸發(fā)器保持原態(tài)這種觸發(fā)器稱為電平觸發(fā)器143CPRSQ這種在同一時(shí)鐘脈沖作用下引起的觸發(fā)器狀態(tài)的多次翻轉(zhuǎn)現(xiàn)象稱為空翻。時(shí)序圖144功能表CP邏輯符號(hào)RDSDCQKJCPJ≠K時(shí)，Qn+1=JJ=K=0時(shí)，保持J=K=1時(shí)，翻轉(zhuǎn)7.4.2JK觸發(fā)器145時(shí)序圖CPKJQ

保持

翻轉(zhuǎn)同J端狀態(tài)146

QK1K2K3J1J2J3RDQ

K

CJSD上升沿觸發(fā)147

QK1K2K3J1J2J3RDQ

K

CJSDJ、K各有多個(gè)輸入時(shí)J=J1·J2·J3K=K1·K2·K3下降沿觸發(fā)

148功能表邏輯符號(hào)7.4.3D觸發(fā)器RDSDDCQ上升沿觸發(fā)149CPDQ例：畫出D觸發(fā)器的輸出波形(時(shí)序圖)。Q’前沿觸發(fā)后沿觸發(fā)150RDSDDCQ例分析圖示電路的邏輯功能，并畫出Q端的波形（假設(shè)初始狀態(tài)為零）結(jié)論：來(lái)一個(gè)CP脈沖，Q端狀態(tài)翻轉(zhuǎn)一次，具有計(jì)數(shù)功能，稱為T′觸發(fā)器。二分頻電路QC151QT

QRDK

CJSD

例分析圖示電路的邏輯功能具有這種計(jì)數(shù)功能的觸發(fā)器稱為T觸發(fā)器。T=0時(shí)，Q不變T=1時(shí)，來(lái)一個(gè)時(shí)鐘脈沖下降沿，Q翻轉(zhuǎn)。CPQ也是一個(gè)二分頻電路152邏輯符號(hào)說(shuō)明CQCQ后（下降）沿觸發(fā)前（上升）沿觸發(fā)153總結(jié)1、在應(yīng)用觸發(fā)器時(shí)，要特別注意觸發(fā)方式，否則很容易造成整個(gè)數(shù)字系統(tǒng)工作不正常。2、邊沿觸發(fā)抗干擾能力強(qiáng)，且不存在空翻，應(yīng)用較廣泛。1547.4.4應(yīng)用舉例1.消抖動(dòng)電路SRQ+UDDKR

SDRDQS1552.4人搶答電路（了解）

四人參加比賽，每人一個(gè)按鈕，其中一人按下按鈕后，相應(yīng)的指示燈亮。這時(shí)其它按鈕按下時(shí)不起作用。電路的核心是四D觸發(fā)器74LS175。它的內(nèi)部包含了四個(gè)D觸發(fā)器，各輸入、輸出管腳圖見下頁(yè)。156CLRD

CPQCLRD

CPQCLRD

CPQCLRD

CPQ1Q1D2Q2DGND4Q4D3Q3D時(shí)鐘清零UCC公用清零公用時(shí)鐘74LS175管腳圖157+5VD1D2D3D4

CLRCP&1&2&3清零CP賽前先清零0輸出為零發(fā)光管不亮158D1D2D3D4

CLRCP+5V&1&2&3清零CP1反相端都為11開啟159D1D2D3D4

CLRCP&1&2&3清零CP+5V若有按鈕被按下=1=000被封其它按鈕按下沒(méi)反應(yīng)1607.5.1寄存器

寄存器是計(jì)算機(jī)的主要部件之一，用來(lái)暫時(shí)存放數(shù)據(jù)或指令。有數(shù)碼寄存器和移位寄存器兩種。7.5時(shí)序邏輯電路組合邏輯電路：任一時(shí)刻的輸出僅取決于該時(shí)刻的輸入，而與過(guò)去的輸入輸出無(wú)關(guān)。時(shí)序邏輯電路：任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而與過(guò)去的狀態(tài)有關(guān)。數(shù)字邏輯電路根據(jù)其工作特點(diǎn)和結(jié)構(gòu)的不同可分為兩大類：1611.數(shù)碼寄存器四位數(shù)碼寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取數(shù)脈沖接收脈沖(CP)WR（write)RD（read)1622.移位寄存器

所謂“移位”，就是在每個(gè)移位脈沖的作用下，寄存器所存各位數(shù)據(jù)，向左或向右移動(dòng)一位。根據(jù)移位方向，常把它分成左移寄存器、右移寄存器

和雙向移位寄存器三種：寄存器左移(a)寄存器右移(b)寄存器雙向移位(c)163

根據(jù)移位數(shù)據(jù)的輸入－輸出方式，又可將它分為串行輸入－串行輸出、串行輸入－并行輸出、并行輸入－串行輸出電路結(jié)構(gòu)：FFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出164QD3QQ3D2QD1QD0移位脈沖CPX串行輸出Q1Q2Q0四位串入–并出的右移寄存器：D1＝Q2D2＝Q3D3＝XD0＝Q1XCPQ3Q1Q2Q0110001110001011010111110也可實(shí)現(xiàn)串入串出165VCCQAQBQCQDM1M0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194右移串行輸入左移串行輸入并行輸入雙向移位寄存器74LS194(了解)166VCCQAQBQCQDM1M0CP16151413121110913456782QAQBQCQDCPM1M0CLRLDCBARABCDRLCLRGND74LS1940111100011011直接清零保持右移(從QA向右移動(dòng))左移(從QD向左移動(dòng))并入CLRCPM1M0功能1677.5.2計(jì)數(shù)器

計(jì)數(shù)器是數(shù)字電路和計(jì)算機(jī)中廣泛應(yīng)用的一種邏輯部件，可累計(jì)輸入脈沖的個(gè)數(shù)，可用于定時(shí)、分頻、時(shí)序控制等。0000計(jì)數(shù)器CPQ1Q0Q2Q30001001000110100010101100111100010011010101111001101111011110000二進(jìn)制計(jì)數(shù)器1680000計(jì)數(shù)器CPQ1Q0Q2Q30001001000110100010101100111100010010000十進(jìn)制計(jì)數(shù)器0000計(jì)數(shù)器CPQ1Q0Q2Q30001001000110100010101100111＊＊＊＊0000Ｎ進(jìn)制計(jì)數(shù)器1690000計(jì)數(shù)器CPQ1Q0Q2Q30001001000110100010101100000加法計(jì)數(shù)器0000計(jì)數(shù)器CPQ1Q0Q2Q30110減法計(jì)數(shù)器010101000011001000010000170觸發(fā)器觸發(fā)器觸發(fā)器觸發(fā)器Q3Q2Q1Q0CP觸發(fā)器觸發(fā)器觸發(fā)器觸發(fā)器Q3Q2Q1Q0CP異步計(jì)數(shù)器同步計(jì)數(shù)器CCCCCCCC171分類加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器(按計(jì)數(shù)功能)異步計(jì)數(shù)器同步計(jì)數(shù)器(按計(jì)數(shù)脈沖引入方式)

二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器

N

進(jìn)制計(jì)數(shù)器(按計(jì)數(shù)制)172

計(jì)數(shù)器一、分析用穩(wěn)態(tài)觸發(fā)器構(gòu)成的時(shí)序電路（計(jì)數(shù)器）如：JK觸發(fā)器、D觸發(fā)器二、用各種類型的中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器會(huì)分析會(huì)設(shè)計(jì)173分析步驟：1）首先判斷是同步還是異步；2）根據(jù)所給電路圖寫出各觸發(fā)器輸入端的邏輯表達(dá)式；3）根據(jù)邏輯表達(dá)式和觸發(fā)器的邏輯功能，列寫邏輯狀態(tài)轉(zhuǎn)換表。由初始狀態(tài)開始分析，直至初始狀態(tài)再次出現(xiàn)為止；4）說(shuō)明計(jì)數(shù)器的功能，即是幾進(jìn)制數(shù)。一、用雙穩(wěn)態(tài)觸發(fā)器構(gòu)成的計(jì)數(shù)器174分析圖示電路是幾進(jìn)制計(jì)數(shù)器。解：1）各級(jí)觸發(fā)器的時(shí)鐘來(lái)源不同，除第一級(jí)時(shí)鐘脈沖輸入端由外加計(jì)數(shù)脈沖控制外，其余各級(jí)時(shí)鐘脈沖輸入端與前一級(jí)的輸出端相連。各觸發(fā)器動(dòng)作時(shí)刻不一致，是異步計(jì)數(shù)器。例如：1752）根據(jù)所給電路圖寫出各觸發(fā)器輸入端的邏輯表達(dá)式J2=K2=1J1=K1=1J0=K0=13）根據(jù)邏輯表達(dá)式和觸發(fā)器的邏輯功能，列寫邏輯狀態(tài)轉(zhuǎn)換表注意各觸發(fā)器的動(dòng)作時(shí)刻每來(lái)一個(gè)計(jì)數(shù)脈沖，Q０輸出翻轉(zhuǎn)一次；當(dāng)Q０由１變０時(shí)，Q１輸出翻轉(zhuǎn)一次；當(dāng)Q１由１變０時(shí)，Q2輸出翻轉(zhuǎn)一次。176J2K2J1K1J0K00001111110010011111110100101111110110111111111001001111111011011111111101101111111111111111110001111110010001772分頻4分頻8分頻

每個(gè)觸發(fā)器翻轉(zhuǎn)的時(shí)間有先后，與計(jì)數(shù)脈沖不同步C12345678Q0Q1Q217800010001100101010１1１01１１4）狀態(tài)轉(zhuǎn)移圖5)綜上分析，該電路為異步八進(jìn)制（加法）計(jì)數(shù)器。179分析圖示電路是幾進(jìn)制計(jì)數(shù)器。例：解：1）由圖可見是一個(gè)同步計(jì)數(shù)器，CP下降沿觸發(fā)。2）列寫輸入端的邏輯表達(dá)式：J2=K2=Q1Q0J1=K1=Q0J0=K0=1180Q0：來(lái)一個(gè)CP，翻轉(zhuǎn)一次；Q1：當(dāng)Q0＝1時(shí)，來(lái)一個(gè)CP，翻轉(zhuǎn)一次；Q2：只有當(dāng)Q1Q0＝11時(shí)，來(lái)一個(gè)CP，翻轉(zhuǎn)一次。分析：CP是下降沿觸發(fā)181CPQ2nQ1nQ0nJ2K2J1K1J0K0Q2n+1

Q1n+1

Q0

n+1

Q1Q0Q1Q0Q0Q0

初態(tài)控制端次態(tài)000001010011100101110111001010011100101110111000000011001111000011111111000011001111000011111111123456783）列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過(guò)程。1118200010001100101010１1１01１１４）狀態(tài)轉(zhuǎn)移圖５）綜上分析，該電路為同步八進(jìn)制（加法）計(jì)數(shù)器。1831）CP同時(shí)加到觸發(fā)器F0和F2的脈沖輸入端，而F1的脈沖輸入端與Q0相連，因而是異步計(jì)數(shù)器。分析圖示電路是幾進(jìn)制計(jì)數(shù)器。例：解：2）寫出輸入端的邏輯表達(dá)式J2=Q1Q0，K2

＝1

J1=K1

＝1

J0=Q2

，K0

＝1

3）列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過(guò)程184CPQ2nQ1nQ0nJ2K2J1K1J0K0Q2n+1

Q1n+1

Q0

n+1

初態(tài)控制端次態(tài)Q1Q0Q21111123450000010100111000111110111110111111111110111010010100111000004）檢驗(yàn)其能否自動(dòng)啟動(dòng)？另有三種狀態(tài)101、110、111是否在計(jì)數(shù)循環(huán)內(nèi)，如果這些狀態(tài)經(jīng)若干個(gè)時(shí)鐘脈沖能夠進(jìn)入計(jì)數(shù)循環(huán)，稱為能夠自行啟動(dòng)。

111111101000

110011101010101011101010185結(jié)論：經(jīng)檢驗(yàn)，可以自動(dòng)啟動(dòng)。0001000110010101011101115）狀態(tài)轉(zhuǎn)換圖6）綜上分析，上圖電路為異步五進(jìn)制（加法）計(jì)數(shù)器。186二-五-十進(jìn)制計(jì)數(shù)器74LS90四位同步二進(jìn)制計(jì)數(shù)器74LS161二、用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)電路187四位同步二進(jìn)制加法計(jì)數(shù)器74LS161簡(jiǎn)化符號(hào)D3D2D1D0數(shù)據(jù)輸入端Q3Q2Q1Q0數(shù)據(jù)輸出端P、T計(jì)數(shù)控制端Co進(jìn)位輸出端CP脈沖出入端異步清零端同步置數(shù)端1881）只要CR＝0，不管有無(wú)CP及其他輸入端的狀態(tài)如何，計(jì)數(shù)器被直接置“0”，即Q3Q2Q1Q0=0000。異步清零：若，即輸入低電平，不管其他輸入端如何，觸發(fā)器的輸出全部為0，說(shuō)明的優(yōu)先級(jí)別最高。清零和時(shí)鐘脈沖CP無(wú)關(guān)。（也稱直接清零）1892）在CR=1的條件下，當(dāng)LD=0時(shí),電路處于置數(shù)狀態(tài)。在CP↑的作用下,D3D2D1D0端所加的數(shù)據(jù)d3d2d1d0被并行送到計(jì)數(shù)器的Q3Q2Q1Q0端，使Q3Q2Q1Q0=d3d2d1d0。置數(shù)操作必須有CP的上升沿相配合，稱為同步置數(shù)。1903）在CR=LD=1的條件下，當(dāng)T=P=1時(shí)，電路實(shí)現(xiàn)計(jì)數(shù)功能，計(jì)數(shù)器的模值M=16，Q3Q2Q1Q0從0000計(jì)到1111。當(dāng)計(jì)數(shù)器計(jì)到1111時(shí)，進(jìn)位輸出端CO

輸出為1，其他狀態(tài)時(shí)CO

輸出為0。1914）在CR=LD＝1的條件下，只要P、T兩端有一端為“0”，電路就不計(jì)數(shù)而進(jìn)入保持狀態(tài)。但注意，如果T＝0，則進(jìn)位輸出端CO

也為“0”。192如何用模值為N的中規(guī)模計(jì)數(shù)器構(gòu)成模值為M的計(jì)數(shù)器？N>MN<M√×方法：（1）反饋置“0”法（2）反饋置數(shù)法193（1）反饋置“0”法（反饋復(fù)位法）

利用計(jì)數(shù)器的復(fù)位端（清零端）構(gòu)成任意進(jìn)制計(jì)數(shù)器。在一個(gè)大模值計(jì)數(shù)器的基礎(chǔ)上，根據(jù)所要設(shè)計(jì)的計(jì)數(shù)器的模值M，從觸發(fā)器的輸出端引出狀態(tài)反饋去控制計(jì)數(shù)器的復(fù)位端（清零端），強(qiáng)迫計(jì)數(shù)器停止當(dāng)前計(jì)數(shù)并清零，以實(shí)現(xiàn)計(jì)數(shù)值從0到M-1的M進(jìn)制計(jì)數(shù)器。

利用置零法組成任意進(jìn)制計(jì)數(shù)器的方法：根據(jù)所要實(shí)現(xiàn)計(jì)數(shù)器的模值M，求出置零條件，置零條件等于模值M中為1的位所對(duì)應(yīng)的各觸發(fā)器輸出端Q，通過(guò)一定的邏輯關(guān)系與清零端相連，如果是低電平置零，采用與非邏輯，高電平置零采用與邏輯。194000000010010001101000101011001111000100110101011（1100）用一片74LS161構(gòu)成十六以內(nèi)的任意進(jìn)制計(jì)數(shù)器例：用74LS161構(gòu)成十二進(jìn)制計(jì)數(shù)器（反饋置0法）過(guò)渡態(tài)M=1100

注意：1100只是一個(gè)非常短暫的瞬態(tài)，它只起到置零的作用，應(yīng)忽略它的狀態(tài)輸出。195(2)反饋置數(shù)法（或置位法，同步置數(shù)法）

置數(shù)法是通過(guò)給計(jì)數(shù)器重復(fù)置入某個(gè)數(shù)值的方法跳過(guò)MMAX－M個(gè)狀態(tài)，從而得到模M計(jì)數(shù)器。方法一：利用計(jì)數(shù)器的輸出代碼進(jìn)行反饋置數(shù)例：用74LS161構(gòu)成十二進(jìn)制計(jì)數(shù)器（反饋置數(shù)法）196<0000000100100011010001010110011110001001101010110000M-11&1若預(yù)置數(shù)為0，則反饋條件為M-1省略非門后反饋條件仍唯一時(shí)，可將非門省略197Q0Q1Q2Q374LS161LDPTCPD0D1D2D3CO11<1000100110101011110011011110111100000001001000111000&11若預(yù)置數(shù)不是0，則需按狀態(tài)轉(zhuǎn)換圖找出反饋條件注意：不能省略兩個(gè)非門19810100010001010110011110001001101010111100110111101111N=16-M方法二：利用計(jì)數(shù)器的進(jìn)位輸出信號(hào)Co進(jìn)行反饋置數(shù)Q0Q1Q2Q374LS161LDPTCPD0D1D2D3CO11<199S92

Q374LS90

>CP1S91R01R02Q2Q1Q0>CP0二－五－十進(jìn)制計(jì)數(shù)器74LS90功能簡(jiǎn)述：當(dāng)S91=S92=1時(shí)，異步置