現(xiàn)代電工電子技術(shù) 課件 第12、13章 門電路與組合邏輯電路、觸發(fā)器及時序邏輯電路

第十二章門電路與組合邏輯電路§12.1常用邏輯門電路

第12章門電路與組合邏輯電路§12.3組合電路的分析與設(shè)計§12.4常用組合邏輯電路§12.1常用邏輯門電路門電路的作用：實現(xiàn)邏輯關(guān)系的電子電路。主要類型：與門、或門、非門；與非門、或非門、異或門等門電路的輸出狀態(tài)與賦值對應(yīng)關(guān)系：正邏輯：高電位對應(yīng)“1”；低電位對應(yīng)“0”。混合邏輯：輸入用正邏輯、輸出用負邏輯；或者輸入用負邏輯、輸出用正邏輯。一般采用正邏輯負邏輯：高電位對應(yīng)“0”；低電位對應(yīng)“1”。在數(shù)字電路中，電壓值為多少并不重要，只要能判斷高低電平即可。100VVcc

V

V#一、概述開關(guān)元件二極管反向截止：開關(guān)接通開關(guān)斷開三極管（C,E)飽和區(qū)：截止區(qū)：開關(guān)接通CEB開關(guān)斷開

正向?qū)ǎ篊EB門(電子開關(guān))滿足一定條件時，電路允許信號通過

開關(guān)接通。開門狀態(tài)：關(guān)門狀態(tài)：條件不滿足時，信號通不過

開關(guān)斷開。#1、二極管與門FD1D2AB+12V邏輯函數(shù)(uD=0.3V)二、常用邏輯門電路邏輯變量

ABF000010100111&ABF邏輯符號真值表邏輯式F=AB#邏輯函數(shù)邏輯變量邏輯符號真值表邏輯式2、二極管或門FD1D2AB-12VuAuBuF1ABF

ABF000011101111F=A+B§12.1#3、三極管非門嵌位二極管R1DR2AF+12V+3VuAuF3V0.30V3.3邏輯變量邏輯函數(shù)邏輯符號1AF真值表A

F

0

1

1

0

邏輯式F=A§12.1#附:門電路的常見邏輯符號

與門

或門

非門

F=A?B

F=A+B&ABFABFABFABF1ABFABF+A1FAFAFAF除了基本的門電路以外，還有幾種復合門電路新符號舊符號§12.1#

復合門電路:由基本門電路組合而成。

復合門與非門或非門與或非門異或門同或門與門+非門或門+非門與門+或門+非門常用不太常用復合門的符號？？§12.1#

復合門電路與非門邏輯符號邏輯式＆1ABF＆ABF或非門AB≥1F1ABF≥1＆＆1≥1ABCDF與或非門F=AB+CDF=AB＆≥1ABCDF=1ABF=AB+AB異或門同或門=1ABF=AB+AB§12.1參見教材#&ABF符號功能表三態(tài)門的符號及功能表&ABF符號功能表三態(tài)門電路使能端高電平起作用使能端低電平起作用E1E2E3公用總線０１０ABC工作時，E1、E2、E3分時接入高電平，將不同數(shù)據(jù)（A、B、C）分時送至總線。三態(tài)門主要作為TTL電路與總線間的接口電路。三態(tài)門的作用？？？§12.1#＆≥1ABCDF&ABF≥1ABFA1F&ABFABF≥1=1ABF=1ABFF=ABF=A+BF=AF=ABF=A+BF=AB+CD=AB+AB=AB+AB與門或門非門與非門或非門與或非門異或門同或門常用的門&ABF三態(tài)門HOME復習§12.1#各種門可以有多個輸入端三輸入端與門三輸入端或門&ABFC≥1ABFCF=ABCF=A+B+C

&ABFCF=ABCCF=A+B+C

≥1ABF還有很多，此處略……..§12.1#典型集成門電路的結(jié)構(gòu)與特點以TTL與非門為例+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

結(jié)構(gòu)特點：輸入和輸出端結(jié)構(gòu)都采用了半導體晶體管，稱之為:Transistor—TransistorLogic。即TTL電路一、結(jié)構(gòu)#1.任一輸入為低電平（0.3V）時“0”1V不足以讓T2、T5導通+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

二、工作原理三個PN結(jié)導通需2.1Vuo=5-uR2-ube3-ube4

3.4V

高電平！邏輯關(guān)系：任0則1#+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導通電位被嵌在2.1V全反偏1V截止2.輸入全為高電平（3.4V）時邏輯關(guān)系：全1則0輸入、輸出的邏輯關(guān)系式：飽和uF=0.3V#三、TTL與非門的特點：3.由三極管構(gòu)成，可以做成集成電路。1.只需一個工作電源(+5V)。2.輸出典型值高電平為3.4V、低電平為0.3V。TTL與非門在使用時多余輸入端的處理：接+5V。懸空（懸空視為“1”）輸入端并聯(lián)使用。

一般UOH2.4V

UOL

0.4V便認為合格。

閾值電壓UT=1.4V當只有兩個輸入信號A、B時，

C為多余端&ABFC+5V#其它問題數(shù)字集成電路共分兩大類：TTL電路CMOS電路Transistor—TransistorLogicCO-MetallicOxideSemiconductor（互補金屬氧化物半導體）TTL電路CMOS電路工作速度高，帶負載能力強；工作電源+5V；多余端可以懸空，懸空視為“1”。功耗低，抗干擾能力強；工作電源+3~18V；多余端不可以懸空。#

概述邏輯電路組合邏輯電路時序邏輯電路特點：輸出只取決于當前的輸入。組成：門電路，不存在記憶元件。特點：輸出取決于當前的輸入和原來的狀態(tài)。組成：組合電路、記憶元件。#HOME給定邏輯圖得到邏輯功能分析§12.3組合電路的分析與設(shè)計一、組合電路的分析1.由給定的邏輯圖寫出輸出端的邏輯表達式。分析步驟：2.化簡邏輯表達式。3.寫出真值表（有時可略）。4.確定邏輯功能。#HOME例1：分析下圖的邏輯功能。

&&&ABF同或門ABF001010100111真值表功能：當兩個變量取值相同時，函數(shù)為1，取值不同時函數(shù)為0。#HOME§12.3例2：分析下圖的邏輯功能。

&&&&ABF異或門功能：兩變量相同時，F(xiàn)為“0”，兩變量相異時，F(xiàn)為“1”#HOME§12.3例3：分析下圖的邏輯功能。

特點：

M=1時選通A路信號；

M=0時選通B路信號。信號選通電路BMF&&&A1MABF00000011010001111000101011011111真值表#HOME§12.3設(shè)計：

給定邏輯功能畫出邏輯圖設(shè)計二、組合電路的設(shè)計1.首先指明變量取“0”“1”的含義。設(shè)計步驟：2.根據(jù)給定的邏輯要求，列出真值表。3.用卡諾圖化簡寫出最簡表達式。4.根據(jù)最簡邏輯表達式畫出邏輯電路。#HOME§12.3例：設(shè)計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。1.首先指明變量取“0”“1”的含義。

A

B

C

F

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

真值表A、B、C按下時為“1”，不按時為“0”。輸出是F，多數(shù)贊成時是“1”，否則是“0”。HOME列出真值表3.用卡諾圖寫出最簡表達式ABC0001111001BCABAC§12.34.根據(jù)邏輯表達式畫出邏輯圖。&1&&ABCFHOME需要三個與門，一個或門ABBCCA§12.3&&&&ABCF要求用與非門設(shè)計電路HOME將與或式轉(zhuǎn)變?yōu)榕c非式：§12.3一、編碼器1.二進制編碼器二進制編碼器的作用：將一系列信號狀態(tài)轉(zhuǎn)換成二進制代碼。HOME§12.4常用組合邏輯電路所謂編碼就是賦予選定的一系列二進制代碼以固定的含義。n位二進制代碼有2n種不同的組合，可以表示2n個信號。

編碼器I0

I7Y0Y1Y28個信號3位二進制數(shù)例如8線-3線編碼器§12.42.二—

十進制編碼器二---十進制編碼器的作用：將十個狀態(tài)（對應(yīng)于十進制的十個代碼）編制成BCD碼。十個輸入需要幾位輸出？四位設(shè)輸入低電平有效，則真值表如下：HOME輸入十個狀態(tài)二-十進制編碼器F3I0

I9F0F1F2二進制代碼§12.4

按此表達式設(shè)計一鍵控8421編碼器10個按鍵分別是0~9作為輸入，四位二進制碼作為輸出。

二-十進制編碼器簡化真值表#HOME§12.4+5VR0123456789&F3&F2&F1&F1000100100011010001010110011110001001鍵控編碼器8421#HOME§12.4二、譯碼器1.二進制譯碼器二進制譯碼器的作用：將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼是編碼的逆過程，即將某二進制翻譯成電路的某種狀態(tài)。

譯碼器Y0A0An-1Ym-1Y1二進制代碼一組高低電平信號#HOME§12.4例：用與非門設(shè)計2-4線譯碼器。“–”表示低電平有效。真值表輸入控制端輸出&&&&A1A0#HOME§12.4輸入控制端輸出&&&&A1A0

A1

A0

1

X

X

1

1

1

1

0

0

0

0

1

1

1

0

0

1

1

0

1

1

0

1

0

1

1

0

1

0

1

1

1

1

1

0

2-4線譯碼器

74LS139的內(nèi)部線路74LS139的功能表“–”表示低電平有效#§12.474LS139管腳圖一片139種含兩個2-4譯碼器#HOME§12.42.顯示譯碼器二---十進制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用人們習慣的十進制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件。bcdefga#HOME§12.4abcdfgabcdefg111111001100001101101e

七段顯示器件的工作原理：#HOME§12.4真值表Fa同樣，可求出Fb~FgABCD0001111000011110bcdefga#HOME§12.474LS48與七段顯示器件的連接：bfacdegbfacdegBIDCBA+5V§12.4三、加法器例：A=1101,B=1001，計算A+B。11011001+011010011加法運算的基本規(guī)則：(1)逢二進一。(2)最低位是兩個數(shù)最低位的疊加，不需考慮進位。(3)其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進位。(4)任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進位。用半加器實現(xiàn)用全加器實現(xiàn)#HOME§12.41.半加器半加運算不考慮從低位來的進位。設(shè)：A---加數(shù)；B---被加數(shù)；S---本位和；C---進位。真值表#HOME邏輯圖=1&ABSC∑ABCS邏輯符號CO§12.42.全加器：an---加數(shù)；bn---被加數(shù)；cn-1---低位的進位；sn---本位和；cn---進位。真值表#HOME§12.4邏輯符號邏輯圖1anbncn-1sncns'=1=1&&#HOMEanbncn-1sncn∑CO2.全加器：§12.4第十二章結(jié)束＆≥1ABCDF&ABF≥1ABFA1F&ABFABF≥1=1ABF=1ABFF=ABF=A+BF=AF=ABF=A+BF=AB+CD=AB+AB=AB+AB與門或門非門與非門或非門與或非門異或門同或門常用的門&ABF三態(tài)門HOME復習#

第十二章習題解答HOMECMOS電路如圖所示，已知輸入信號的波形，試寫出輸出信號F的波形。A1FAF＆ABFFABHOME#&ABFCCMOS電路如圖所示，已知輸入信號的波形，試寫出輸出信號F的波形?！?ABFAFABCBF#HOME49第十三章觸發(fā)器及時序邏輯電路50第十三章觸發(fā)器及時序邏輯電路§13.1RS觸發(fā)器§13.2JK觸發(fā)器§13.3D觸發(fā)器§13.4觸發(fā)器功能的轉(zhuǎn)換§13.5寄存器§13.6計數(shù)器§13.7脈沖分配器51概述觸發(fā)器的功能：形象地說，它具有“一觸即發(fā)”的功能。在輸入信號的作用下，它能夠從一種穩(wěn)態(tài)(0或1)轉(zhuǎn)變到另一種穩(wěn)態(tài)(1或0)。觸發(fā)器的特點：有記憶功能的邏輯部件。輸出狀態(tài)不只與現(xiàn)時的輸入有關(guān)，還與原來的輸出狀態(tài)有關(guān)。觸發(fā)器的分類：按功能分：有RS觸發(fā)器、D型觸發(fā)器、JK觸發(fā)器、T型等按觸發(fā)方式分：電平觸發(fā)方式、主從觸發(fā)方式和邊沿觸發(fā)方式52兩個輸入端§13.1RS觸發(fā)器&G1&G2反饋兩個輸出端一、基本RS

觸發(fā)器反饋正是由于引入反饋，才使電路具有記憶功能!輸入有4種情況：00111001輸出Q和Q互為相反邏輯所以只有兩種狀態(tài)：“0”態(tài)Q=0Q=1“1”態(tài)Q=1Q=0#RDSD53輸入RD=0,SD=1時若原狀態(tài)為“0”態(tài)：11001010輸出仍保持“0”態(tài)：&a&b若原態(tài)為“1”態(tài)：01111010輸出變?yōu)椤?”態(tài)：置“0”！&a&bQ=0Q=1Q=0Q=1Q=0Q=1Q=1Q=0#§13.154輸入RD=1,SD=0時若原狀態(tài)：10101001輸出變?yōu)椋?a&b若原狀態(tài)：00110101輸出保持：&a&b置“1”！§13.155輸入RD=1,SD=1時若原狀態(tài)：10111001輸出保持原狀態(tài)：若原狀態(tài)：01110110輸出保持原狀態(tài)：&a&b&a&b保持！§13.156輸入RD=0,SD=0時0011輸出：全是1注意：當RD、SD同時由0變1時,翻轉(zhuǎn)快的門輸出變?yōu)?，另一個不得翻轉(zhuǎn)。因此，該狀態(tài)為不定狀態(tài)。&a&b基本觸發(fā)器的功能表復位端置位端邏輯符號

Q保持原狀態(tài)0110不定狀態(tài)11011000RDSD§13.157QQRDSDabRDSD二、同步RS觸發(fā)器cdRSCP“同步”的含義：RS觸發(fā)器的動作與時鐘CP同步。直接清零端直接置位端輸出端輸入端§13.1RS觸發(fā)器直接清零端置位端的處理平時常為1平時常為1§13.1.258CP=0時011觸發(fā)器保持原態(tài)CP=1時&a&b&c&dCP111&a&b&c&dCP11§13.1.259同步RS觸發(fā)器的功能表簡化的功能表Qn+1為新狀態(tài)，Qn

為原狀態(tài)邏輯符號RDSDRSCQ基本觸發(fā)器的功能表

Q保持原狀態(tài)0110不定狀態(tài)11011000RDSD§13.1.260CP＝1時：主觸發(fā)器打開，從觸發(fā)器封鎖三、主從RS觸發(fā)器CP＝0時：主觸發(fā)器封鎖，從觸發(fā)器打開動作特點：時鐘下降沿觸發(fā)F主F從QQR2S2CCPQQQ'Q'R1S1CCP§13.1RS觸發(fā)器§13.1.3RDSDCQRS

功能表邏輯符號61§13.2JK觸發(fā)器邏輯符號RDSDCQKJ功能表該觸發(fā)器帶有直接置位復位端下降沿觸發(fā)例1：畫出主從JK

觸發(fā)器輸出端波形圖JK

Qn+1

00Qn11Qn01

0

10

1

CPJKQ62§13.3D觸發(fā)器功能表例：畫出D觸發(fā)器的輸出波形。CPDQ邏輯符號RDSDDCQ該觸發(fā)器帶有直接置位復位端上升沿觸發(fā)6313.4觸發(fā)器功能的轉(zhuǎn)換一、T'觸發(fā)器功能：每來一個脈沖，輸出狀態(tài)翻轉(zhuǎn)一次，也叫計數(shù)器QQRSCCPQQ功能表RDSDCQT邏輯符號:二、T觸發(fā)器CPQTT觸發(fā)器的時序波形T'和T觸發(fā)器64時序圖J

QCPKJQ

保持T65JKQQCPQ2JKQQCPQ1CP例2：假設(shè)初始狀態(tài)Qn=0，畫出Q1和Q2的波形圖Q1Q2?

看懂邏輯符號；?

熟練使用功能表。66原態(tài)為“0”原態(tài)為“1”Q=0Q=1Q=0Q=1Q=0Q=1Q=1Q=0#§13.1.1RDSD=10RDSD=01原態(tài)為“0”原態(tài)為“1”Q=0Q=1Q=0Q=1Q=0Q=1Q=1Q=01101010&a&b1010100111067

觸發(fā)器課后習題6813-1

對于基本RS觸發(fā)器，若輸入波形如下，試分別畫出原態(tài)為0和原態(tài)為1對應(yīng)時刻的Q端和Q端波形tSDtRDQQ原態(tài)為001原態(tài)為1QQ106913-2試分析圖示邏輯電路的功能，說明它是什么類型的觸發(fā)器，畫出它的邏輯符號?！?≥1功能表Qn+100不定1110不定QnQnRDSD000110110000011101110011根據(jù)功能表，此為RS觸發(fā)器邏輯符號DRDS#70Q#13-4主從型RS觸發(fā)器各輸入信號如下圖所示，試畫出Q端和Q端的波形。RDCPSRQ7113-5在下圖所示輸入信號激勵下，試分別畫出TTL主從型和CMOS邊沿型JK

觸發(fā)器Q端的波形，（觸發(fā)器原態(tài)為0）CPJKTTL主從型CMOS邊沿型QQ#7213-6在下圖所示輸入信號激勵下，試畫出D

觸發(fā)器Q端的波形，（觸發(fā)器原態(tài)為0）。#CPDQ7313-7

兩個觸發(fā)器的特性表如下表所示，試說明表中各項操作的含義，并指出它們各是什么類型的觸發(fā)器。輸入輸出CPADRDSQn+1Qn+1↑00001↑10010↓φ00Qn

Qnφφ100

1φφ011

0φφ111

1遇上升沿，D=0時，Qn+1=0遇上升沿，D=1時，Qn+1=1遇下降沿，D無論什么，Qn+1不變無論其它輸入如何,只要RD=1,Qn+1=0無論其它輸入如何,只要SD=1,Qn+1=1當RD、SD同時為1,邏輯關(guān)系混亂邏輯符號RDSDDCQD觸發(fā)器，上升沿觸發(fā)，置位、復位端高電平有效7413-10

判斷圖示電路是什么功能的觸發(fā)器，并寫出其特性方程1&&≥1JKCPAQQAQAQ+AQAQAQn+1000110

11Qn（J=K）+AQAQ00111001可以看出，輸出總是與輸入A相同，顯然是D觸發(fā)器邏輯符號DCQ#特性方程：Qn+1=A7513-11

試畫出Q1與Q2端的波形。從圖中可看出：D1=Q2

，D2=Q1RDABRQ1Q1DQ2Q2DRABQ1Q276復位端置位端RDSDRSCQ

Q保持原狀態(tài)0110不定狀態(tài)11011000RDSD簡化的功能表1.基本RS

觸發(fā)器2.同步RS觸發(fā)器77邏輯符號RDSDCQKJ功能表RDSDDCQ4.D觸發(fā)器3.JK觸發(fā)器785.T觸發(fā)器6.T觸發(fā)器QKJCPTQKJCP1T為0時，保持；T為1時，狀態(tài)翻轉(zhuǎn)計數(shù)功能7.D觸發(fā)器QKJCPD179§13.5寄存器§13.6計數(shù)器§13.7脈沖分配器

第十三章時序邏輯電路作為重點！80時序電路的特點：具有記憶功能。時序電路的基本單元：觸發(fā)器。概述§13.5寄存器81Q0Q1Q2CP§13.6計數(shù)器一、計數(shù)器功能的分析Q2CPQ1Q0RDCPQ2Q1Q0對應(yīng)十進制數(shù)狀態(tài)轉(zhuǎn)換表波形圖：00000100112010230113410045101561106711178000012345678通過分析可知該計數(shù)器為：8進制異步加法計數(shù)器如何知道是異步？脈沖不同時作用于各觸發(fā)器，所以是異步方式工作。如何知道是幾進制？看圖：看表：到幾歸0就是幾進制！如何知道是加法還是減法？看表：對應(yīng)十進制數(shù)是遞增的是加法！第一個脈沖過后例182§13.6計數(shù)器一、計數(shù)器功能的分析Q1Q0狀態(tài)轉(zhuǎn)換表：波形圖：000011132102301140005113CP12345通過分析可知該計數(shù)器為：4進制異步減法計數(shù)器CPQ1Q0對應(yīng)十進制數(shù)Q0CPRDQ1Q0例2異步計數(shù)器的特點：在異步計數(shù)器內(nèi)部，觸發(fā)器的觸發(fā)信號不完全一樣，即各個觸發(fā)器狀態(tài)變換的時間先后不一，故被稱為“異步計數(shù)器”。83計數(shù)脈沖1.寫出控制端的邏輯表達式J2=Q1Q0，K2

＝1

J1=K1

＝1

J0=Q2

，K0

＝1

分析步驟：（法一）Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CP§13.2計數(shù)器一、計數(shù)器功能分析例32.寫出各觸發(fā)器的狀態(tài)方程逢CP（）逢Q0（）逢CP（）逢CP（）逢Q0（）逢CP（）3.填寫狀態(tài)轉(zhuǎn)換表Q1Q2Q1Q00000010Q2Q0011200123011341004500005進制異步加法計數(shù)器CPQ2Q1Q0十進制數(shù)84Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CP000001111101111101111111111101110150000111111.寫出控制端的邏輯表達式分析步驟：（法二）例3J2=Q1Q0,K2

＝1

J1=K1

＝1

J0=Q2

，K0

＝1

2.填寫狀態(tài)轉(zhuǎn)換表1010010230114100012340CP

Q2

Q1

Q0

J2=K2=J1=K1=J0=K0=Q1Q01111Q2十進制數(shù)5進制異步加法計數(shù)器85Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&CP分析步驟：例42.填寫狀態(tài)轉(zhuǎn)換表1.寫出控制端的表達式J2=K2=Q1Q0J1=K1=Q0J0=K0=10011110000000011000011111111000011001111000011111111000011CPQ2

Q1

Q0

J2＝K2＝

J1＝K1＝J0＝1K0＝1Q1Q0Q1Q0Q0Q0十進制數(shù)001010011001110110111000012345670123456788進制同步加法計數(shù)器86計數(shù)器功能分析總結(jié)異步方式：波形圖狀態(tài)表同步方式：控制端方程狀態(tài)表混合方式：狀態(tài)方程控制端方程狀態(tài)表Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CPCPQ2Q2J2K2Q1Q1J1K1Q0Q0J0K0&CP87ABCDPCPLDCrQCCQAQBQCQDTT1161二、用T1161構(gòu)成任意進制計數(shù)器1.復位法例1用T1161構(gòu)成M=12進制計數(shù)器。解：12對應(yīng)的二進制碼為QD

QC

QB

QA=1100用此碼給計數(shù)器復位＆“1”“1”“1”脈沖輸入端12進制計數(shù)器利用Cr端88ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”脈沖輸入端10進制7進制＆ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”＆脈沖輸入端011110101.復位法1.復位法例2例389二、用T1161構(gòu)成任意進制計數(shù)器2.置數(shù)法——狀態(tài)譯碼置數(shù)法例4用T1161構(gòu)成M=12進制計數(shù)器。ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”脈沖輸入端＆解：當輸出為“M-1”即1011時，應(yīng)送出一個有效置位信號，一旦第M個脈沖一到，計數(shù)器被置成0000。利用LD端12進制對M-1譯碼90ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”脈沖輸入端＆ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”脈沖輸入端＆9進制狀態(tài)譯碼置數(shù)法例5例66進制狀態(tài)譯碼置數(shù)法M-1=8=1000M-1=5=010191二、用T1161構(gòu)成任意進制計數(shù)器2.置數(shù)法——進位輸出置數(shù)法例7用T1161構(gòu)成M=12進制計數(shù)器。ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”脈沖輸入端1解：當?shù)贛

個脈沖來到時，應(yīng)利用QCC送出一個有效置位信號，一旦第M+1個脈沖一到，計數(shù)器被置成16-M。利用LD端和QCC端12