第8章 門電路和組合邏輯電路

8.1邏輯代數(shù)與邏輯門電路8.3常見組合邏輯電路第8章門電路和組合邏輯電路

8.2組合邏輯電路的分析與設計2.會分析和設計簡單的組合邏輯電路;1.理解數(shù)字電路信號的特點；3.了解幾個常用電路的功能。本章要求模擬信號：隨時間連續(xù)變化的信號模擬信號數(shù)字信號電子電路中的信號正弦波信號t三角波信號t如：速度、溫度、壓力等僅關心其大小量值脈沖信號

是一種躍變信號，并且持續(xù)時間短暫。尖頂波t矩形波t

處理數(shù)字信號的電路稱為數(shù)字電路，它注重研究的是輸入、輸出信號之間的邏輯關系。脈沖幅度A脈沖上升沿tr

脈沖周期T脈沖下降沿tf

脈沖寬度tp

實際脈沖信號及部分參數(shù)：A0.9A0.5A0.1AtptrtfT實際的矩形波脈沖信號正脈沖：脈沖躍變后的值比初始值高負脈沖：脈沖躍變后的值比初始值低如：0+3V0-3V正脈沖0+3V0-3V負脈沖數(shù)字電路的特點：總之：數(shù)字電路根據(jù)脈沖信號的有無、個數(shù)、寬度、頻率進行工作，故，抗干擾能力強，精確度高。1、在數(shù)字電路中，晶體管一般工作在截止區(qū)和飽和區(qū)，起開關的作用。有、無；高、低可以用“1”和“0”表示。2、數(shù)字電路中研究信號間的邏輯關系以反映電路的邏輯關系，或著硬件電路實現(xiàn)某種邏輯關系。3、數(shù)字電路與模擬電路的分析方法不同，采用邏輯狀態(tài)表、邏輯函數(shù)、布爾代數(shù)、卡諾圖、特征方程、狀態(tài)轉換圖等分析數(shù)字電路。8.1邏輯代數(shù)與邏輯門電路

邏輯代數(shù)（又稱布爾代數(shù)），它是分析設計邏輯電路的數(shù)學工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種，分別稱為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數(shù)量的大小，而是表示兩種相互對立的邏輯狀態(tài)。

邏輯代數(shù)所表示的是邏輯關系，而不是數(shù)量關系。這是它與普通代數(shù)的本質區(qū)別。1.常量與變量的關系8.1.1邏輯代數(shù)運算法則及化簡2.邏輯代數(shù)的基本運算法則自等律0-1律重疊律還原律互補律交換律普通代數(shù)不適用！證:結合律分配律A+1=1

AA=A.反演律吸收律(1)A+AB=A(2)A(A+B)=A對偶式對偶關系：

將某邏輯表達式中的與(?)換成或

(+)，或(+)換成與(?)，得到一個新的邏輯表達式，即為原邏輯式的對偶式。若原邏輯恒等式成立，則其對偶式也成立。（3）（4）對偶式3.邏輯代數(shù)化簡

由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復雜；若經過簡化，則可使用較少的邏輯門實現(xiàn)同樣的邏輯功能。從而可節(jié)省器件，降低成本，提高電路工作的可靠性。------------原則！利用邏輯代數(shù)變換，可用不同的門電路實現(xiàn)相同的邏輯功能。化簡方法公式法卡諾圖法例1：化簡例2：化簡（2）配項法（1）并項法例3：化簡（3）加項法（4）吸收法吸收例4：化簡

邏輯門電路是數(shù)字電路中最基本的邏輯元件。

所謂門就是一種開關，它能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。8.1.2邏輯門電路的基本概念

基本邏輯關系為“與”、“或”、“非”三種。下面通過例子說明邏輯電路的概念及“與”、“或”、“非”的意義。220V+-設：開關斷開、燈不亮用邏輯“0”表示，開關閉合、燈亮用邏輯“1”表示。邏輯表達式：

Y=A?B1.“與”邏輯關系“與”邏輯關系是指當決定某事件的條件全部具備時，該事件才發(fā)生。000101110100ABYBYA狀態(tài)表BY220VA+-2.“或”邏輯關系

“或”邏輯關系是指當決定某事件的條件之一具備時，該事件就發(fā)生。邏輯表達式：

Y=A+B狀態(tài)表000111110110ABY3.“非”邏輯關系

“非”邏輯關系是否定或相反的意思。邏輯表達式：Y=A狀態(tài)表101AY0Y220VA+-R實現(xiàn)以上等邏輯關系的電子電路-----邏輯門電路（二極管、三極管的實現(xiàn)，無觸點）二極管“與”門電路

(1)電路(2)工作原理輸入A、B、C全為高電平“1”，輸出Y為“1”。輸入A、B、C不全為“1”，輸出Y

為“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表0V3V(3)邏輯關系：“與”邏輯即：有“0”出“0”，

全“1”出“1”邏輯表達式：

Y=ABC邏輯符號：&ABYC00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表二極管“或”門電路

(1)電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表3V3V-U12VRDADCABYDBC(2)工作原理輸入A、B、C全為低電平“0”，輸出Y為“0”。輸入A、B、C有一個為“1”，輸出Y

為“1”。(3)邏輯關系：“或”邏輯即：有“1”出“1”，

全“0”出“0”Y=A+B+C邏輯表達式：邏輯符號：ABYC≥100000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表晶體管“非”門電路+UCC-UBBARKRBRCYT

1

0截止飽和(2)邏輯表達式：Y=A“0”10“1”

(1)電路“0”“1”AY“非”

門邏輯狀態(tài)表邏輯符號1AY與非門電路有“0”出“1”，全“1”出“0”“與”門&ABCY&ABC“與非”門00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表邏輯表達式：Y=ABC1Y“非”門4.

基本邏輯門電路的組合或非門電路Y≥1ABC“或非”門1Y“或”門ABC>1有“1”出“0”，全“0”出“1”00010010101011001000011001001110ABYC“或非”門邏輯狀態(tài)表Y=A+B+C邏輯表達式：“非”門ABC&1&D>1Y與或非門電路Y=A·B+C·D邏輯表達式：>1&&YABCD邏輯符號8.1.3集成邏輯門電路

TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點，目前分立元件電路已被集成電路替代。TTL門電路CMOS門電路Y=ABC邏輯表達式：Y&ABC“與非”門74LS00、74LS20管腳排列示意圖&&1211109814133456712&&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND(a)74LS001211109814133456712&&UCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20(b)8.2組合邏輯電路的分析與設計

組合邏輯電路：任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關。組合邏輯電路框圖X1XnX2Y2Y1Yn......組合邏輯電路輸入輸出

(1)由邏輯圖寫出輸出端的邏輯表達式(2)運用邏輯代數(shù)化簡或變換(3)列邏輯狀態(tài)表(4)分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：8.2.1組合邏輯電路的分析(1)寫出邏輯式例1：分析下圖的邏輯功能A

B.Y=ABAB

.A?B化簡A

B

=AB+AB&&11BAY&

(2)列邏輯狀態(tài)表Y=AB+AB(3)分析邏輯功能

輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”)

,可用于判斷各輸入端的狀態(tài)是否相同。=AB邏輯式

=1ABY邏輯符號=ABABY0011001001118.2.2組合邏輯電路的設計根據(jù)邏輯功能要求邏輯電路設計

(1)由邏輯要求，列出邏輯狀態(tài)表

(2)由邏輯狀態(tài)表寫出邏輯表達式

(3)簡化和變換邏輯表達式

(4)畫出邏輯圖設計步驟如下：例：設計一個三人(A、B、C)表決電路。每人有一按鍵，如果贊同，按鍵，表示“1”；如不贊同，不按鍵，表示“0”。表決結果用指示燈表示，多數(shù)贊同，燈亮為“1”，反之燈不亮為“0”。

(1)列邏輯狀態(tài)表

(2)寫出邏輯表達式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”對應于Y=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”則取其反變量(如A)。

0000

A

B

C

Y0010010001111000101111011111(3)用“與非”門構成邏輯電路在一種組合中，各輸入變量之間是“與”關系各組合之間是“或”關系

0000

A

B

C

Y0010010001111000101111011111三人表決電路&&&&ABCC&≥1&ABCY≥18.3常見組合邏輯電路

把二進制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。要表示N個信息所需的二進制代碼應滿足：

2n

Nn

位二進制代碼有2n

種組合，可以表示2n

個信息。1

位二進制代碼有0和1兩

種，可以表示2

個信息。8.3.1編碼器1.二進制編碼器將輸入信號編成二進制代碼的電路。2n個n位編碼器高低電平信號二進制代碼將十進制數(shù)0~9編成二進制代碼的電路2.二–

十進制(BCD)編碼器表示十進制數(shù)輸入！4位10個編碼器高低電平信號二進制代碼輸出！

列編碼表：四位二進制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示0~9十個數(shù)碼，最常用的是8421碼。8421BCD碼編碼表000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y30001110100001111000110110000000000111十六種狀態(tài)，取前十種狀態(tài)表示0~9十個數(shù)碼，去掉后六種狀態(tài)寫出邏輯式并化成“或非”門和“與非”門Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.

=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7畫出邏輯圖10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0

法二：十鍵8421碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K

×10S001S12S23S34S45S56S67S78S89S9001100優(yōu)先編碼器---略！8.3.2譯碼器和數(shù)字顯示譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。1.二進制譯碼器8個3位譯碼器二進制代碼高低電平信號輸入！輸出！例：利用譯碼器分時將采樣數(shù)據(jù)送入計算機總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作總線

2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作工作原理：(以A0A1=00為例)000脫離總線數(shù)據(jù)全為“1”2.

二-十進制顯示譯碼器

在數(shù)字電路中，常常需要把運算結果用十進制數(shù)顯示出來，這就要用顯示譯碼器。二十進制代碼譯碼器驅動器顯示器半導體（LED）數(shù)碼管、液晶數(shù)碼管、熒光數(shù)碼管等gfedcba

1）

半導體數(shù)碼管

由七段發(fā)光二極管構成例：共陰極接法a

b

c

d

e

f

g

01100001101101低電平時發(fā)光高電平時發(fā)光共陽極接法abcgdef+dgfecbagfedcba共陰極接法abcdefg

2）

七段譯碼顯示器Q3Q2Q1Q0agfedcb譯碼器二十進制代碼(共陰極)100101111117個4位七段顯示譯碼器狀態(tài)表gfedcbaQ3Q2Q1Q0a

b

c

d

efg00001111110000010110000100101101101200111111001301000110011