集成電路版圖設(shè)計(jì)項(xiàng)目化教程第2版居水榮課后參考答案

與版圖相關(guān)的集成電路制造工藝部分判斷題（√）1.多晶硅不僅可以作為柵材料，還可以作為局部互連材料，例如柵的互連。（╳）2.硅化鈦和硅化鉭常常用作金屬互連工藝中的反射層和阻擋層。（╳）3.集成電路互連常常用難熔金屬與多晶硅形成金屬硅化物，常用的難熔金屬銅、鋁等。（√）4.光刻技術(shù)是集成電路制造工序中的核心工序之一，直接影響器件的性能。（╳）5.影響半導(dǎo)體器件或者集成電路橫向尺寸的工藝過程是擴(kuò)散。（╳）6.一般情況下，光源的波長越長，分辨率越高。（√）7.可以通過增大數(shù)值孔徑來提高光刻的分辨率。（√）8.顯影液的選擇，必須要考慮到光刻膠的性質(zhì)。（√）9.投影式曝光比接近式曝光、接觸式曝光的分辨率更高一些。（√）10.為了有效的反射EUV光線，在掩膜制作時(shí)，需要在基體材料上覆蓋多層Mo/Si薄膜。（╳）11.制作MOS管結(jié)構(gòu)時(shí)，源漏雖然結(jié)構(gòu)完全對稱，但摻雜濃度不同。（√）12.多晶硅柵具有自對準(zhǔn)的功能。（√）13.鈍化層就是在晶圓表面覆蓋一層保護(hù)層。（╳）14.CMOS電極引出處必須進(jìn)行輕摻雜。（╳）15.PMOS通常做在P阱結(jié)構(gòu)中。（√）16.利用重?fù)诫s的多晶硅作為MOS管的柵，可以使得MOS電路特性得到改善，閾值電壓下降。（√）17.采用雙阱工藝，可以實(shí)現(xiàn)PMOS和NMOS的獨(dú)立控制。（√）18.通常只有某一波長范圍的光線才能使光刻膠發(fā)生化學(xué)反應(yīng)。（√）19.制作場氧區(qū)的時(shí)候，氮化硅的作用是作為LOCOS氧化時(shí)的掩蔽層。（╳）20.制備多晶硅之前先做一層薄氧，這層薄氧是柵氧。（╳）21.一般制備MOS管時(shí)，需要將柵氧做的比較厚，甚至達(dá)到幾千?。（╳）22.LOCOS工藝主要用于制作MOS管的柵氧結(jié)構(gòu)。（╳）23.CMOS制作時(shí)，源、漏、柵等結(jié)構(gòu)都做在場氧化區(qū)。（╳）24.制作MOS管時(shí)，一般先進(jìn)行源的注入，再進(jìn)行漏的注入。（√）25.掩模版一般是在石英玻璃涂抹上一定形狀的鉻等材料，形成明暗相間的圖形。（√）26.氮化硅作為絕緣介質(zhì)，可以得到比二氧化硅更高的擊穿電壓。（√）27.如果掩模版上絕大多數(shù)部分是不透光的區(qū)域，只有很少一部分透光，這種掩模版稱為亮場掩模版。（╳）28.當(dāng)掩模版上的圖形轉(zhuǎn)移到下方薄膜材料上時(shí)，必須要考慮到光刻膠的性質(zhì)（正膠還是負(fù)膠）。（√）29.多晶硅作為柵具有自對準(zhǔn)的功能，但由于它的電阻率比較高，因此通常需要進(jìn)行摻雜或者與難熔金屬形成硅化金屬。（√）30.MOS管的制作一般經(jīng)過阱區(qū)制作、有源區(qū)光刻、柵氧淀積、柵的淀積和光刻、源漏注入、接觸孔光刻、金屬淀積及反刻、鈍化等工藝。（√）31.CMOS是由PMOS和NMOS構(gòu)成，制作時(shí)可以時(shí)P阱結(jié)構(gòu)，還可以是N阱結(jié)構(gòu)，更可以是雙阱結(jié)構(gòu)。（√）32.形成接觸孔之前，需要先淀積一層PSG或BPSG材料，然后再該層材料上刻蝕出窗口作為接觸孔。（√）33.制備掩模版，基板一般采用高純石英玻璃。（╳）34.光刻時(shí)，必須將硅片與掩模版進(jìn)行對準(zhǔn)，不同的掩模版之間也要對準(zhǔn)，可以采用仔細(xì)觀察的方法。（╳）35.多晶硅柵的制備一般采用熱氧化方法或者CVD。（√）36.多晶硅不僅可以作為柵，還可以作為制備單晶硅的材料，也可以用作集成電路中的電阻。（√）37.利用三氯氫硅的氫還原法和硅烷熱分解法都可以制備多晶硅。（╳）38.當(dāng)前鋁柵已經(jīng)完全被多晶硅柵所取代。（√）39.STI技術(shù)相比LOCOS工藝，占地面積更小，而且不會(huì)產(chǎn)生鳥嘴效應(yīng)。（╳）40.CMOS電路是通過有源區(qū)進(jìn)行隔離的，屬于絕緣介質(zhì)隔離。選擇題（單選）1.集成電路制造中最重要的工藝是D，該工藝成本在整個(gè)晶圓加工過程中幾乎占到1/3。A.氧化B.刻蝕C.擴(kuò)散D.光刻2.極紫外光的光源波長是C。A.193nmB.228nmC.13nmD.135nm3.在曝光之前需要將掩膜版上的對準(zhǔn)記號(hào)與硅片上的對準(zhǔn)幾號(hào)對準(zhǔn)，該工序稱為A。A.對準(zhǔn)B.套刻C.光刻D.刻蝕4.利用光學(xué)鏡頭和晶圓之間的介質(zhì)，由水代替空氣的光刻技術(shù)稱為A。A.浸潤式光刻技術(shù)B.離軸照明技術(shù)C.移相掩膜技術(shù)D.接觸式光刻技術(shù)5.如果制作柵氧結(jié)構(gòu)，一般采用的方法是：D。A.濕氧氧化B.氫氧合成C.CVDD.干氧氧化6.通常，光刻的分辨率與波長之間的關(guān)系是A。A.波長越短，分辨率越高B.波長越短，分辨率越低C.波長與分辨率關(guān)系不大D.波長與分辨率之間的關(guān)系不確定7.氧化層中摻雜了硼雜質(zhì)，一般稱為：C。A.PSGB.BPSGC.BSGD.FSG8.MOS晶體管的源區(qū)、漏區(qū)及源、漏之間的溝道區(qū)域通常稱為A。A.有源區(qū)B.場區(qū)C.襯底區(qū)D.阱區(qū)9.顯影后，被曝光區(qū)域的光刻膠被去除，該種光刻膠稱為B。A.負(fù)膠B.正膠C.光刻抗蝕劑D.光阻10.我們利用LOCOS技術(shù)制作MOS中的A。A.場氧區(qū)B.源、漏C.柵D.有源區(qū)11.未進(jìn)行摻雜的二氧化硅薄膜，通常簡寫為：B。A.PSGB.USGC.BSGD.FSG12.兩層金屬之間的連接孔，通常稱為：C。A.引線孔B.接觸孔C.通孔D.插塞13.源漏注入之后，必須進(jìn)行C工藝，修復(fù)晶格損傷，激活雜質(zhì)。A.氧化B.快速熱處理C.退火D.擴(kuò)散14.光刻時(shí)，將掩模版直接放在晶圓表面，與表面的光刻膠接觸，該種光刻方式稱為：A。A.接觸式B.接近式C.投影式D.步進(jìn)式15.將圖形復(fù)印和刻蝕技術(shù)相結(jié)合的精密表面加工技術(shù)，稱為C。A.氧化B.刻蝕C.光刻D.擴(kuò)散16.在制作MOS管時(shí)，采用LOCOS工藝容易出現(xiàn)B。A.溝道效應(yīng)B.鳥嘴效應(yīng)C.寄生效用D.閂鎖效應(yīng)17.以下工藝中，方塊電阻是一個(gè)重要的參數(shù)，一般用于衡量B工藝中雜質(zhì)情況。A.氧化B.擴(kuò)散C.光刻D.刻蝕18.為了實(shí)現(xiàn)全局平坦化，在集成電路中，經(jīng)常采用B工藝。A.反刻B.CMPC.SOGD.高溫回流19.金屬間介質(zhì)的淀積，常常采用哪種方法？B。A.LPCVDB.PECVDC.熱氧化D.熱分解20.CMOS工藝中，將PMOS和NMOS的柵進(jìn)行局部互連的材料是A。A.多晶硅B.金屬鋁C.金屬銅D.鋁硅銅合金三、選擇題（多選）1.集成電路的制造工藝，需要采用隔離技術(shù)，常見的隔離方法有CD。A.外延隔離B.埋層隔離C.PN結(jié)隔離D.介質(zhì)隔離2.二氧化硅的作用有哪些？ABCD。A.選擇性擴(kuò)散的掩蔽層B.器件的保護(hù)和鈍化層C.隔離和絕緣介質(zhì)D.MOS管的絕緣柵材料3.集成電路互連常常用難熔金屬與多晶硅形成金屬硅化物，常用的難熔金屬有哪些?AB。A.鈦B.鉭C.金D.鋁4.光刻技術(shù)的三大要素是BCD。A.顯影液B.光刻膠C.掩模版D.曝光機(jī)5.CMOS制作時(shí)，常常用作鈍化層的材料是：AB。A.氮化硅B.二氧化硅C.多晶硅D.單晶硅6.以下方法中，哪些可以提高光刻的分辨率ABCD。A.利用透鏡減少衍射B.移相掩膜技術(shù)C.臨近效應(yīng)修正技術(shù)D.離軸照明技術(shù)7.光刻的工藝要求是ABCD。A.圖形完整，尺寸準(zhǔn)確B.套準(zhǔn)對準(zhǔn)，套準(zhǔn)精度高C.表面干凈D.具有一定的工藝寬容度8.光刻膠的主要性能指標(biāo)包括ABCD。A.抗蝕性B.靈敏度C.分辨率D.粘附性9.外延雙阱工藝的優(yōu)點(diǎn)包括ABCD。A.實(shí)現(xiàn)N阱和P阱獨(dú)立控制B.更平坦的表面C.做在阱區(qū)內(nèi)的器件可以減少受到α粒子輻射的影響D.抑制閂鎖效應(yīng)10.LOCOS技術(shù)的優(yōu)點(diǎn)ABC。A.實(shí)現(xiàn)隔離B.實(shí)現(xiàn)平坦化界面C.工藝簡單、便宜D.產(chǎn)生鳥嘴效應(yīng)填空題1.解決鋁互連中肖特基接觸的方法是在電極引出部分進(jìn)行重?fù)诫s。2.目前常用的柵材料是多晶硅。3.在集成電路中，將掩膜版上的圖形轉(zhuǎn)移到光刻膠上的圖形化工藝是光刻或光刻技術(shù)。4.將曝光后的硅片放入某種化學(xué)溶液后，部分光刻膠去除，該工序稱為顯影。5.利用激光產(chǎn)生等離子體源產(chǎn)生13nm的紫外波長進(jìn)行光刻的技術(shù)為EUV或極紫外線光刻。6.通過在光掩模的某些透明圖形上增加或者減少一個(gè)透明的介質(zhì)層，光波透過這個(gè)介質(zhì)層之后產(chǎn)生180°的相位差，以此來提高光刻的分辨率的技術(shù)稱為移相掩膜技術(shù)。7.光刻時(shí)需要多片掩膜版，每一掩膜版的圖形都需要進(jìn)行套刻對準(zhǔn)或套準(zhǔn)。8.LOCOS的含義是硅的局部氧化或局部氧化硅。9.STI的含義是淺溝槽隔離或淺槽隔離。10.LDD的含義是輕摻雜漏技術(shù)或漏輕摻雜技術(shù)。11.SOI的含義是絕緣襯底硅。12.常常用于絕緣介質(zhì)隔離的物質(zhì)是二氧化硅或SiO2。13.集成電路制作時(shí)，既采用雙極工藝，又采用CMOS工藝的技術(shù)稱為雙極-CMOS技術(shù)或Bi-CMOS技術(shù)。14.在高阻襯底上形成具有較高濃度的P阱和N阱，NMOS和PMOS分別做在這兩個(gè)阱區(qū)中的工藝稱為雙阱工藝。15.如果掩模版上絕大多數(shù)部分是不透光的區(qū)域，只有很少一部分透光，這種掩模版稱為暗場掩模版或暗版。16.常規(guī)光學(xué)光刻采用的光源一般是：紫外光或者UV。17.當(dāng)?shù)柚苯拥矸e在硅襯底上時(shí)，由于兩者的晶格系數(shù)相差比較大，界面會(huì)產(chǎn)生很大的應(yīng)力，因此常常在兩者之間加一緩沖層，一般緩沖層采用二氧化硅或SiO2。18.光刻膠根據(jù)溶解性的變化，可以分為正膠和負(fù)膠。19.高壓汞燈和準(zhǔn)分子激光常用于產(chǎn)生光刻工藝所需要的紫外光。20.通過將PMOS的柵和NMOS的柵連接到一起作為輸入，漏連接到一起作為柵，PMOS的源連接電源，NMOS的源接地，形成的器件結(jié)構(gòu)稱為CMOS，具有反相或倒相功能。半導(dǎo)體器件物理部分一、判斷題（×）1.集成電路制造用的半導(dǎo)體晶體硅材料，其晶體結(jié)構(gòu)屬于面心立方結(jié)構(gòu)。（×）2.常見的半導(dǎo)體材料，若受到光照的作用，其導(dǎo)電能力一般會(huì)下降。（√）3.半導(dǎo)體Si材料一般對溫度敏感，當(dāng)溫度上升時(shí)其電導(dǎo)率會(huì)上升。（√）4.在半導(dǎo)體材料中，受能量的作用，本征激發(fā)時(shí)電子與空穴是成對產(chǎn)生的。（×）5.N型Si半導(dǎo)體晶體材料，其費(fèi)米能級(jí)EF位于禁帶中心線Ei以下。（×）6.P型Si半導(dǎo)體材料，若材料的摻雜濃度越低，則費(fèi)米能級(jí)EF越靠近階帶頂。（√）7.半導(dǎo)體晶體材料中的缺陷——位錯(cuò)是一種線缺陷。（√）8.制造雙極型集成電路常用的晶向是<111>晶向。（×）9.制造MOS集成電路常用的晶向是<110>晶向。（×）10.對Si晶體材料而言，摻入三價(jià)元素硼會(huì)形成N型半導(dǎo)體，主要依靠電子導(dǎo)電。（√）11.對Si晶體材料而言，摻入五價(jià)元素磷會(huì)形成N型半導(dǎo)體，主要依靠電子導(dǎo)電。（√）12.半導(dǎo)體晶體Si材料的禁帶寬度Eg為1.12eV。（×）13.半導(dǎo)體晶體GaAs材料的禁帶寬度Eg約為3.4eV。（√）14.PN結(jié)最基本最重要的特性是單向?qū)щ娦浴＃ā蹋?5.PN結(jié)最重要的寄生效應(yīng)是寄生電容效應(yīng)。（√）16.若形成PN結(jié)的原始襯底材料的摻雜濃度越低，則該P(yáng)N結(jié)反偏時(shí)所對應(yīng)的空間電荷區(qū)寬度就越寬。（×）17.PN結(jié)一旦發(fā)生擊穿，就意味著該P(yáng)N結(jié)就徹底損壞了。（√）18.PN結(jié)擊穿主要包括雪崩擊穿、齊納擊穿。（√）19.當(dāng)通過PN結(jié)的信號(hào)頻率過高時(shí)，有可能使PN結(jié)喪失單向?qū)щ娦?。（√?0.從分類上講，PN結(jié)電容包括勢壘電容和擴(kuò)散電容。（√）21.MOS結(jié)構(gòu)指的是金屬氧化物半導(dǎo)體結(jié)構(gòu)的簡稱。（×）22.理想MOS結(jié)構(gòu)通常只需滿足以下兩個(gè)條件之一：不存在金半功函數(shù)差、柵介質(zhì)中不存在電荷、Si-SiO2界面不存在界面態(tài)。（×）23.無論是施加正偏壓還是反偏壓，MOS電容都是一種線性電容。（√）24.若是P型Si襯底的MOS結(jié)構(gòu)，當(dāng)其柵極施加正偏壓時(shí)，半導(dǎo)體表面附近的能帶會(huì)向下彎曲。（√）25.若是N型Si襯底的MOS結(jié)構(gòu)，當(dāng)其柵極施加正偏壓時(shí)，半導(dǎo)體表面附近會(huì)形成一層電子積累層。（×）26.NPN型晶體管的發(fā)射區(qū)和集電區(qū)都是N型半導(dǎo)體，所以可以互換使用。（×）27.雙極型晶體管的工作電流越大，那么該晶體管的電流放大能力也就越強(qiáng)。（√）28.一般而言，NPN型晶體管的集電區(qū)摻雜濃度越低，則該晶體管的BVCBO就越高。（√）29.MOS晶體管的閾值電壓VT是指溝道區(qū)半導(dǎo)體表面恰好達(dá)到強(qiáng)反型時(shí)所施加的柵源電壓。（√）30.MOS晶體管的跨導(dǎo)gm可以用來表征柵電壓對其溝道電流的控制能力，若跨導(dǎo)越大，則表示這種控制能力也越強(qiáng)。二、選擇題（D）1.關(guān)于半導(dǎo)體的晶體結(jié)構(gòu)，以下說法中正確的是ASi是閃鋅礦結(jié)構(gòu)B單晶硅中原子排列整齊，各部分的物理性質(zhì)和化學(xué)性質(zhì)都相同C多晶硅中的Si原子排列短程有序，所以在集成電路制造中不使用D晶胞是晶體結(jié)構(gòu)中最小的周期性重復(fù)單元（A）2.半導(dǎo)體晶體的基本特性不包括哪個(gè)A氣敏特性B摻雜特性C光敏特性D溫度特性（D）3.不會(huì)影響半導(dǎo)體本征載流子濃度ni的因素是A溫度B半導(dǎo)體的類型C禁帶寬度EgD摻雜情況（B）4.P型半導(dǎo)體A可以由施主雜質(zhì)磷原子摻雜得到B是以空穴作為多數(shù)載流子的晶體材料C在熱平衡狀態(tài)下的空穴濃度近似等于電子濃度D不可以轉(zhuǎn)變?yōu)镹型半導(dǎo)體（B）5.已知Si中摻有硼雜質(zhì)，且摻雜濃度為1017/cm3，則A這是N-SiB該半導(dǎo)體中NA=1017/cm3C該材料中電子濃度為1017/cm3D該半導(dǎo)體的費(fèi)米能級(jí)在禁帶中線的上方（C）6.以下關(guān)于能帶說法正確的是A價(jià)帶一定是滿帶B導(dǎo)帶一定是空帶C能帶和能帶間不能有電子填充的叫禁帶D禁帶寬度指的是價(jià)帶到導(dǎo)帶的距離（C）7.半導(dǎo)體的摻雜濃度越高A載流子的遷移率越高B費(fèi)米能級(jí)越靠近導(dǎo)帶頂C則半導(dǎo)體的電導(dǎo)率也越高D載流子的擴(kuò)散速度越快（B）8.以下說法中正確的是A半導(dǎo)體中的缺陷密度越高，則少子壽命就越長B向半導(dǎo)體中摻金，會(huì)使少子壽命變短C半導(dǎo)體表面載流子復(fù)合幾率低于體內(nèi)復(fù)合幾率D如果沒有外部條件的作用，則半導(dǎo)體就不能從非平衡狀態(tài)恢復(fù)到平衡狀態(tài)（A）9.關(guān)于半導(dǎo)體中的載流子，以下說法不正確的是：A電子會(huì)在濃度梯度作用下逆著濃度差方向擴(kuò)散B空穴會(huì)在電場作用下沿電場方向漂移C電子會(huì)在電場作用下逆著電場方向漂移D空穴會(huì)在濃度梯度作用下沿濃度低的方向擴(kuò)散（C）10.以下關(guān)于PN結(jié)電容說法正確的是A正向偏壓增大時(shí)，勢壘電容CT減小B正向偏壓增大時(shí)，擴(kuò)散電容CD減小C反向偏壓增大時(shí)，勢壘電容CT減小D勢壘電容CT是一種固定電容（A）11.已知有一PN+結(jié)，通過降低NA，可以A增大勢壘區(qū)寬度B減小擊穿電壓C提高勢壘電容C并沒有什么影響（C）12.已知某PN結(jié)，其反向恢復(fù)時(shí)間tr為20ns，則施加在PN結(jié)上的信號(hào)頻率選以下哪個(gè)比較合適A60MHzB75MHzC20MHzD100MHz（C）13.平衡PN結(jié)形成過程中，AP區(qū)電子向N區(qū)擴(kuò)散B會(huì)形成從P區(qū)指向N區(qū)的自建電場C電子是在自建電場作用下向N區(qū)漂移D.P區(qū)側(cè)存在正空間電荷（A）14.一個(gè)以N-Si為襯底的理想MOS結(jié)構(gòu)A其閾值電壓應(yīng)該是負(fù)的B積累狀態(tài)時(shí)所施加的柵電壓應(yīng)該是負(fù)的C其襯底費(fèi)米勢應(yīng)該是正的D反型時(shí)，其空間電荷區(qū)中的電荷應(yīng)該是負(fù)的（B）15.有一支MOS晶體管，若不考慮柵金屬-半導(dǎo)體之間的功函數(shù)差及有效表面態(tài)電荷的影響時(shí)，其閾值電壓為1V，而實(shí)測其閾值電壓為-1V，則這支MOS晶體管應(yīng)當(dāng)A屬于增強(qiáng)型NMOS管B屬于耗盡型NMOS管C屬于增強(qiáng)型PMOS管D這是耗盡型PMOS管（A）16.增強(qiáng)型NMOS管的閾值電壓0，且當(dāng)VGSVT時(shí)，NMOS管才會(huì)導(dǎo)通。A大于、大于B大于、小于C小于、大于D小于、小于（D）17.以下關(guān)于MOS管說法正確的是AMOS管是電流控制型器件BMOS管工作時(shí)電子和空穴都參與導(dǎo)電C溫度上升會(huì)使導(dǎo)電因子變大D襯底偏置效應(yīng)會(huì)導(dǎo)致閾值電壓絕對值變大（A）18.關(guān)于雙極型晶體管（BJT）的基區(qū)，下面說法正確的是A基區(qū)寬度越薄，載流子傳輸過程中的損失越小B基區(qū)濃度越低，載流子傳輸過程中的損失越大C緩變基區(qū)結(jié)構(gòu)會(huì)降低晶體管的電流放大性能D以上說法都不正確（B）19.當(dāng)雙極型晶體管（BJT）的共發(fā)射極電流放大系數(shù)β下降到其低頻時(shí)的時(shí)，所對應(yīng)的信號(hào)頻率稱為AfTBfβCfαDfm（A）20.對于雙極型晶體管，以下效應(yīng)中不是由大電流所引起的有A基區(qū)寬變效應(yīng)B基區(qū)電導(dǎo)調(diào)制效應(yīng)C有效基區(qū)擴(kuò)展效應(yīng)D發(fā)射結(jié)電流集邊效應(yīng)三、填空題1.載流子在電場的作用下，產(chǎn)生的定向運(yùn)動(dòng)稱為漂移運(yùn)動(dòng)。2.降低半導(dǎo)體材料中的少子壽命τ，可以提高PN結(jié)二極管的開關(guān)速度；若直接在半導(dǎo)體材料中摻金，同樣可以提高PN結(jié)二極管的開關(guān)速度。3.擴(kuò)散電容是指擴(kuò)散區(qū)所積累的電荷隨外電壓變化而變化所產(chǎn)生的電容效應(yīng)，其大小會(huì)隨正向電壓的增加而增大。4.載流子在半導(dǎo)體體內(nèi)的復(fù)合方式主要分直接復(fù)合和間接復(fù)合。5.禁帶是指禁止電子占據(jù)的能量區(qū)間。6.PN結(jié)空間電荷區(qū)的寬度主要向低摻雜濃度一側(cè)擴(kuò)展。7.UD是指平衡PN結(jié)的接觸電勢差，其大小主要受溫度、材料以及摻雜濃度的影響。8.雙極型晶體管處于放大狀態(tài)時(shí)，其內(nèi)部載流子的傳輸過程可表述為：發(fā)射區(qū)發(fā)射載流子，經(jīng)過基區(qū)輸運(yùn)，集電區(qū)收集載流子。9.晶體管當(dāng)工作于放大區(qū)時(shí)，發(fā)射結(jié)正偏，集電結(jié)反偏。10.MOS結(jié)構(gòu)的全稱為：金屬氧化物半導(dǎo)體。11.對于以P型Si為襯底的理想MOS結(jié)構(gòu)，當(dāng)VG≥VT時(shí)，則半導(dǎo)體表面為強(qiáng)反型狀態(tài)，此時(shí)表面空間電荷區(qū)中的電荷主要有電子和受主離子。單選題摩爾定律中每一代集成電路上晶體管密度翻倍值是多少？ 1倍 2倍 3倍 4倍 A晶圓尺寸通常用英寸表示，十二英寸晶圓是指 晶圓半徑300mm 晶圓直徑300mm 晶圓半徑240mm 晶圓直徑240mm B芯片制造步驟的產(chǎn)品為 掩膜 GDSII文件 圓片 電路 C集成電路版圖設(shè)計(jì)屬于集成電路設(shè)計(jì)的 前端 中端 后端 輔助環(huán)節(jié) Cchiplogic系列軟件中主要用于數(shù)據(jù)保存的是 chiplayeditor chipanalyzer chipmanager chipdatacenter D集成電路再分析軟件其處理的主要對象是 GDSII文件 實(shí)物芯片照片 cadence中繪制的版圖 芯片電路圖 BLVS驗(yàn)證其主要功能是 驗(yàn)證版圖是否有電氣規(guī)則錯(cuò)誤 驗(yàn)證版圖是否符合設(shè)計(jì)規(guī)則 驗(yàn)證版圖和電路是否一致 驗(yàn)證寄生效應(yīng)的影響 Clinux中用于改變路徑的命令是 cd pwd mkdir cp Alinux中用于復(fù)制文件的命令是 cd pwd mkdir cp Dvi編輯器中保存退出的命令是 wq! wq :wq :q! Ccadence中庫管理由高到低分別是 庫-單元-視圖 庫-視圖-單元 單元-庫-視圖 單元-視圖-庫 A金屬、多晶、N+摻雜層、N阱四種材料制備的電阻中方塊電阻最小的是 金屬 多晶 N+摻雜層 N阱 A為減少失配，版圖上電阻條的寬度應(yīng)該 采用適中尺寸 采用較窄尺寸 采用較寬尺寸 根據(jù)實(shí)際采用不同尺寸 CMOS做電容使用時(shí)比較適合的工作狀態(tài)是 反型 積累 耗盡 以上都不是 B二極管版圖外圍環(huán)狀開缺口的原因是 圖形對稱 方便走線 方便繪制 增大電流 B三極管結(jié)構(gòu)中埋層的作用是 增大放大倍率 避免整流效應(yīng) 減小體電阻 使圖形對稱 C之所以同工藝中相同類型MOS管版圖圖形還有很大差異主要是因?yàn)?襯底類型不同 設(shè)計(jì)規(guī)則要求不同 工作電壓不同 器件的參數(shù)不同 D二多選題集成電路設(shè)計(jì)階段通常分為兩大步驟，它們是 流程設(shè)計(jì) 電路設(shè)計(jì) PCB設(shè)計(jì) 版圖設(shè)計(jì) B|D集成電路設(shè)計(jì)有哪些挑戰(zhàn)？ 要求所設(shè)計(jì)項(xiàng)目具有較高準(zhǔn)確性 要求所設(shè)計(jì)項(xiàng)目具有較高時(shí)效性 要求所設(shè)計(jì)項(xiàng)目具有可測試性 要求所設(shè)計(jì)項(xiàng)目與制造商之間借口良好 A|B|C|D集成電路版圖設(shè)計(jì)所需要掌握的知識(shí)中最重要的有哪些？ 電路原理及其分析 集成電路制造工藝相關(guān)知識(shí) 半導(dǎo)體器件原理相關(guān)知識(shí) 相關(guān)設(shè)計(jì)及仿真軟件 B|C集成電路版圖物理驗(yàn)證必須要做的步驟主要有哪些？ DRC ERC LVS SVS A|C同種工藝下，不同MOS管版圖形狀區(qū)別也很大，其主要的原因是因?yàn)?MOS管寬度參數(shù)不同 MOS管長度參數(shù)不同 MOS管襯底不同 MOS管柵極電壓不同 A|B集成電路版圖正向設(shè)計(jì)主要用到的工具軟件有 chiplogic系列軟件 cadencevirtuoso工具 spectre仿真工具 calibre驗(yàn)證工具 B|C|D下列運(yùn)行在unix平臺(tái)下的設(shè)計(jì)工具軟件有 chiplogic tenner cadencevirtuoso 華大九天empyrean C|Dcadencevirtuoso的主要功能有 電路原理圖繪制 電路仿真 版圖繪制及驗(yàn)證 寄生參數(shù)提取 A|B|C|D能夠運(yùn)行在個(gè)人電腦上的操作系統(tǒng)有 windows unix linux dos A|C|D能夠運(yùn)行集成電路設(shè)計(jì)軟件cadence的操作系統(tǒng)有 windows unix linux dos B|C建庫的三要素分別是 填寫庫名稱 選定庫路徑 選擇工藝文件使用方法 選擇參照庫 A|B|C用作集成電路中電容極板間介質(zhì)的主要材料有 SiC SiO2 SiN ONO B|C|D集成電路中的電容主要有 MOS電容 雙多晶電容 金屬-多晶電容 雙金屬電容 A|B|C|DMOS管版圖一般匹配原則有 彼此靠近 方向一致 環(huán)境相同 加大尺寸 A|B|C填空題集成電路版圖是一組[A]的圖形，各層版圖對應(yīng)[B]。 相互套合|不同工藝步驟版圖設(shè)計(jì)者要熟悉[A]條件和器件物理，并且要對[B]的工作原理有一定了解。 工藝|電路全定制設(shè)計(jì)和半定制設(shè)計(jì)相比，[A]設(shè)計(jì)的自動(dòng)化程度更高。 半定制設(shè)計(jì)DRC中文含義是[A]。 設(shè)計(jì)規(guī)則驗(yàn)證EDA的含義是：[A]。 電子設(shè)計(jì)自動(dòng)化linux系統(tǒng)中用于輸入命令的窗口叫[A]。 terminal虛擬機(jī)中l(wèi)inux系統(tǒng)連接本地windows磁盤的路徑是[A]。/mnt/hgfs/Dlinux中命令輸完以[A]結(jié)尾。 空格cadence的啟動(dòng)命令是[A]。 icfbcadence主界面的英文縮寫是[A]。 CIWCIW中的warning字體以[A]色表示，存在warning設(shè)計(jì)操作仍可進(jìn)行。 黃CIW中若出現(xiàn)[A]則必須要做出相應(yīng)處理后操作方可進(jìn)行。 error版圖上判斷MOS管的圖形特征是[A]。 多晶和有源區(qū)交疊加大MOS管尺寸的效果是可以提高[A]。 提高版圖精度二、真假題數(shù)字集成電路由CMOS器件構(gòu)成，模擬集成電路由雙極型器件構(gòu)成。 否數(shù)?；旌霞呻娐樊a(chǎn)品以Bi-CMOS產(chǎn)品居多 是設(shè)計(jì)相同電路的版圖，全定制設(shè)計(jì)通常比半定制設(shè)計(jì)占用更多面積。 否標(biāo)準(zhǔn)單元版圖其主要是用于大規(guī)模數(shù)字集成電路版圖的自動(dòng)布局布線。 是CadenceSE主要用于集成電路版圖自動(dòng)布局布線 是版圖設(shè)計(jì)所用的圖形工作站的硬件架構(gòu)和普通電腦基本一樣。 否通常公司工作站服務(wù)器用于存放cadence軟件，PC服務(wù)器用于存放chiplogic軟件。 是xmanager軟件是用于PC訪問unix服務(wù)器操作的。 是關(guān)閉linux系統(tǒng)可以直接點(diǎn)擊右上方的叉來關(guān)閉。 否虛擬機(jī)中的文件若轉(zhuǎn)存到本地windows下需要轉(zhuǎn)換格式。 否linux系統(tǒng)中terminal中所輸入的命令都是小寫。 是vi編輯器進(jìn)去編輯模式可以用insert進(jìn)行插入編輯 是當(dāng)cadence啟動(dòng)完成后，terminal不再使用，可以直接關(guān)閉。 否cadence的主界面不僅用來選取操作菜單，也是主要信息顯示界面。 是名為schematic的視圖代表的是該單元的版圖 否添加已有庫的界面需要先進(jìn)入librarypatheditor后才能進(jìn)入。 是刪除庫中單元需要先進(jìn)入librarypatheditor后才能進(jìn)行刪除操作。 否方塊電阻越大的材料制備的電阻阻值越大。 否所有多晶電阻不管圖形如何變化，其方塊電阻阻值都不變。 否若用于信號(hào)耦合雙多晶電容比MOS電容更為合適。 是二極管版圖通常做成環(huán)狀的原因是為了使電流流向比較均勻 是通常三極管版圖圖形比二極管版圖圖形要多一環(huán) 是P型增強(qiáng)型MOS管當(dāng)柵極加上正向偏壓后溝道出現(xiàn)，MOS管導(dǎo)通。 否版圖中MOS管溝道長度等于多晶的寬度。 否版圖中串聯(lián)MOS管的連接可以采用直接合并有源區(qū)來進(jìn)行連接。 是版圖中并聯(lián)MOS管的連接通常采用叉指方式進(jìn)行連接。 是簡答題版圖設(shè)計(jì)中電阻的圖形為何常用S型或蛇形？ 答：通過圖形形狀來增加電阻值簡述集成電路再分析的一般流程 答：1、芯片解剖拍照；2、版圖網(wǎng)表提取；3、輸入cadence中為何在建庫時(shí)候不選用第四種方法（donotneedprocessfile）建庫？ 答：因?yàn)槿绻x用第四種方法建庫后續(xù)將無法繪制版圖。單選題反相器電路中，NMOS管和PMOS管的柵極連接在一起，作為反相器的哪個(gè)端口 電源Vdd 接地端GND 輸入端 輸出端 C在組合電路中，NMOS管串聯(lián)實(shí)現(xiàn)的是什么邏輯 非邏輯 與邏輯 或邏輯 異或邏輯 B創(chuàng)建電路圖文件時(shí)，其視圖類型應(yīng)選擇以下哪種類型 Schematic Layout symbol A在建立版圖文件時(shí)，視圖類型是什么 Schematic Layout symbol B版圖進(jìn)行設(shè)計(jì)規(guī)則驗(yàn)證（DRC）的目的是什么 檢查是否有短路、斷路及懸空節(jié)點(diǎn) 檢查是否違反設(shè)計(jì)規(guī)則 檢查版圖和電路圖是否一致 B進(jìn)行LVS時(shí)，與電路文件進(jìn)行比較是是哪種視圖文件 電路文件 版圖文件 符號(hào)圖文件 提取文件 DDRC驗(yàn)證結(jié)果顯示“Metal1toMetal1spacing<0.5”，是違反了哪類設(shè)計(jì)規(guī)則 最小寬度 最小間距 最小間隙 最小交疊 B版圖網(wǎng)表中顯示“t4gnd!Inputoutput”信息，其中t代表什么含義 端口名 端口 端口類型 連線名 B版圖網(wǎng)表中顯示“t7Ainput”信息，說明端口A是什么類型的端口 輸入端口 輸出端口 雙向端口 A用四端器件繪制電路圖時(shí)，NMOS管和PMOS管的襯底連接正確的是 接到源端 接到漏端 NMOS管襯底接地，PMOS管襯底接電源 NMOS管襯底接電源，PMOS管襯底接地 C三端器件的襯底默認(rèn)與哪里連接 電源Vdd 接地端GND 源極 漏極 C若不進(jìn)行化簡，則邏輯式F=~（ABC）+~(ABD)需要用幾個(gè)CMOS門才能實(shí)現(xiàn) 1 2 3 4 D設(shè)計(jì)圖層時(shí)對圖層的命名原則是什么 根據(jù)個(gè)人喜好 與驗(yàn)證工具中的名稱相同 以常用圖層名稱命名 B二真假題在繪制版圖時(shí)，版圖的面積越小越好，所以要將NMOS管和PMOS管可以無限靠近 否建立版圖文件的命令和新建電路圖文件相同，都是File-New-Cellview 是版圖中MOS管的溝道長由多晶硅柵的寬度確定 是建立設(shè)計(jì)單元庫的目的是為了避免重復(fù)繪制那些反復(fù)在電路中用到的版圖單元 是LVS結(jié)果保存在si.out文件中，文件分別把版圖和電路圖的元器件、端口和連線的數(shù)目顯示出來，并顯示匹配情況。 是用DIVA進(jìn)行與非門LVS驗(yàn)證時(shí)，是用與非門的電路圖直接和版圖進(jìn)行比較。 否添加Pin端口時(shí)需要在LSW中選擇相應(yīng)的圖層，否則無法正確添加端口 是或非門版圖中NMOS管并聯(lián)，PMOS管串聯(lián) 是CMOS電路可以直接得到與門邏輯 否繪制復(fù)合邏輯門電路時(shí)，通過邏輯式化簡可能用一級(jí)電路就可以實(shí)現(xiàn)該邏輯 是NMOS管的襯底電位不可以直接加在圓片的P型襯底上，而是要繪制一個(gè)P型有源區(qū)，將引線孔放在P型有源區(qū)上 是PMOS管的襯底電位可以直接加在器件所在的N型阱區(qū)上。 否圖層的顏色決定了圖層的性質(zhì)和作用 否版圖布局布線時(shí)，可以考慮用有源區(qū)、多晶等材料完成布線 是Dracula的DRC驗(yàn)證是對版圖gds文件進(jìn)行驗(yàn)證，因此在進(jìn)行Dracula驗(yàn)證之前先生成版圖的GDS文件 是LVS驗(yàn)證完成后，需在版圖設(shè)計(jì)窗口選擇Launch-DraculaInteractive命令后，在新增的LVS菜單中選擇Setup命令，并輸入完整的LVS驗(yàn)證路徑才能查看LVS驗(yàn)證的錯(cuò)誤信息 是簡答題DRC驗(yàn)證結(jié)果顯示“Metal1toMetal1spacing<0.5”是什么錯(cuò)誤，如何修改？ 是兩條1鋁線的間距過小，小于最小寬度限制的0.5um。調(diào)整版圖中1鋁線的間距，使其大于等于0.5um如何用晶體管的連接方式實(shí)現(xiàn)復(fù)合邏輯門中的與、或、非的邏輯？ 通常先完成NMOS管的電路結(jié)構(gòu)，再按照對偶原則繪制PMOS電路。1.NMOS管串聯(lián)實(shí)現(xiàn)“與”邏輯2.NMOS管并聯(lián)實(shí)現(xiàn)“或”邏輯PMOS管連接方式相反3.輸出端實(shí)現(xiàn)“非”邏輯請簡述在繪制與或非門aoi21版圖時(shí)需要考慮哪些因素: 1.各晶體管尺寸需與電路圖中器件尺寸一致2.晶體管連接關(guān)系需與電路圖一致3.端口類型和端口名稱與電路圖一致4.合理布局布線單選題展現(xiàn)電路的邏輯電路連接的是哪種視圖模式 layout schematic symbol 都不是 B關(guān)于電路的層次，自下向上順序正確的是 晶體管級(jí)別-門級(jí)-門級(jí)以上 門級(jí)-門級(jí)以上-晶體管級(jí)別 晶體管級(jí)別-門級(jí)以上-門級(jí) 門級(jí)-晶體管級(jí)別-門級(jí)以上 ADescendRead命令的含義是 編輯下級(jí)視圖 只讀下級(jí)視圖 在當(dāng)前狀態(tài)下編輯 顯示當(dāng)前電路級(jí)別 B如果想在電路圖模式下編輯符號(hào)，可以選擇以下哪個(gè)命令 DescendEdit DescentRead EditinPlace ShowScope C版圖繪制應(yīng)該在哪個(gè)視圖中進(jìn)行 layout schematic symbol 都不是 A版圖繪制時(shí)一般用哪個(gè)圖層來實(shí)現(xiàn)器件連接 N-well n-select p-select metal D為了后續(xù)連接方便，信號(hào)端一般用什么圖層引出 active poly metal1 metal2 D電源線和地線一般用什么圖層來畫 active poly metal1 metal2 CClibre工具是由哪家公司出口的 Synopsys Cadence Metor 芯愿景 CAPR是什么意思 版圖驗(yàn)證 LVS驗(yàn)證 自動(dòng)布局布線 可測性設(shè)計(jì) C基本的布線原理有幾種 1 2 3 4 BPitch是指 網(wǎng)格間距 標(biāo)準(zhǔn)單元寬度 網(wǎng)格數(shù)量 標(biāo)準(zhǔn)單元高度 A為了節(jié)省空間，常采用共用（）原則 有源區(qū) 金屬 柵 N阱 D二、真假題電路符號(hào)可以告訴我們電路功能和特性，不能說明內(nèi)部結(jié)構(gòu) 是D觸發(fā)器是雙穩(wěn)態(tài)電路，可以存儲(chǔ)1位二進(jìn)制數(shù) 是CMOS傳輸門是由一個(gè)NMOS管構(gòu)成的 否功能仿真必須要在電路圖模式下進(jìn)行 否DRC是驗(yàn)證版圖與電路圖是否匹配 否修改LVS錯(cuò)誤時(shí)，一般先修改port錯(cuò)誤，再修改instance錯(cuò)誤 是同一種工藝中，標(biāo)準(zhǔn)單元的高度應(yīng)該都相同 是標(biāo)準(zhǔn)單元的寬度應(yīng)該是網(wǎng)格間距的整數(shù)倍 否標(biāo)準(zhǔn)單元中端口的引出只可以用通孔引出 否若要統(tǒng)一網(wǎng)格尺寸，一般采用芯片上尺寸要求最小的那個(gè)工藝層上的尺寸 否標(biāo)準(zhǔn)單元的高度應(yīng)該由一鋁的Pitch來決定 是標(biāo)準(zhǔn)單元內(nèi)部常用金屬2來做互連 否每個(gè)標(biāo)準(zhǔn)單元內(nèi)都必須設(shè)置襯底接觸孔 是簡答題Clibre工具可以實(shí)現(xiàn)哪些功能？答：可實(shí)現(xiàn)DRC、LVS、網(wǎng)表提取、寄生參數(shù)提取等。常見的DRC錯(cuò)誤有哪些，列舉3個(gè)答：線寬錯(cuò)誤、間距錯(cuò)誤、包圍錯(cuò)誤、交疊錯(cuò)誤、圖層錯(cuò)誤等單選題薄柵管ESD保護(hù)結(jié)構(gòu)的ESD保護(hù)能力通常為多少？ <1000 1000-2000 2000-3000 >3000 C最小驅(qū)動(dòng)反相器的寬長比為：P管2.4/1、N管1.8/1,那么其3倍驅(qū)動(dòng)能力的反向器的寬長比為 P管7.2/1、N管1.8/1 P管2.4/1、N管5.4/1 P管7.2/1、N管5.4/1 P管7.2/3、N管5.4/3 C反相器的版圖一般用到幾個(gè)pitch? 1 2 3 4 A一個(gè)四輸入的或非門，一般采用幾個(gè)pitch 3 4 5 6 C"根據(jù)計(jì)數(shù)脈沖的輸入方式不同可把計(jì)數(shù)器分為同步計(jì)數(shù)器和異步計(jì)數(shù)器二進(jìn)制、十進(jìn)制和任意進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)可逆計(jì)數(shù)器 A二、真假題晶閘管整流器ESD保護(hù)結(jié)構(gòu)中，PNPN結(jié)構(gòu)內(nèi)有NPN和PNP之間的負(fù)反饋，提供了良好ESD泄流通路，具有明顯的ESD保護(hù)性能 否場管做ESD保護(hù)的最大優(yōu)點(diǎn)是可以節(jié)省芯片面積 是場管的ESD能力跟其漏端面積有主要的關(guān)系，漏端面積越大其ESD能力越小 否全芯片ESD保護(hù)結(jié)構(gòu)和其他幾種保護(hù)相比，ESD保護(hù)能力較弱，但是面積較小。 否單元寬度超過整數(shù)個(gè)pitch單元（比如N個(gè)）一點(diǎn)，但又不到N+1個(gè)，那么還是要調(diào)用N+1個(gè)pitch單元 是反相器單元的P管的寬長比一般為N管的兩倍。 是與非門中，P管是并聯(lián)連接的，N管是串聯(lián)連接的 是為了布局布線更加方便，通常我們將與非門的各端口放在一直線上 否或非門中，P管是并聯(lián)連接的，N管是串聯(lián)連接的 否在設(shè)計(jì)與或非門標(biāo)準(zhǔn)單元時(shí)，輸出走線可能需要作一些改動(dòng) 是在設(shè)計(jì)與或非門標(biāo)準(zhǔn)單元時(shí)，為滿足DRC要求，通孔與多晶孔的擺放可能需要進(jìn)行修改 是或與非門通常和與或非門具有相同的pitch個(gè)數(shù) 是或與非的邏輯和與或非門類似，因此版圖設(shè)計(jì)時(shí)通?？梢詤⒖?是鎖存器是一種對脈沖邊沿敏感的存儲(chǔ)單元電路，它們可以在特定輸入脈沖邊沿作用下改變狀態(tài)。 否對于觸發(fā)器等比較大的數(shù)字單元，為了節(jié)省面積，版圖設(shè)計(jì)可以將同類型的串聯(lián)或并聯(lián)的MOS管進(jìn)行源/漏共享接法 是觸發(fā)器器是一種對脈沖邊沿敏感的存儲(chǔ)單元電路，它們可以在特定輸入脈沖邊沿作用下改變狀態(tài)。 是DRC的作用是與原理圖進(jìn)行對比，以檢查在版圖中實(shí)際形成的電路的與原理圖中的電路是否一致。 否分頻器版圖設(shè)計(jì)時(shí)，所有觸發(fā)器最好就近布局 是移位寄存器版圖設(shè)計(jì)時(shí)，所有觸發(fā)器最好就近布局 是移位寄存器中的觸發(fā)器大小對整個(gè)移位寄存器的版圖沒有什么影響 否三八譯碼器版圖設(shè)計(jì)時(shí)通常進(jìn)行單元的布局，然后根據(jù)線路連接關(guān)系進(jìn)行連線 是三八譯碼器版圖設(shè)計(jì)時(shí)，所有單元最好就近布局 是八三優(yōu)先編碼器版圖設(shè)計(jì)時(shí)通常進(jìn)行單元的布局，然后根據(jù)線路連接關(guān)系進(jìn)行連線 是八三優(yōu)先編碼器版圖設(shè)計(jì)時(shí)，所有單元無需就近布局 否簡答題簡述集成電路中輸入/輸出單元（I/O）單元的作用。 答："輸入單元主要承擔(dān)對內(nèi)部電路的保護(hù)|輸出單元擔(dān)負(fù)著對外的驅(qū)動(dòng)，因此需要提供一定的驅(qū)動(dòng)能力，防止內(nèi)部邏輯過負(fù)荷而損壞|輸出單元還承擔(dān)著內(nèi)外的隔離并且需要具備一定的邏輯功|輸出單元中的ESD保護(hù)功能也是必不可少的簡述對于一個(gè)存在多個(gè)地的電路系統(tǒng)應(yīng)該怎么來做ESD防護(hù)呢？ 答：對于存在ground1和ground2的多地系統(tǒng),應(yīng)該在ground1和ground2之間加入兩個(gè)二極管結(jié)構(gòu)，二級(jí)管首尾環(huán)形相連接，并相連接在兩個(gè)地之間簡述對于一個(gè)存在多個(gè)電源的電路系統(tǒng)應(yīng)該怎么來做ESD防護(hù)呢？ 答：對于有兩個(gè)電源系統(tǒng)VDD1和VDD2，應(yīng)該在VDD1和VDD2之間加入一個(gè)nmos管，其柵極是接地的，nmos管的源和漏版圖中都必須為ESD結(jié)構(gòu)，并且在兩個(gè)電源直接還需加入幾個(gè)二極管簡述在版圖中pitch的作用 答：建立一個(gè)pitch單元之后，之后每一個(gè)標(biāo)準(zhǔn)單元在建立其版圖的時(shí)候都以左圖這個(gè)pitch單元作為衡量標(biāo)準(zhǔn)，即確保該單元的寬度都是左邊pitch單元寬度的整數(shù)倍，方便布局布線簡述數(shù)據(jù)選擇器單元的功能 答：數(shù)據(jù)選擇器是指經(jīng)過選擇，把多個(gè)通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去，實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路簡述數(shù)據(jù)選擇器的工作原理 答：Y=`SB+SA，S是數(shù)據(jù)選擇控制端，S為0時(shí)選擇A，為1時(shí)選S擇B簡述SRAM后面加上靈敏度放大器的作用 答：SRAM后面加上靈敏度放大器，以從存儲(chǔ)單元讀出小信號(hào)，轉(zhuǎn)換成邏輯電平0和1，實(shí)現(xiàn)數(shù)據(jù)的有效讀出；是提高存儲(chǔ)器訪問速度的關(guān)鍵；同時(shí)可以減小位線上的電壓擺幅，可以顯著減小功耗簡述低電壓檢測電路的主要作用與原理？ 答：低電壓檢測電路是一種常用的電路模塊，用于檢測電路工作電壓值，當(dāng)小于某一個(gè)設(shè)定值時(shí)，輸出一個(gè)信號(hào)，控制電路中的部分邏輯，用于顯示、復(fù)位等操作。|低電壓檢測電路的核心模塊是一個(gè)比較器電壓基準(zhǔn)源通常具有較高的溫度和穩(wěn)定度主要體現(xiàn)在 答：不隨電源電壓變化|不隨溫度變化|不隨半導(dǎo)體工藝變化簡述帶隙基準(zhǔn)的產(chǎn)生的原理答：將與絕對溫度成正比例變化的電壓VT和與絕對溫度成反比例變化的PN結(jié)電壓VBE進(jìn)行線性組合從而產(chǎn)生帶隙電壓基準(zhǔn)源。簡述LDO線性穩(wěn)壓器的作用 答：LDO使用在其線性區(qū)域內(nèi)運(yùn)行的晶體管或場效應(yīng)管（FET），從應(yīng)用的輸入電壓中減去超額的電壓，產(chǎn)生經(jīng)過調(diào)節(jié)的輸出電壓，保證輸出電壓的穩(wěn)定。D508項(xiàng)目是一個(gè)典型的純數(shù)字電路？否D508項(xiàng)目的版圖設(shè)計(jì)中只需要用到布局布線工具否為滿足電路設(shè)計(jì)的要求，一個(gè)電路中的單元電路通常有幾種類型的寬長比，比如D508項(xiàng)目中的二輸入端與非門的P管、N管有1/0.5、2/0.5、3/0.8等幾種不同的寬長比類型，但這幾種類型的寬長比中肯定有一種是在電路中相對采用比較多的一種，假設(shè)1/0.5這種寬長比在D508項(xiàng)目中最多，那么1/0.5這種寬長比就被稱為D508項(xiàng)目中最常見的寬長比，請問是否正確？是在邏輯圖編輯工具中，為了實(shí)現(xiàn)邏輯圖之間的嵌套，通常采用的步驟是：首先建立最底層單元或模塊的邏輯圖和符號(hào)圖；然后在建立上一層邏輯圖的過程中采用Instance命令調(diào)用剛建好的最底層單元或模塊的符號(hào)；采用同樣方法建立更高層次的邏輯，就可以實(shí)現(xiàn)邏輯圖之間的嵌套，請問是否正確？是在模擬邏輯圖輸入過程中，通常選用Cadence自帶的analogLib中的管子是工藝文件通常被用在新建工藝庫時(shí)，在NewTechnologyLibrary窗口中的LoadASCIITechnologyFile選項(xiàng)里選擇填寫是如果需要修改工藝線提供的版圖層次，需要經(jīng)歷一下步驟：點(diǎn)擊icfb主界面中的TechnologyFileManager；在出現(xiàn)的窗口中點(diǎn)擊EditLayers；然后點(diǎn)擊Add選項(xiàng)，填寫所需添加層次的相關(guān)信息；最后后點(diǎn)擊OK和save；請問是否正確？是版圖輸入的設(shè)置不可以保存為文件以便調(diào)用否為了確保版圖單元的性能，通常在版圖設(shè)計(jì)時(shí)在阱內(nèi)加阱接觸；而在襯底上加襯底接觸是在版圖輸入時(shí)如果需要畫多個(gè)孔，只要在調(diào)用界面中的Rows（行）或者Columns（列）中填寫需要調(diào)用的個(gè)數(shù)，另外在DeltaY和DeltaX中填入Y方向、X方向這些PCO的間隔距離，就可以出現(xiàn)孔的陣列，這種調(diào)用方式稱為陣列調(diào)用，請問是否正確？是在層次化版圖輸入時(shí)有兩種下層單元的編輯方法，分別是DecendEdit和EditInPlace是在調(diào)用PDK中的MOS