第七章 抗干擾技術(shù)

第七章抗干擾技術(shù)7.1噪聲干擾的形成7.2硬件抗干擾技術(shù)7.3軟件抗干擾技術(shù)按噪聲產(chǎn)生原因分類：

1）放電噪聲

2）高頻振蕩噪聲

3）浪涌噪聲噪聲的定義：指電路或系統(tǒng)中出的非期望的電信號(hào)1、內(nèi)部噪聲源1)電路元器件產(chǎn)生的固有噪聲2）感性負(fù)載切換時(shí)產(chǎn)生的噪聲干擾3）接觸噪聲噪聲干擾的三個(gè)要素：噪聲源、對(duì)噪聲敏感的接收電路、噪聲源到接收電路間的耦合通道一、噪聲源2、外部噪聲源1）天體和天電干擾2）放電干擾3）射頻干擾4）工頻干擾二、噪聲的耦合方式1、靜電耦合（電容耦合）2、電磁耦合（電感性耦合）3、漏電耦合（電阻耦合）4、共阻抗耦合1、靜電耦合（電容耦合）由于兩個(gè)電路之間存在寄生電容，產(chǎn)生靜電效應(yīng)而引起的干擾2、電磁耦合（電感性耦合）電磁耦合是由于兩個(gè)電路間存在互感3、漏電耦合（電阻耦合）

是測(cè)試時(shí)由于絕緣不良，流經(jīng)絕緣電阻R的漏電流使電測(cè)裝置引起的干擾4、共阻抗耦合1）電源內(nèi)阻抗的耦合干擾當(dāng)用一個(gè)電源同時(shí)對(duì)幾個(gè)電路供電時(shí)，電源內(nèi)阻R0和電阻R就成為幾個(gè)電路的公共電阻，當(dāng)某一電路中電流的變化，在公共阻抗上產(chǎn)生的電壓就成了對(duì)其他電路的干擾源減少措施：減小電源內(nèi)阻，在電路中增加電源退耦濾波電路2）公共地線耦合干擾由于地線本身就有一定的阻抗，當(dāng)其中有電流通過(guò)時(shí)，在地線上必產(chǎn)生電壓，該電壓就成為對(duì)有關(guān)電路的干擾電壓3）輸出阻抗耦合干擾當(dāng)信號(hào)輸出電路同時(shí)向幾路負(fù)載供電時(shí)，任何一路負(fù)載電壓的變化都會(huì)通過(guò)線路公共阻抗耦合而影響其他路的輸出，產(chǎn)生干擾三、噪聲的干擾模式1、差模噪聲差模噪聲是指能夠使接收電路的一個(gè)輸入端相對(duì)另一個(gè)辦輸入端產(chǎn)生電位差的噪聲，這種噪聲通常與輸入信號(hào)串聯(lián)，也叫串模噪聲2、共模噪聲共模噪聲是相對(duì)于公共的電位基準(zhǔn)點(diǎn)，在系統(tǒng)的接收電路的兩個(gè)輸入端上同時(shí)出現(xiàn)的噪聲7.2硬件抗干擾技術(shù)7.2.1接地技術(shù)7.2.2屏蔽技術(shù)7.2.3長(zhǎng)線傳輸?shù)母蓴_及抑制7.2.4共模干擾的抑制硬件抗干擾技術(shù)第一節(jié)：接地技術(shù)“大地”（安全地）地“系統(tǒng)基準(zhǔn)地”（信號(hào)地）接地就是指在系統(tǒng)與某個(gè)電位基準(zhǔn)面之間建立低阻的導(dǎo)電通路。1、2、測(cè)控系統(tǒng)的中的地線種類（1）信號(hào)地：信號(hào)地是各種物理量信號(hào)源零電位的公共基準(zhǔn)地線。（典型電路圖）一、基本概念硬件抗干擾技術(shù)硬件抗干擾技術(shù)（2）模擬地：模擬地是模擬電路零電位的公共基準(zhǔn)地線。（3）數(shù)字地：數(shù)字地是數(shù)字電路零電位的公共基準(zhǔn)地線。（4）負(fù)載地：大功率負(fù)載或感性負(fù)載的地線。（5）系統(tǒng)地：系統(tǒng)接地就是使系統(tǒng)建立與大地的連接，使設(shè)備防止干擾并正常地工作。系統(tǒng)的接地應(yīng)當(dāng)注意以下幾點(diǎn)：參照設(shè)備的接地注意事項(xiàng)；設(shè)備外殼用設(shè)備外殼地線和機(jī)柜外殼相連；機(jī)柜外殼用機(jī)柜外殼地線和系統(tǒng)外殼相連；對(duì)于系統(tǒng)，安全接地螺栓設(shè)在系統(tǒng)金屬外殼上，并保持良好電氣連接；硬件抗干擾技術(shù)3、共地和浮地共地：系統(tǒng)與大地相連。共地系統(tǒng)與大地點(diǎn)位相同。一般的工業(yè)電子控制裝置宜采用共地系統(tǒng)，它有利于信號(hào)線的屏蔽處理，機(jī)殼接地可以免除操作人員的觸電危險(xiǎn)。浮地：系統(tǒng)不與大地相連。系統(tǒng)與大地之間無(wú)直流聯(lián)系，阻斷了干擾電路的通路，明顯地加大了測(cè)量電路放大器公共線與地(或機(jī)殼)之間的阻抗，因此浮地與共地相比能大大減小共模干擾電流。硬件抗干擾技術(shù)其缺點(diǎn)是該電路易受寄生電容的影響，而使該電路的地電位變動(dòng)和增加了對(duì)模擬電路的感應(yīng)干擾。一個(gè)折衷方案是在浮地與公共地之間跨接一個(gè)阻值很大的泄放電阻，用以釋放所積累的電荷。注意控制釋放電阻的阻抗，太低的電阻會(huì)影響設(shè)備泄漏電流的合格性。4、接地方式——單點(diǎn)接地與多點(diǎn)接地低頻電路中，布線和元件間的寄生電感影響不大，頻率小于1MHz時(shí)，因而常采用單點(diǎn)接地。單點(diǎn)接地有串聯(lián)接地和并聯(lián)接地兩種方式，如圖所示。硬件抗干擾技術(shù)硬件抗干擾技術(shù)串聯(lián)方式不利于噪聲的抑制，低頻電路非常適用并聯(lián)接地方式。

高頻電路中，布線元件間的寄生電感及分布電容將造成各接地線之間的耦合，影響比較突出，頻率處于1～10MHz之間時(shí)，若其地線長(zhǎng)度超過(guò)波長(zhǎng)的1/20一般采用多點(diǎn)接地。二、接地環(huán)路與共模干擾接地環(huán)路：當(dāng)信號(hào)源和系統(tǒng)地都接大地時(shí)，兩者之間就構(gòu)成了接地環(huán)路。硬件抗干擾技術(shù)硬件抗干擾技術(shù)相串聯(lián)作為放大器輸入信號(hào)的一部分，形成了噪聲干擾。這個(gè)干擾是由于兩個(gè)信號(hào)輸入電路上所加的共模電壓引起的，所以稱為共模干擾在信號(hào)源和放大器兩端接地的情況下，共模電壓是下列因素產(chǎn)生的：兩個(gè)接地點(diǎn)之間存在電位差，信號(hào)源對(duì)地存在某一電壓，低頻噪聲磁場(chǎng)在接地閉合回路中產(chǎn)生感性耦合以及噪聲對(duì)兩根信號(hào)傳輸線的容性和感性耦合。兩點(diǎn)接地如果改為單點(diǎn)接地，并保持信號(hào)源與地隔離。如圖所示。則干擾電壓為硬件抗干擾技術(shù)硬件抗干擾技術(shù)三、系統(tǒng)接地設(shè)計(jì)接地設(shè)計(jì)的兩個(gè)基本要求：1、消除各電路電流流徑一個(gè)公共地線阻抗時(shí)所產(chǎn)生的噪聲電壓2、避免形成接地環(huán)路，引進(jìn)共模干擾。系統(tǒng)接地設(shè)計(jì)包括：1、輸入信號(hào)傳輸線屏蔽接地點(diǎn)的選擇當(dāng)放大器接地而信號(hào)源浮地時(shí)硬件抗干擾技術(shù)硬件抗干擾技術(shù)硬件抗干擾技術(shù)當(dāng)信號(hào)源接地而放大器浮地時(shí)硬件抗干擾技術(shù)硬件抗干擾技術(shù)2、電源變壓器靜電屏蔽層的接地硬件抗干擾技術(shù)3、直流電源接地點(diǎn)的選擇不同性質(zhì)的電源地線不能任意互連，而應(yīng)分別匯集于一點(diǎn)，再與系統(tǒng)地相連接。4、印刷電路板的地線布局

(1)模擬地和數(shù)字地分設(shè)

（2）盡可能減少地線電阻

（3）系統(tǒng)復(fù)雜時(shí)，采取串聯(lián)單點(diǎn)接地方案5、機(jī)柜地線的布局（1）各個(gè)單元電路的各種地線不得混接，并與機(jī)殼浮離硬件抗干擾技術(shù)（2）單元電路板不多時(shí)，可采用并聯(lián)單點(diǎn)接地方案。（3）系統(tǒng)復(fù)雜時(shí)，采用串聯(lián)單點(diǎn)接地方案。第二節(jié)屏蔽技術(shù)1、靜電屏蔽：靜電屏蔽就是利用了與大地相連接的導(dǎo)電性良好的金屬容器，使其內(nèi)部的電力線不外傳，同時(shí)也不使外部的電力線影響其內(nèi)部。靜電屏蔽能防止靜電場(chǎng)的影響，用它可以消除或削弱兩電路之間由于寄生分布電容耦合而產(chǎn)生的干擾。

硬件抗干擾技術(shù)2、電磁屏蔽電磁屏蔽是采用導(dǎo)電良好的金屬材料做成屏蔽層，利用高頻干擾電磁場(chǎng)在屏蔽體內(nèi)產(chǎn)生渦流，再利用渦流消耗高頻干擾磁場(chǎng)的能量，從而削弱高頻電磁場(chǎng)的影響。若將電磁屏蔽層接地，則同時(shí)兼有靜電屏蔽的作用。也就是說(shuō)，用導(dǎo)電良好的金屬材料做成的接地電磁屏蔽層，同時(shí)起到電磁屏蔽和靜電屏蔽兩種作用3、磁屏蔽在低頻磁場(chǎng)干擾下，采用高導(dǎo)磁材料作屏蔽層以便將干擾磁力線限制在磁阻很小的磁屏蔽體內(nèi)部，防止其干擾作用。通常采用坡莫合金之類的對(duì)低頻磁通有高導(dǎo)磁系數(shù)的材料。同時(shí)要有一定的厚度，以減少磁阻。硬件抗干擾技術(shù)第三節(jié)：長(zhǎng)線傳輸干擾及其抑制長(zhǎng)線傳輸是造成過(guò)程通道干擾的主要原因，且主頻越高，長(zhǎng)線傳輸造成的干擾越大。

經(jīng)驗(yàn)值：當(dāng)主頻為1MHZ時(shí)，傳輸線在0.5m以上就要當(dāng)作長(zhǎng)線傳輸進(jìn)行抗干擾性處理

當(dāng)主頻為4MHZ時(shí)，傳輸線在0.3m以上就要當(dāng)作長(zhǎng)線傳輸進(jìn)行抗干擾性處理

解決常見干擾及其抑制措施：1、長(zhǎng)線感應(yīng)干擾及其抑制：硬件抗干擾技術(shù)當(dāng)控制系統(tǒng)的信號(hào)線較長(zhǎng)時(shí)，通過(guò)電磁和靜電耦合所產(chǎn)生的感應(yīng)電壓有可能達(dá)到與信號(hào)相同的數(shù)量級(jí)，并且，由于被測(cè)對(duì)象與測(cè)控系統(tǒng)相距很遠(yuǎn)，信號(hào)地與系統(tǒng)地之間的電位差即地電位差Um很大。因此存在長(zhǎng)線感應(yīng)干擾。當(dāng)采用單線傳輸單端對(duì)地輸入方式時(shí)，如圖a所示硬件抗干擾技術(shù)此時(shí)，為了避免上述情況，采用雙線傳輸雙端差動(dòng)輸入的方式（如圖b所示）此時(shí)硬件抗干擾技術(shù)注意：兩根傳輸線要處于完全相同的條件：產(chǎn)生的感應(yīng)干擾電壓完全相同；內(nèi)阻相同；對(duì)地分布電容和漏電阻相同。通常采用雙絞線。2、反射干擾及抑制反射干擾：由于傳輸線兩端阻抗不匹配而出現(xiàn)的信號(hào)在傳輸線上反射的現(xiàn)象。抑制措施阻抗匹配長(zhǎng)線驅(qū)動(dòng)硬件抗干擾技術(shù)（1）阻抗匹配始端阻抗匹配終端阻抗匹配始端串聯(lián)阻抗匹配（如圖b）終端接鉗位二極管匹配（如圖d）終端并聯(lián)隔直流匹配（如圖c）終端并聯(lián)阻抗匹配（如圖a）四種形式硬件抗干擾技術(shù)硬件抗干擾技術(shù)（2）長(zhǎng)線驅(qū)動(dòng)驅(qū)動(dòng)電路接收電路驅(qū)動(dòng)電路：它將TTL信號(hào)轉(zhuǎn)換成差分信號(hào)，再經(jīng)長(zhǎng)線傳至接收電路。為了使多個(gè)驅(qū)動(dòng)電路能公用一條傳輸線，一般驅(qū)動(dòng)電路都附有禁止電路，以便在該驅(qū)動(dòng)電路不工作時(shí)，禁止其輸出。接收電路：它具有差分輸入端，把接收到的信號(hào)放大后，再轉(zhuǎn)換成TTL信號(hào)輸出。由于差動(dòng)放大器有很強(qiáng)的共模抑制能力，而且工作在線性區(qū)，所以容易做到阻抗匹配。硬件抗干擾技術(shù)第四節(jié)共模干擾的抑制一、隔離技術(shù)1、變壓器隔離利用變壓器把模擬信號(hào)電路與數(shù)字信號(hào)電路隔離開來(lái)，也就是把模擬地與數(shù)字地?cái)嚅_，以使共模干擾電壓不成回路，從而抑制了共模干擾。注意，隔離前和隔離后應(yīng)分別采用兩組互相獨(dú)立的電源，切斷兩部分的地線聯(lián)系。如圖所示硬件抗干擾技術(shù)2、光電隔離光電隔離是利用光電耦合器完成信號(hào)的傳送，實(shí)現(xiàn)電路的隔離。如圖所示。根據(jù)所用的器件及電路不同，通過(guò)光電耦合器既可以實(shí)現(xiàn)模擬信號(hào)的隔離，更可以實(shí)現(xiàn)數(shù)字量的隔離。注意，光電隔離前后兩部分電路應(yīng)分別采用兩組獨(dú)立的電源。硬件抗干擾技術(shù)3、縱向扼流圈當(dāng)傳輸?shù)男盘?hào)中有直流分量或有很低的頻率分量時(shí)，就不能利用隔離變壓器，此時(shí)可用縱向扼流圈。扼流圈的電感量L應(yīng)具有以下關(guān)系：L>>RC/ω，式中ω為騷擾源的角頻率，RC為扼流圈的繞組及連接導(dǎo)線的電阻。硬件抗干擾技術(shù)二、浮置技術(shù)（浮地技術(shù)）浮置又稱浮空、浮接，它指的檢測(cè)裝置的輸入信號(hào)放大器公共線不接機(jī)殼或大地。這種被浮置的檢測(cè)裝置的測(cè)量電路與機(jī)殼或大地之間無(wú)直流聯(lián)系，阻斷了干擾電路的通路，明顯地加大了測(cè)量電路放大器公共線與地(或機(jī)殼)之間的阻抗，因此浮置與接地相比能大大減小共模干擾電流。浮地技術(shù)的注意事項(xiàng)1）盡量提高浮地系統(tǒng)的對(duì)地絕緣電阻，從而有利于降低進(jìn)入浮地系統(tǒng)之中的共模干擾電流。硬件抗干擾技術(shù)2）注意浮地系統(tǒng)對(duì)地存在的寄生電容，高頻干擾信號(hào)通過(guò)寄生電容仍然可能耦合到浮地系統(tǒng)之中。3）浮地技術(shù)必須與屏蔽、隔離等電磁兼容性技術(shù)相互結(jié)合應(yīng)用，才能收到更好的預(yù)期效果。4）采用浮地技術(shù)時(shí)，應(yīng)當(dāng)注意靜電和電壓反擊對(duì)設(shè)備和人身的危害。硬件抗干擾技術(shù)三、浮動(dòng)電容切換法在數(shù)據(jù)采集系統(tǒng)中，如果輸入信號(hào)上迭加的共模電壓比較大，超過(guò)了MUX或PGA的額定輸入電壓值，可以采用如圖所示的浮動(dòng)電容多路切換器。（如圖所示）硬件抗干擾技術(shù)

差模噪聲可以簡(jiǎn)單的認(rèn)為是與被測(cè)信號(hào)疊加在一起的噪聲，它可能是信號(hào)源產(chǎn)生的，也可能是引線感應(yīng)耦合來(lái)的。差模噪聲與被測(cè)信號(hào)疊加在一起，所以對(duì)信號(hào)就會(huì)形成干擾，即差模干擾。抑制差模干擾一方面采取措施切斷噪聲耦合途徑，如將引線屏蔽；另一方面利用干擾與信號(hào)的差別來(lái)把干擾消除掉或減小到最小。常用的方法有以下幾種。

7.2.5差模干擾的抑制1.頻率濾波法

該方法是利用差模干擾與有用信號(hào)在頻率上的差異，采用高（低）通濾波器濾除比有用信號(hào)頻率低（高）的差模干擾。2.積分法

雙積分A/D轉(zhuǎn)換器由積分器、過(guò)零比較器（C）、時(shí)鐘脈沖控制門（G）和定時(shí)器、計(jì)數(shù)器（FF0～FFn）等幾部分組成。工作原理：（1）準(zhǔn)備階段計(jì)數(shù)器清零，積分電容放電，Uo=0V。（2）第一次積分階段

t=0時(shí)，開關(guān)S1與A端接輸入電壓Ui加到積分器的輸入端。積分器從0開始分：由于Uo<0V，過(guò)零比較器輸出Uc=1，控制門G開。計(jì)數(shù)器從0開始數(shù)。經(jīng)過(guò)2n個(gè)時(shí)鐘脈沖后，觸發(fā)器FF0～FFn－1都翻轉(zhuǎn)到0態(tài)，而Qn=1，開關(guān)S1由A點(diǎn)轉(zhuǎn)到B點(diǎn)，第一次積分結(jié)束。第一次積分時(shí)間為：

t=T1=2nTC

第一次積分結(jié)束時(shí)，積分器的輸出電壓Up為：

（3）第二次積分階段當(dāng)t=t1時(shí)，S1轉(zhuǎn)接到B點(diǎn)，基準(zhǔn)電壓－UREF加到積分器的輸入端；積分器開始向相反進(jìn)行第二次積分。

當(dāng)t=t2時(shí)，積分器輸出電壓Uo>0V，比較器輸出Uc=0，控制門G被關(guān)閉，計(jì)數(shù)停止。在此階段結(jié)束時(shí)UO的表達(dá)式可寫為：

設(shè)T2=t2－t1，于是有：設(shè)在此期間計(jì)數(shù)器所累計(jì)的時(shí)鐘脈沖個(gè)數(shù)為λ，則：

T2=λTc

可見，T2與UI成正比，T2就是雙積分A/D轉(zhuǎn)換過(guò)程的中間變量。

假設(shè)被測(cè)信號(hào)Us上疊加有干擾電壓Un，即Ui=Us＋Un，并假定,則轉(zhuǎn)換結(jié)果為誤差項(xiàng)為

令T1=k/f

將其與代入上式得

顯然干擾抑制效果為

當(dāng)定時(shí)積分時(shí)間T1選定為干擾噪聲周期的整數(shù)倍，即k為整數(shù)時(shí)，NMR＝。

3.電平鑒別法

如果信號(hào)和噪聲在幅值上有較大的差別，且信號(hào)幅值較大，噪聲幅值較小，則可用電平鑒別法將噪聲消除。（1）采用脈沖隔離門抑制干擾可以用硅二極管的正向壓降對(duì)幅度較小的干擾脈沖加以阻擋，而讓幅度較大的脈沖信號(hào)順利通過(guò)。如圖所示。電路中的二極管最好選用開關(guān)管。（2）采用削波器抑制干擾當(dāng)噪聲電壓低于脈沖信號(hào)波形的波峰值時(shí)，可以采用下圖所示的削波器。該削波器只讓高于電壓U的脈沖信號(hào)通過(guò),而低于電壓U的噪聲被削去。

4.脈寬鑒別法如果噪聲幅值較高，但噪聲波形的脈寬要比信號(hào)脈寬窄的多，則可以利用RC積分電路來(lái)有效的消除脈寬較窄的噪聲。一般要求RC積分電路的時(shí)間常數(shù)要大于噪聲的脈寬而小于信號(hào)的脈寬。

RC積分電路原理圖如下所示。

uI=0，iI=0，因此有i1=i2=i，電容C就以電流i=uS/R進(jìn)行充電。假設(shè)電容器C初始電壓為零，則上式表明，輸出電壓uO為輸入uS對(duì)時(shí)間的積分，負(fù)號(hào)表示它們?cè)谙辔簧鲜窍喾吹摹＃╝）輸入波形（b）輸出波形值得提出的是當(dāng)t=

時(shí)，－uO=US。當(dāng)t＞

時(shí)，uO增大，直到－uO=+Uom，即運(yùn)放輸出電壓的最大值Uom受直流電源電壓的限制，致使運(yùn)放進(jìn)入飽和狀態(tài)，uO保持不變，而停止積分。

7.2.6供電系統(tǒng)抗干擾

1.從供電系統(tǒng)竄入的干擾

（1）大功率的感性負(fù)載或可控硅切換時(shí)，在電網(wǎng)中產(chǎn)生的強(qiáng)大瞬態(tài)高壓所對(duì)系統(tǒng)的嚴(yán)重干擾；

（2）采用整流方式供電時(shí)，由于濾波不良產(chǎn)生的紋波噪聲；

（3）采用直流－直流變換器或開關(guān)穩(wěn)壓電源時(shí)，產(chǎn)生的高頻開關(guān)噪聲干擾；

（4）電源的進(jìn)線和輸出線很容易受到的工業(yè)現(xiàn)場(chǎng)以及天線的各種干擾噪聲。2.

供電系統(tǒng)抗干擾措施（1）電源濾波和退耦此方法是抑制電源干擾的主要措施。（1）采用不間斷電源（UPS）和開關(guān)式直流穩(wěn)壓電源

UPS除了有很強(qiáng)的抗電網(wǎng)干擾的能力外，更主要的是萬(wàn)一電網(wǎng)斷電，它能以極短的時(shí)間切換到后備電源上去。開關(guān)式穩(wěn)壓電源由于開關(guān)頻率可達(dá)10～20kHz或更高，因而扼流圈和變壓器都可小型化，高頻開關(guān)晶體管工作在飽和截止?fàn)顟B(tài)，效率可達(dá)60%~70%,抗干擾性能強(qiáng)，故被廣泛應(yīng)用。

3.

系統(tǒng)分別供電和采用電源模塊單獨(dú)供電當(dāng)同時(shí)向兩個(gè)易于相互干擾的電感設(shè)備供電時(shí)，供電線路要分開。

近年來(lái)，在一些數(shù)據(jù)采集板卡上，廣泛采用DC-DC電源電路模塊，或三端穩(wěn)壓集成塊如7805等組成的穩(wěn)壓電源單獨(dú)供電。采用單獨(dú)供電方式與集中供電相比的優(yōu)點(diǎn)有：①不致因個(gè)別電源影響整個(gè)系統(tǒng)；②有利于減小公共阻抗的相互耦合和電源散熱；③有利于提高板卡可靠性。

4.

供電系統(tǒng)饋線要合理布線（1）從電源引入口經(jīng)開關(guān)器件至低通濾波器之間的饋線盡量用粗線；（2）電源后面的一段均應(yīng)用雙絞線且要短，還要分開布線；（3）盡量避免公共線。

7.2.7印刷電路板抗干擾印刷電路板是測(cè)控系統(tǒng)中器件、信號(hào)線、電源線的高度集合體，印刷電路板設(shè)計(jì)的合理性，對(duì)抗干擾能力影響很大。從抗干擾設(shè)計(jì)角度去看，通常有以下幾種布線原則。

1.合理布置印刷電路板上的器件

印刷電路板上器件的布置應(yīng)符合器件之間電氣干擾小和易于散熱的原則。（1）器件之間干擾應(yīng)將器件按照其功率的大小及抗干擾能力的強(qiáng)弱分類集中布置。（2）散熱問(wèn)題①散熱器的安裝；②發(fā)熱元件分散布置；③熱敏元件遠(yuǎn)離發(fā)熱元器件。④散熱材料的選用[電路板]2.合理分配印刷電路板插腳當(dāng)印刷電路板是插入PC及S-100等總線擴(kuò)展槽中使用時(shí)，為了抑制線間干擾，對(duì)印刷電路板的插腳必須進(jìn)行合理分配。3.印刷電路板合理布線（