EDA課程設計說明書模板_第1頁
EDA課程設計說明書模板_第2頁
EDA課程設計說明書模板_第3頁
EDA課程設計說明書模板_第4頁
EDA課程設計說明書模板_第5頁
已閱讀5頁,還剩12頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

617- 長沙學院EDA課程設計說明書題目彩燈控制器的設計系(部)電子與通信工程系專業(yè)(班級)08電子一班姓名劉單學號200804417指導教師謝明華,馬凌云,龍英,劉輝起止日期11年6月7日—11年6月17日2008電子信息工程專業(yè)課程設計任務書系(部):電子與通信工程系專業(yè):電子信息工程學生姓名劉單指導教師謝明華,龍英,馬凌云,劉輝課題名稱彩燈控制器的設計設計要求及設計參數(shù)設計一個彩燈控制器,使彩燈(LED管)能連續(xù)發(fā)出三種以上不同的花型(自擬);隨著彩燈顯示圖案的變化,發(fā)出不同的音響聲;要求使用數(shù)碼管顯示當前的花型序號(分別為H1、H2、H3)以及該花型剩余的顯示時間(分、秒)。設計工作量1、VHDL語言程序設計;2、波形仿真;3、在實驗裝置上進行硬件測試,并進行演示;4、提交一份完整的課程設計說明書,包括設計原理、程序設計、程序分析、仿真分析、硬件測試、調(diào)試過程,參考文獻、設計總結(jié)等。進度安排起止日期工作內(nèi)容備注星期二上午8:30到11:30理工樓B區(qū)2106課程設計安排謝明華星期三上午8:30到11:30理工樓B區(qū)2106設計程序謝明華星期四上午8:30到11:30理工樓B區(qū)2106設計程序馬凌云星期五上午8:30到11:30理工樓B區(qū)2106設計程序謝明華星期一下午14:00到17:00理工樓B區(qū)2106下載、仿真馬凌云星期二下午14:00到17:00理工樓B區(qū)2106下載、仿真謝明華星期三下午14:00到17:00理工樓B區(qū)2106下載、仿真馬凌云星期四下午14:00到17:00理工樓B區(qū)2106下載、仿真謝明華主要參考資料參考文獻EDA技術(shù)與VHDL清華大學出版社黃繼業(yè)2.數(shù)字專用集成電路的設計電子工業(yè)出版社楊宗凱3.超大規(guī)模集成電路設計方法學導論清華大學出版社楊之廉4.硬件語言描述與數(shù)字邏輯電路設計侯伯亨、顧新編著5.潘松,黃繼業(yè).EDA與VHDL.[M]北京:清華大學出版社,2007指導教師簽名年月日系(部)主管領(lǐng)導意見年月日答辯評委老師年月日教研室意見年月日長沙學院課程設計鑒定表姓名劉單學號2008044117專業(yè)電子信息工程班級一班設計題目彩燈控制器的設計指導教師謝明華,龍英,馬凌云,劉輝指導教師意見:評定等級:教師簽名:日期:答辯小組意見:評定等級:答辯小組長簽名:日期:教研室意見:教研室主任簽名:日期:系(部)意見:系主任簽名:日期:說明課程設計成績分“優(yōu)秀”、“良好”、“中”、“及格”、“不及格”五類;目錄一、課程設計思路 -6-一)、設計題目 -6-二)、設計要求 -6-三)、設計想法 -6-1、整體設計思路 -6-3、整體設計流程: -6-(1)分頻器 -6-(2)揚聲器 -7-(3)計時器 -7-(4)顯示器 -7-二、課程設計過程 -7-一)、模塊分配 -7-2、 顯示模塊 -7-3、 蜂鳴器模塊 -7-一)、彩燈控制系統(tǒng)的程序: -7-二)、綜合引腳配置 -16-四、總結(jié)與體會: -16-參考文獻 -17-一、課程設計思路一)、設計題目:彩燈控制器的設計二)、設計要求:1、設計一個彩燈控制器,使彩燈(LED管)能連續(xù)發(fā)出三種以上不同的花型(自擬);2、隨著彩燈顯示圖案的變化,發(fā)出不同的音響聲;3、要求使用數(shù)碼管顯示當前的花型序號(分別為H1、H2、H3)以及該花型剩余的顯示時間(分、秒)。三)、設計想法1、整體設計思路:根據(jù)設計要求,我們將設計分為幾個部分來設計,分別為:一是彩燈顯示和揚聲器的時序控制部分,二是發(fā)光二極管的動態(tài)顯示和數(shù)碼管的動態(tài)顯示,本次設計中,二者的顯示同步變化;三是揚聲器的控制部分。2、整天設計流程圖如下圖所示:圖1.0彩燈控制器的設計系統(tǒng)框圖3、整體設計流程:(1)分頻器:揚聲器通過不同的頻率控制發(fā)出不同的聲音,同樣發(fā)光二極管和數(shù)碼管的顯示速度也由其中分出來的一種頻率控制。(2)揚聲器:彩燈控制對隨著彩燈顯示圖案的變化,發(fā)出不同的音響聲,因此我們設計了揚聲器。(3)計時器:彩燈控制系統(tǒng)中要求對花樣的剩余時間進行計時,因此我們設計一個分秒計時器,對花樣剩余時間計時。實驗箱中時鐘頻率為50MHZ,故計時部分需加入分頻,我們使之為1s。(4)顯示器:用二個數(shù)碼管顯示字母H1、H2、H3,用三個數(shù)碼管顯示呼叫等待時間(mms),設計一七段數(shù)碼顯示器,數(shù)碼片選為低電平有效,掃描信號定為1KHZ。二、課程設計過程一)、模塊分配復位模塊計時模塊顯示模塊LED燈模塊、蜂鳴器模塊具體模塊的設計:計時模塊:考慮到實驗箱共8個數(shù)碼管,故設計時用二個數(shù)碼管顯示ms,所以時間方面采用的是以6秒進位,實驗箱中的時間頻率為50MHZ,所以選擇了0:50000000即1秒的分頻,先設定花樣間隔時間為15秒,當上升沿到來時時間s減計1。顯示模塊:當彩燈為花樣一時,我們用數(shù)碼管依次顯示H1+剩余時間;當彩燈為花樣二時,我們用數(shù)碼管依次顯示H2+剩余時間;當彩燈為花樣三時,我們用數(shù)碼管依次顯示H3+剩余時間.蜂鳴器模塊:設計中采用不同的頻率控制蜂鳴器不同的叫聲。采用100HZ控制H1花樣蜂鳴器的音樂;采用200HZ控制H2花樣蜂鳴器的音樂;采用300HZ控制H3花樣蜂鳴器的音樂。LED燈模塊:彩燈設計系統(tǒng)中要求設計三種花樣,花樣一:從左至右亮;花樣二:從右至左亮;花樣三:從兩邊至中間依次亮。三、課程設計綜合介紹一)、彩燈控制系統(tǒng)的程序:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entitycaideng_controlis port(clk,rst:instd_logic; --time,resetport smg_data:outstd_logic_vector(6downto0);--shumaguanduanxuanshuju smg_wei:outstd_logic_vector(3downto0);--shumaguanweixuanshuju caideng_data:outstd_logic_vector(7downto0);--caidengshuchushuju beer:outstd_logic --databeer ); end;architectureoneofcaideng_controlis typestateis(s0,s1,s2,s3); typearrisarray(15downto0)ofstd_logic_vector(7downto0); signalnow_state,next_state:state; signald1,d2,d3,d4:arr; signalclk1,clk100,clk200,clk300,clk400:std_logic; signalcnt:integerrange0to15; signalfather_smg_data:std_logic_vector(7downto0); signalhua_data:std_logic_vector(2downto0); signaln:integerrange0to3; signaldis_data:std_logic_vector(3downto0); begin d1<=("00000001","00000010","00000100","00001000", "00010000","00100000","01000000","10000000"); d2<=("10000000","01000000","00100000","00010000", "00001000","00000100","00000010","00000001"); d3<=("10000001","01000010","00100100","00011000", "00011000","00100100","01000010","10000001");fenpin: process(clk,rst) variablea:integerrange0to500000; begin ifrst='1'then a:=0; elsifclk'eventandclk='1'then a:=a+1; if(a<500000)then if(a>250000)then clk100<='1'; else clk100<='0'; endif; else a:=0; endif; endif; endprocess; process(clk,rst) variableb:integerrange0to250000; begin ifrst='1'then b:=0; elsifclk'eventandclk='1'then b:=b+1; if(b<250000)then if(b>125000)then clk200<='1'; else clk200<='0'; endif; else b:=0; endif; endif; endprocess; process(clk,rst) variablec:integerrange0to200000; begin ifrst='1'then c:=0; elsifclk'eventandclk='1'then c:=c+1; if(c<166666)then if(c>83333)then clk300<='1'; else clk300<='0'; endif; else c:=0; endif; endif; endprocess; process(clk,rst) variabled:integerrange0to125000; begin ifrst='1'then d:=0; elsifclk'eventandclk='1'then d:=d+1; if(d<125000)then if(d>62500)then clk400<='1'; else clk400<='0'; endif; else d:=0; endif; endif; endprocess; process(clk,rst) variablee:integerrange0to50000000; begin ifrst='1'then e:=0; elsifclk'eventandclk='1'then e:=e+1; if(e<50000000)then if(e>25000000)then clk1<='1'; else clk1<='0'; endif; else e:=0; endif; endif; endprocess; caideng: process(rst,clk1) begin ifrst='1'thennow_state<=s0;cnt<=0; elsifclk1'eventandclk1='1'then if(cnt>14)then cnt<=0; now_state<=next_state; else cnt<=cnt+1; endif; endif; endprocess; process(now_state,cnt) begin casenow_stateis whens0=>caideng_data<="11111111";next_state<=s1; whens1=>caideng_data<=d1(cnt);next_state<=s2; whens2=>caideng_data<=d2(cnt);next_state<=s3; whens3=>caideng_data<=d3(cnt);next_state<=s1; endcase; endprocess;fenmingqi: process(cnt) begin casenow_stateis whens0=>beer<='0'; whens1=>ifclk1='1'then beer<=clk100; else beer<='0'; endif; whens2=>ifclk1='1'then beer<=clk200; else beer<='0'; endif; whens3=>ifclk1='1'then beer<=clk300; else beer<='0'; endif; endcase; endprocess;shumaguan: process(cnt) variablec_cnt:std_logic_vector(7downto0); variablecopy_cnt:integerrange0to15; begin copy_cnt:=15-cnt; c_cnt:=conv_std_logic_vector(copy_cnt,8); if(c_cnt(3downto0)>"1001")then c_cnt(3downto0):=c_cnt(3downto0)-10; c_cnt(7downto4):=c_cnt(7downto4)+1; endif; casenow_stateis whens1=>hua_data<="0001"; whens2=>hua_data<="0010"; whens3=>hua_data<="0011"; whenothers=>hua_data<="0000"; endcase; father_smg_data(7downto0)<=c_cnt(7downto0); endprocess; process(clk400) begin ifCLK400'eventandCLK400='1'then casenis when0=>dis_data<=father_smg_data(3downto0);smg_wei<="0001";n<=n+1; when1=>dis_data<=father_smg_data(7downto4);smg_wei<="0010";n<=n+1; when2=>dis_data<=hua_data; smg_wei<="0100";n<=n+1; when3=>dis_data<="1111"; smg_wei<="1000";n<=0; endcase; endif; endprocess; process(dis_data) begin casedis_datais when"0000"=>smg_data<="1000000";--0,數(shù)碼管的G段不亮,顯示為0 when"0001"=>smg_data<="1111001";--1 when"0010"=>smg_data<="0100100";--2 when"0011"=>smg_data<="0110000";--3

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論