cadence安裝、原理庫(kù)建庫(kù)和Concept-HDL使用手冊(cè)

CadenceSPB15.5使用手冊(cè)、CadenceSPB15.5安裝方法：先在安裝盤路徑設(shè)置cadence_license文件夾，將cadence15.5源文件的crack文件夾中l(wèi)icense.lic文件拷貝至cadence_license文件夾里。設(shè)置環(huán)境變量：指向此SPB15.5的LIC路徑。

打開安裝源文件disk1，運(yùn)行setup.exe，接受協(xié)議，直接安裝products。LicenseManager信息為空，直接Next。填寫用戶信息。Controlfile為空，直接Next。設(shè)置安裝路徑。設(shè)置安裝路徑。Products全選。設(shè)置工作文件夾路徑。IntelliCAD可選件，可任選是否安裝。FootprintViewer設(shè)為默認(rèn)。安裝文件夾設(shè)為默認(rèn)，點(diǎn)擊Next開始安裝程序。安裝過(guò)程中………..兩個(gè)extension選擇默認(rèn)“否”確定：無(wú)license.dat警告。確定：安裝庫(kù)提示信息。選擇不馬上重啟計(jì)算機(jī)，并確定需重啟信息，以便繼續(xù)安裝Cadence庫(kù)文件。

、安裝conceptHDL原理庫(kù)打開源文件夾的disk4，運(yùn)行setup.exe文件，安裝conceptHDL庫(kù)文件。庫(kù)Component的選擇，PSpice可任選。點(diǎn)擊Next進(jìn)行安裝庫(kù)文件。安裝過(guò)程中……………….安裝結(jié)束，點(diǎn)擊finish。安裝信息檢查與修正是否被更改檢查環(huán)境變量是否被更改若選擇安裝了PSpice庫(kù)，則需修正元件庫(kù)cds.lib。打開安裝路徑下（ ）的cds.lib，使用寫字板打開編輯：將DEFINEspiceele修m改為.：DEFINEspice_elem.末行留一空行并存儲(chǔ)。重啟計(jì)算機(jī)，安裝結(jié)束。

ConceptHDL原理庫(kù)的建立ConceptHDL原理庫(kù)的建立我們先打開ProjectManagement,之后出現(xiàn)CadenceProductChoices這個(gè)窗口,選擇AllegroPCBLibrarian610(PCBLibrarianExpert).點(diǎn)擊OK,創(chuàng)建一個(gè)新的LibraryProject.Cadence原理庫(kù)的三級(jí)結(jié)構(gòu)：DeSigTIEditorDesignEntryHDL急tPCBEditor

按完成,他會(huì)提示Newprojectcreationsuccessful.這樣一個(gè)新的LibraryProject就完成了.他會(huì)進(jìn)入AllegroPCBLibrarian界面.

我們以74HC374為例介紹如何創(chuàng)建原理用到的元件.在AllegroPCBLibrarian界面,我們可以由PartDeveloper或LibraryExplorer進(jìn)入開始創(chuàng)建元件.現(xiàn)在我們從LibraryExplorer進(jìn)入.

進(jìn)入PartDeveloper界面。

設(shè)置Partdeveloper:tool setup或點(diǎn)擊setup快捷菜單，取消UsePinNameasPinText選項(xiàng)，其余選項(xiàng)為默認(rèn)設(shè)置，點(diǎn)擊OK退出。建立原理圖封裝。AddPin廠SuffixSizeStringISIZE-1.JILeft》IelH二Il0Ielff二］-工口MSB廠UnknownLoadingI-Direction廠Assert廠OutputLSBChecksInputLoadOutputLoadALowIHighLowIHigh2345El78910111213ΓΓΓΓΓΓΓΓΓΓΓΓ3Ir-JFiUT4INPUT5OUTPUT6OUTPUT7INPUT8INPUT9OUTPUT10GROUND11ANALOG12OUTPUT13INPUT14INPUTLeft-0.010.01Left-0.010.01Left1.0-1.0≡Left1.0-1.0Left-0.010.01Left-0.010.01Left1.0-1.0LeftLeftRight1,0-1.0RightZ-0.010.01Riqht-0.010.01VQKICancel∣HelpPins中的Name填引腳號(hào)，（實(shí)際的引腳名在Text中填寫）。OK之后返回下面的界面,其中Text這樣74HC374的Symbol就完成了.根據(jù)Datasheet填好,調(diào)整好PIN的位置,VPreservePinPositionLogicalPinsSetSigin∣SetSiZe∣IRlng>∣Pioperties?∣GeneralSYmbOlPin*SymbolOutlineA7-8-9-llol-m-m-m-ll7l-m-<INPUTOUTPUTGROUNDOUTPUTINPUTINPUTOUTPUTOUTPUTINPUTINPUTOUTPUTPOWERNameText∣PinTyPe∣SiZed∣Locatio注意事項(xiàng)：conceptHDL的網(wǎng)格、原理庫(kù)Library的網(wǎng)格設(shè)置采用默認(rèn)設(shè)置原理庫(kù)Library的symbol引腳電氣位置橫、縱座標(biāo)的應(yīng)調(diào)整到偶數(shù)網(wǎng)格上。，接下來(lái)需要?jiǎng)?chuàng)建Package,點(diǎn)擊GeneratePackage,如圖:Ee底底固□l口1國(guó)口］0|里IMETTTlb口IEVrHIlLMap]VHDLHr閔VerilogI1ZeriloglιAddFmi>ztionGrqupInterface匚QmPariToFack?,??son接下來(lái)選擇PackagePin,出現(xiàn)下面的窗口,MapSymbolPin與FootprintPin的對(duì)應(yīng)關(guān)系.

b的下面我們還要進(jìn)入Symbol/sym_1/Ggeneral進(jìn)行Properties設(shè)置.在b的Gene屬r性a中l(wèi)需要有$Loca、tPiaornt、NPaamcek、TPyApT這eH四項(xiàng)屬性。其中Pack、TPyApT設(shè)eH置為不可見，其它兩個(gè)屬性為可見.并調(diào)好$LocaPart_放N置a的m位e置.最后我們還要設(shè)置PartTable,設(shè)置完之后存盤退出j^FileEditViewToolsTemplateSjmboI∣?∣留q∣<?I電旗囚匿I∏jjj[αB∣?∣1?∣?∣Q]∣?∣日.ic.74hc374-^^PaCkageS白"74HC374自叵]1FGGl)-卜^bAssociatedSymbolsSym」白圃Footprints圜74hc374*∣θ?}Symbols-GSyTTl白“^^AssociatedPaCkage"74HC374VHDLMapFilesVHDLWrappers?VerilogMaPFileSVerilogWrapperr.DeleteRename?λP?ftT^Ife?.4E3itView迥('-.-1Hi回(M口1百同??JJ口回［=口1百同??JJ口回［=□1倒口11?∣回號(hào)I整個(gè)制作過(guò)程到此基本完成,存盤就OK了.由PDFDatasheet文件創(chuàng)建元件。在AcrobatReader界面，將元件Datasheet中的元件引腳表格，用選擇表工具復(fù)制表格內(nèi)容，并打開Excel，將復(fù)制表格內(nèi)容粘貼到Excel.在Excel中將第一列，第三列調(diào)整為管腳號(hào)，將第二列的管腳類型按Cadence調(diào)整好，第四列為pinname（待填入text中）。喧?百Iali?∣∣?∣∣?∣"◎因匿51回胸H四Hl?

g∣e∣鹿口∣?ij??住直0I里IIi∏i∣+Fl-熊ww_lib.74hc374Cell74hc374hasnoPackagesCopyFartTPasteW∣LM園l≡l('■.■'HiW∣L"DeleteMuVeriloGenerateSymbol(≡)『，?，UVeriIoInterfaceComparisonComParE'A'ithSIModel■1并點(diǎn)擊logicalpins的灰色空欄，Ctrl+I插入一行將Excel表格的一、二和三列復(fù)制到logicalpins欄內(nèi)。

X點(diǎn)擊Functions/slots，彈出如下窗口，由Add插入分塊的slots數(shù)。X■123Functions5PLIT_INST_GROUP51152i531EditFuiLctioilspReplicatevalueofSPLlT」NST_GRDUPpropertyforaddedsection點(diǎn)擊DistributePins，彈出如下窗口，選擇要分配的引腳，右鍵移到其對(duì)應(yīng)的slot。全部分配完后OK退出。GeneelPackagePinRartTabIeDistributePins?IProperties?IIFunctions/Slots12345681112910^AlOA13BLOB12ILFilterRowsRReplicatevalueofSPLITJMoveTo...CheckUncheck廠廠匚廠廠Ρ廠廠匚匚廠匚L∣√PinononesymbolonlyHideSelectedColsHi.deSelectedRowsUnhideAllColsUnhideAllRowsSelectAllCancelHelpQKAddI□?ete∣<?]jji?ute?jjj>QK∣Cancel∣HelP∣!tails..)分別對(duì)各個(gè)slot生成對(duì)應(yīng)的symbol.Clel閔㈢固吧住住IqlaE寸旺"日|而冊(cè)施幅魔眉IlHlMlHl非□第vc5402_lib.vc5402[-]-^^PackagesI?-命VC5402GeneralPackagePinIPartTable1FFooCopyPasteGenerateSymbol(s)Type515253SizedInputLoddOutputLowIHighLowISelected:O0"?JSjiribols白彈sym_l《GenerateSymbol(≡)F-BIDIRTST5TSJiIDIRA3-「-0.01=0.01=1.0A4>；-Γ-0.01汨.口1U.0A5：-Γ-0.01?.01h.oAlOΓ-0.01汨.口1」.口A13-Γ-0.01μz∣.oι≡1.0B3-：-Γ-0.01汨.口1打.口B4:-?-Γ-0.01?.01h.oB5:-!-Γ-0.01汩.口1打.口B8：-Γ-0.01≡0.01≡1.0分別對(duì)各個(gè)對(duì)應(yīng)的symbol根據(jù)元件datasheet，由Excel的第四列管腳名填Text,保存。B-等vc5-402_lib.vc5402日審Packages白殺VC5-402曰施1FG(il)曰施1FG(i2)由任1FGR：3)由-mFOotpririts??SjTTibols葉廿丘^^)由"^^AssociatedGeneralSymbolPins“PreservePinPositionLogicalPinsSetCIHgin∣ SBtSi史∣Ein-卜∣ F?叩ertie?卜∣巳“O≡jπ∣-2ii回…^^lA≡≡ociat白"QWym_3由"^^Associat曰■因PartTableFilez?NameE≡lPinTypeSizedLocationPosition1m3?q∣T5ΓFlight二2A4∣T5ΓFlight二,口345Right二玄64AlO厄—而歷。LeFt二】25ni3∣T5R.ight二÷86B3k??∣T5Rjght二!127B4∣T5Right二iιa8B5∣T5R.ight二沿49B8?5JT5_BIDIRLeFt二出1∩,四、CadenceConceptHDL原理圖設(shè)計(jì)1．建立一個(gè)新的工程在進(jìn)行一個(gè)新的設(shè)計(jì)時(shí)，首先必須利用ProjectManager對(duì)該設(shè)計(jì)目錄進(jìn)行配置，使該目錄具有如下的文件結(jié)構(gòu)。此處添入你的工程名如：my,projectEnterfkar,seaxdlee?tir>tpr?jee4-^r?ject此處添入你的工程名如：my,projectEnterfkar,seaxdlee?tir>tpr?jee4-^r?ject:VsTY卜E?jeZLytm2.啟動(dòng)ProjMeacntage之m后e出n現(xiàn)tC,adePnrcoedCuhcoti這c個(gè)e窗s口,選擇AllegroPCBDesignHDL6點(diǎn)1擊0O(K創(chuàng)P,建C一B個(gè)新D的e打n開:一個(gè)已有Proj；eNcetw建立:一個(gè)新的Proje點(diǎn)c擊tNe.如w下圖∏ι,sW)ιurdst?ι<5yoυthroughth?

pr?sass，fcτaatιngaa*v<?，CCTcade將n會(huì)c以e你所填入的projneac如mte：mypro給projfeic和lib分別命名為myproje和cmty.pcrpomject.lib點(diǎn)擊下一步：

SahVtth?librariesTkDGdq&f?τthisproject.T?ch?Jkzctλ?r?rchoj?lei?￡(lieFiojwvtIiLr&jιc3i>eltclIktLilraι*itxan*pressLbtUyc.vIiXF%?τttQnEkv?ilthl?廿?！?gt;et：列L出i所b有r可a選r擇y的庫(kù)。包括cade自n帶c庫(kù)e等。Project：L個(gè)i人b工r程a中r將y用到的所有庫(kù)。如點(diǎn)擊下一步，并添入你的設(shè)計(jì)名如：mydesi

設(shè)3計(jì).開始時(shí)，應(yīng)該首先將機(jī)器上的庫(kù)與共享的原理圖庫(kù)同步。將共享庫(kù)加入到自己的工程庫(kù)中，點(diǎn)擊set，u彈p出右圖。點(diǎn)擊Edi編t輯cds.文l件i。b添入以下語(yǔ)句:defin共e享的原理圖庫(kù)名絕對(duì)路徑如： 則庫(kù)libc被d加m入aLibr項(xiàng)a內(nèi)r，y再選定點(diǎn)擊Ad將d其,加入到右邊的Proj中e。ctp原t理圖H的D設(shè)L計(jì)點(diǎn)擊Design進(jìn)E入n是-CaHdDeLn的c電e路原理圖設(shè)計(jì)輸入環(huán)境DcIHql0昌ISC回隋I司融*1DcIHql0昌ISC回隋I司融*1膈睇@@@國(guó)@|圖■代h威B豆M"口口靦咕*+-[唳1??》■∣/j]τ-÷-^-^-∏-∣1?--Φ--j?-II-—A^4F-3￡1?Ijj÷??X∣chi∣X￡|心』祖介圖Ijj????C*R舊?C<■Copyright(C)1998-2005Reading.?cds.lιbfile.Rea.dingTMS320VC5?il02DESIGN.SCH.1.1intodrawing#1在concept中電路原理圖的設(shè)計(jì)流程（1）A

在concept中電路原理圖的設(shè)計(jì)流程（1）A

使用放p置a元r器t件s。nen命t令-在-原-理a圖d中d加元器件。的o注意：為避免調(diào)出的元器件連線錯(cuò)位，柵格設(shè)置要注意，Tool的o首先應(yīng)放入標(biāo)準(zhǔn)圖框，再在圖框內(nèi)添加所需器件。其中介紹兩個(gè)命令：Version改變-元-器-件-符號(hào)版本Section指定-邏-輯-元-器件在物理封裝中的位置。并顯示如下圖：

Iibc<drr∣s÷?Iibc<drr∣s÷??YZBKZOJ5_AZ6F3ZUJ538F330S3CO6□□□□□電...B■■'..-...B■■'...-JZO6O3-25V,104,Z3Y對(duì)含有PPT信息的器件（PPT表包含有器件的材料代碼和封裝信息CO6□□□□□電...B■■'..-...B■■'...-JZO6O3-25V,104,Z3Y****—PartSraDesckiftioh八JJJJJJJ<>[SearchReSU辰廣Humberofroεinre≡,ult:32∕,開始?—t◎f??未..國(guó)收:..r?項(xiàng).奉身文一［疆"勺蕊朗（2）（2）.使用Wire---命-令可D在r連a線w的同時(shí)，對(duì)該線網(wǎng)加信號(hào)名?？拷枰B線的元件管腳處，使用shift+鍵r可i以g準(zhǔn)h確t快捷地捕捉pi腳n并連線。.使用Wire---命-令可R自o動(dòng)u完t成e點(diǎn)到點(diǎn)連線。（3）.NamingwiresConc—eHpDt可L以通過(guò)相同信號(hào)名自動(dòng)建立兩個(gè)線（3）.NamingwiresConc—eHpDt可L以通過(guò)相同信號(hào)名自動(dòng)建立兩個(gè)線網(wǎng)的連接關(guān)系。使用Wire 命令s可i標(biāo)g記n一a根m線e網(wǎng)使用Text 命令改c正h和an重g新e命名信號(hào)名。a.總線總線的信號(hào)名格式為〈msb..ls指b總＞線,的m最s高b位。Ls指b總線的最低位。當(dāng)為某根線網(wǎng)定義了總線格式的信號(hào)名后,該線將自動(dòng)加粗，有別于單根信號(hào)線?！觥觥觥靓?■■■ □<Hr0>q0□<0>45b*ττττττττ^^-78Θ11三45πππππππππ.....ByTTTTTT『二3耳H□o□i■■■■τ-■■■ □<Hr0>q0□<0>45b*ττττττττ^^-78Θ11三45πππππππππ.....ByTTTTTT『二3耳H□o□i□e□≡□4口二□E□T□B□□□10□11D1Ξ□1≡□14□1^總線支線及其網(wǎng)絡(luò)名。st給a拆p分:出的總線各信號(hào)線編號(hào)，以便定義每條信號(hào)線的連接關(guān)系。選擇命令Wir—eBus，T繪a制p總線分支線連接。然后選擇命令Wir—eBusTap彈V出aBluusesT,ap對(duì)R話a框n，（4）.添加屬性（可查看編輯元件的屬性。（4）.添加屬性（可查看編輯元件的屬性。填寫總線最高位，最低位和遞增率，OK后，由鼠標(biāo)單擊左鍵，釋放鼠標(biāo)左鍵；從總線最高位貫穿到總線最低位，然后單擊鼠標(biāo)左鍵，即可一次設(shè)定該部分總線支線。BusNam—eB:usWiNra給em總e線各,支線命名的鼠標(biāo)操作也如上。y,a）ttribu

顯t示t屬a性c依h附m關(guān)e系n。指給元件和信號(hào)線添加各種屬性。下面僅介紹幾個(gè)通常給元件添加的屬性。a.LOCA定T義I邏O輯N元:件的物理封裝編號(hào)。如d1,r5…,l3b.JEDEC定義T了Y一P個(gè)E邏:輯元件的物理封裝。原理圖中如無(wú)此定義或pack定t義y，p則e采用元件的缺省封裝。c.POWER定義G元R件O的U可P替:換電源。如：power_group=d.PNU添M入BSEtRe:p內(nèi)2的0材0料0代碼。如：PNUM材B料E代R碼=值編輯屬性：.其它便捷作圖命令Group組-操-作-。-