常用組合邏輯功能器件

數(shù)字電子技術(shù)攀枝花學(xué)院電氣信息工程學(xué)院劉興華制作4.1編碼器4.2譯碼器/數(shù)據(jù)分配器4.3數(shù)據(jù)選擇器4.4數(shù)值比較器4.5算術(shù)運(yùn)算電路本章內(nèi)容簡(jiǎn)介:1.掌握編碼器、譯碼器的邏輯功能及其應(yīng)用；2.掌握數(shù)據(jù)選擇器、數(shù)值比較器的邏輯功能及其應(yīng)用；3.掌握加法器的功能及其應(yīng)用；4.了解多功能集成邏輯器件及ALU的邏輯功能；5.學(xué)會(huì)閱讀MSI器件的功能表，并能根據(jù)設(shè)計(jì)要求完成電路的正確連接。教學(xué)根本要求4常用組合邏輯功能器件44.1.1編碼器的定義與功能4.1.2集成電路編碼器4.1編碼器54.1.1編碼器(Encoder)的概念與分類編碼：賦予二進(jìn)制代碼特定含義的過(guò)程稱為編碼。如：8421BCD碼中用1000表示數(shù)字8如：ASCII碼中用1000001表示字母A等編碼器：具有編碼功能的邏輯電路。編碼器的邏輯功能：能將每一組輸入信息變換為相應(yīng)二進(jìn)制的代碼輸出。如4線-2線編碼器：將輸入的4個(gè)狀態(tài)分別編成4個(gè)2位二進(jìn)制數(shù)碼輸出；如8-3編碼器：將輸入的8個(gè)狀態(tài)分別編成8個(gè)3位二進(jìn)制數(shù)碼輸出；如BCD編碼器：將10個(gè)輸入分別編成10個(gè)4位8421BCD碼輸出。6編碼器的分類：普通編碼器：任何時(shí)候只允許一個(gè)編碼輸入信號(hào)有效，否那么輸出就會(huì)發(fā)生混亂。優(yōu)先編碼器：允許同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)。當(dāng)同時(shí)輸入幾個(gè)有效編碼信號(hào)時(shí)，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)先級(jí)別，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。4.1.1編碼器(Encoder)的概念與分類普通編碼器優(yōu)先編碼器71.普通4線─2線編碼器4.1.1編碼器(Encoder)的概念與分類〔1〕邏輯圖84輸入二進(jìn)制碼輸出I0

I1I2I3Y1Y01000010000100001〔3〕邏輯功能表編碼器的輸入為高電平有效。4.1.1編碼器(Encoder)的概念與分類1.普通4線─2線編碼器〔2〕邏輯框圖Y1Y0000110119該電路存在的問(wèn)題：當(dāng)所有的輸入都為0時(shí)，電路的輸出Y1Y0=？Y1Y0=00和真值表中第一行的輸出編碼相同，無(wú)法區(qū)分是哪個(gè)輸入信號(hào)的編碼。普通編碼器不能同時(shí)輸入兩個(gè)已上的有效編碼信號(hào)1.普通4線─2線編碼器4.1.1編碼器(Encoder)的概念與分類10十個(gè)按鍵輸出代碼控制使能標(biāo)志2.鍵盤輸入8421BCD碼編碼器〔1〕邏輯圖11〔2〕功能表

輸入輸出S0S1S2S3S4S5S6S7S8S9ABCDGS

111111111100000

111111111010011

111111110110001

111111101101111

111111011101101

111110111101011

111101111101001

111011111100111

110111111100101

101111111100011

011111111100001

該編碼器為輸入低電平有效2.鍵盤輸入8421BCD碼編碼器例1：設(shè)計(jì)一個(gè)鍵控8421BCD碼編碼器。〔2〕由真值表寫出各輸出的邏輯表達(dá)式為：解：〔1〕列出真值表：重新整理得：〔3〕由表達(dá)式畫出邏輯圖：9753197531SSSSSSSSSSD=++++=97531SSSSSD=〔4〕增加控制使能標(biāo)志GS：當(dāng)按下S0～S9任意一個(gè)鍵時(shí)，GS=1，表示有信號(hào)輸入；當(dāng)S0～S9均沒(méi)按下時(shí)，GS=0，表示沒(méi)有信號(hào)輸入。例2二進(jìn)制編碼器3位二進(jìn)制編碼器有8個(gè)輸入端，3個(gè)輸出端，所以常稱為8線—3線編碼器，其功能真值表見(jiàn)下表：〔輸入為高電平有效〕

由真值表寫出各輸出的邏輯表達(dá)式為：

用門電路實(shí)現(xiàn)邏輯電路：18

3.

優(yōu)先編碼器

優(yōu)先編碼器的提出：

如果有兩個(gè)或更多輸入信號(hào)有效，將會(huì)出現(xiàn)輸出混亂。

必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次序，即優(yōu)先級(jí)別。

識(shí)別多個(gè)編碼請(qǐng)求信號(hào)的優(yōu)先級(jí)別，并進(jìn)行相應(yīng)編碼的邏輯部件稱為優(yōu)先編碼器。194線─2線優(yōu)先編碼器〔設(shè)計(jì)〕〔1〕列出功能表輸入輸出I0I1I2I3Y1Y0100000×10001××1010×××111高低〔2〕寫出邏輯表達(dá)式〔3〕畫出邏輯電路〔略〕

3.

優(yōu)先編碼器

201.優(yōu)先編碼器74148邏輯圖8個(gè)信號(hào)輸入端0～71個(gè)使能輸入端EI3個(gè)編碼輸出端A2～A01個(gè)編碼器工作狀態(tài)標(biāo)志1個(gè)輸出使能標(biāo)志4.1.2集成電路編碼器21引腳圖示意框圖2.優(yōu)先編碼器74148的示意框圖、引腳圖4.1.2集成電路編碼器注意：該電路為反碼輸出。EI為使能輸入端(低電平有效)，EO為使能輸出端(高電平有效)，GS為優(yōu)先編碼工作標(biāo)志(低電平有效)。

223.優(yōu)先編碼器74148的邏輯功能表

輸入輸出

EI01234567A2A1A0GSEOH××××××××HHHHHLHHHHHHHHHHHHLL×××××××LLLLLHL××××××LHLLHLHL×××××LHHLHLLHL××××LHHHLHHLHL×××LHHHHHLLLHL××LHHHHHHLHLHL×LHHHHHHHHLLHLLHHHHHHHHHHLHEI=1，電路不工作，GS=EO=1，A2A1A0=111EI=0，電路工作，無(wú)有效低電平輸入，A2A1A0=111，GS=1，EO=0；EI=0，電路工作，輸入0~7分別有低電平輸入時(shí)，A2A1A0為0~7的編碼輸出，GS=0，EO=1。4.1.2集成電路編碼器234.集成電路編碼器74148的應(yīng)用

例4.1.1用二片74148構(gòu)成16位輸入、4位二進(jìn)制碼輸出的優(yōu)先編碼器如下圖，試分析其工作原理。

I0

I1

I2

I3

I4

I5

I6

I7

I8I9

I10

I11

I12

I13

I14

I15

EO

EI

74148(Ⅰ)

74148(Ⅱ)

A0

A1

A2

A0

A1

A2

GS

GS2

GS1

GS

&A

&B

&

C&

GS

D

EI2

EO2

EO1

EI1

111

I0

I1

I2

I3

I4

I5

I6

I7

I8I9

I10

I11

I12

I13

I14

I15

EO

EI

74148(Ⅰ)

74148(Ⅱ)

A0

A1

A2

A0

A1

A2

GS

GS2

GS1

GS

&A

&B

&

C&

GS

D

EI2

EO2

EO1

EI1

10有編碼請(qǐng)求1I8~I15

I0

I1

I2

I3

I4

I5

I6

I7

I8I9

I10

I11

I12

I13

I14

I15

EO

EI

74148(Ⅰ)

74148(Ⅱ)

A0

A1

A2

A0

A1

A2

GS

GS2

GS1

GS

&A

&B

&

C&

GS

D

EI2

EO2

EO1

EI1

0無(wú)編碼請(qǐng)求00I0~I7

2．組成8421BCD編碼器254.2.1譯碼器的定義與功能4.2.2集成電路譯碼器4.2.3數(shù)據(jù)分配器4.2譯碼器/數(shù)據(jù)分配器26譯碼：譯碼器的分類：唯一地址譯碼器代碼變換器將一系列代碼轉(zhuǎn)換成與之對(duì)應(yīng)的有效信號(hào)。將一種代碼轉(zhuǎn)換成另一種代碼。二進(jìn)制譯碼器二—十進(jìn)制譯碼器顯示譯碼器常見(jiàn)的唯一地址譯碼器：譯碼是編碼的逆過(guò)程，即將某個(gè)二進(jìn)制碼翻譯成特定的信號(hào)，即電路的某種狀態(tài)。4.2.1譯碼器的概念與分類譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。4.2譯碼器/數(shù)據(jù)分配器271.二進(jìn)制譯碼器當(dāng)使能輸入端EI為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，只有其中一個(gè)輸出端為有效電平，其余輸出端那么為相反電平。n個(gè)輸入端1個(gè)使能輸入端EI2n個(gè)輸出端4.2.1譯碼器的概念與分類28輸入輸出EIABY0Y1Y2Y3H××HHHHLLLLHHHLLHHLHHLHLHHLHLHHHHHL2.2線-4線譯碼器的邏輯電路功能表294.2.2集成電路譯碼器1.74138集成譯碼器3個(gè)輸入端3個(gè)控制端8個(gè)輸出端3074138集成譯碼器功表能

輸入輸出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7×H××××HHHHHHHH×XH×××HHHHHHHHL×××××HHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL一個(gè)3線–8線譯碼器能產(chǎn)生三變量函數(shù)的全部最小項(xiàng)?；谶@一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)。3174138的應(yīng)用舉例例1用74138組成脈沖信號(hào)變換電路4.2.2集成電路譯碼器3274138工作條件：G1=1，G2A=G2B=0例2用一個(gè)3線–8線譯碼器實(shí)現(xiàn)函數(shù)集成譯碼器74138的應(yīng)用舉例:332.集成二–十進(jìn)制譯碼器——7442

功能：將8421BCD碼譯成為10個(gè)狀態(tài)輸出。4個(gè)輸入端10個(gè)輸出端34功能表十進(jìn)制數(shù)BCD輸入輸出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL對(duì)于BCD代碼以外的偽碼〔1010～1111這6個(gè)代碼〕Y0～Y9均無(wú)低電平信號(hào)產(chǎn)生。2.集成二–十進(jìn)制譯碼器——7442三、譯碼器的應(yīng)用1．譯碼器的擴(kuò)展用兩片74138擴(kuò)展為4線—16線譯碼器2．實(shí)現(xiàn)組合邏輯電路例試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)：解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式。=m3+m5+m6+m7=用一片74138加一個(gè)與非門就可實(shí)現(xiàn)該邏輯函數(shù)。

例

某組合邏輯電路的真值表如表所示，試用譯碼器和門電路設(shè)計(jì)該邏輯電路。解：寫出各輸出的最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式:

用一片74138加三個(gè)與非門就可實(shí)現(xiàn)該組合邏輯電路。可見(jiàn)，用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。3．構(gòu)成數(shù)據(jù)分配器

數(shù)據(jù)分配器——將一路輸入數(shù)據(jù)根據(jù)地址選擇碼分配給多路數(shù)據(jù)輸出中的某一路輸出。用譯碼器設(shè)計(jì)一個(gè)“1線-8線〞數(shù)據(jù)分配器41bcdfe3.七段顯示譯碼器〔1〕最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。共陽(yáng)極顯示器共陰極顯示器顯示器分段布局圖ag42abcdfgabcdefg111111001100001101101e

共陰極顯示器4.2.2集成電路譯碼器43〔2〕集成電路顯示譯碼器7448邏輯圖4個(gè)輸入端3個(gè)控制端7個(gè)輸出端44〔2〕集成電路顯示譯碼器74487448功能框圖ABCagb...LTRBIBI/RBO744845〔2〕集成電路顯示譯碼器7448十進(jìn)制或功能輸入BI/RBO輸出字形LTRBIDCBAabcdefg0HHLLLLHHHHHHHL1H×LLLHHLHHLLLL2H×LLHLHHHLHHLH3H×LLHHHHHHHLLH14H×HHHLHLLLHHHH消隱脈沖消隱燈測(cè)試××××××LLLLLLLLHLLLLLLLLLLLLLL×××××HHHHHHHH邏輯功能

46〔2〕集成電路顯示譯碼器7448功能輸入BI/RBO輸出字形LTRBIDCBAabcdefg消隱脈沖消隱燈測(cè)試××××××LLLLLLLLHLLLLLLLLLLLLLL×××××HHHHHHHH邏輯功能

滅燈輸入BI/RBO：該控制端有時(shí)作為輸入，有時(shí)作為輸出。當(dāng)BI/RBO用作輸入且BI=0時(shí)，無(wú)論其他輸入端是什么電平，所有各段輸出a～g為0，所以字形熄滅，故稱“消隱〞。動(dòng)態(tài)滅零輸入RBI：當(dāng)LT=1，RBI=0且輸入代碼DCBA=0000時(shí)，各段輸出a～g均為低電平，與BCD碼相應(yīng)的字形熄滅，故稱“滅零〞動(dòng)態(tài)滅零輸出RBO：BI/RBO作為輸出使用時(shí)，受控于LT和RBI。當(dāng)LT=1且RBI=0，輸入代碼DCBA=0000時(shí)，RBO=0；假設(shè)LT=0或者LT=1且RBI=1，那么RBO=1。試燈輸入LT：當(dāng)LT=0時(shí)，BI/RBO是輸出端，且RBO=1，此時(shí)無(wú)論其他輸入端是什么狀態(tài)，所有各段輸出a～g均為1，顯示字形8。47數(shù)據(jù)分配器：相當(dāng)于有多個(gè)輸出的單刀多擲開(kāi)關(guān)，將從一個(gè)數(shù)據(jù)源來(lái)的數(shù)據(jù)分時(shí)送到多個(gè)不同的通道上去的邏輯電路。數(shù)據(jù)分配器示意圖4.2.3數(shù)據(jù)分配器48例：用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配器0１0１4.2.3數(shù)據(jù)分配器49輸入輸出G1G2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74138譯碼器作為數(shù)據(jù)分配器時(shí)的功能表4.2.3數(shù)據(jù)分配器504.3.1數(shù)據(jù)選擇器的定義與功能4.3.2集成電路數(shù)據(jù)選擇器4.3數(shù)據(jù)選擇器51數(shù)據(jù)選擇：在通道選擇信號(hào)的作用下，將多個(gè)通道的數(shù)據(jù)分時(shí)傳送到公共的數(shù)據(jù)通道上去的。數(shù)據(jù)選擇器：是指能實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用相當(dāng)于多個(gè)輸入的單刀多擲開(kāi)關(guān)，又稱“多路開(kāi)關(guān)〞。

通道選擇數(shù)據(jù)輸出

I0

I1

1n2I-

4.3.1數(shù)據(jù)選擇器的定義及功能521、4選1數(shù)據(jù)選擇器4選1數(shù)據(jù)選擇器4路數(shù)據(jù)輸入端2位地址碼輸入端使能信號(hào)輸入端，低電平有效1路數(shù)據(jù)輸出端〔1〕邏輯電路5300D0D1D2D3011011=10輸入輸出使能地址ENBAY1××00 0 0 D00 0 1 D10 1 0 D20 1 1 D3=0功能表〔2〕數(shù)據(jù)選擇器工作原理及邏輯功能548路數(shù)據(jù)輸入端3個(gè)地址輸入端1個(gè)使能輸入端2個(gè)互補(bǔ)輸出端74LS151的邏輯圖1、集成電路數(shù)據(jù)選擇器74LS151的邏輯圖

4.3.2集成電路數(shù)據(jù)選擇器74LS15155D7WYEN74LS151D6D5D4D3D2D1D0CBA74LS151功能框圖74LS151引腳圖2、74LS151示意框圖和引腳圖563、74LS151的功能表輸入輸出使能選擇YWENCBAHXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD7當(dāng)EN=0時(shí)，Y的表達(dá)式為:當(dāng)EN=1時(shí)，Y=1。無(wú)效輸出。584、8選1數(shù)據(jù)選擇器的擴(kuò)展:〔1〕位的擴(kuò)展:二位八選一的連接方法594、8選1數(shù)據(jù)選擇器的擴(kuò)展:〔2〕字的擴(kuò)展:16選1數(shù)據(jù)選擇器：數(shù)據(jù)輸入端：16路通道地址碼：4位。16選1數(shù)據(jù)選擇器16選1數(shù)據(jù)選擇器的連接605、數(shù)據(jù)選擇器74LS151的應(yīng)用〔1〕數(shù)據(jù)選擇器組成邏輯函數(shù)產(chǎn)生器當(dāng)EN=0時(shí)：輸出Y的表達(dá)式為:控制Di，就可得到不同的邏輯函數(shù)。D7WYEN74LS151D6D5D4D3D2D1D0CBA0a、將函數(shù)變換成最小項(xiàng)表達(dá)式b、將使能端EN接低電平c、地址信號(hào)C、B、A作為函數(shù)的輸入變量d、數(shù)據(jù)輸入D0~D7作為控制信號(hào)

組成函數(shù)產(chǎn)生器的一般步驟61例4.3.1試用8選1數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)

L=m3D3+m5D5+m6D6+m7D7D3=D5=D6=D7=1，D0=D1=D2=D4=0，解5、數(shù)據(jù)選擇器74LS151的應(yīng)用將邏輯函數(shù)化為最小項(xiàng)表達(dá)式：74151的輸出即為邏輯函數(shù)L。當(dāng)62，001010011100101110111=D1=1=D2=0=D3=0=D4=1=D5=1=D6=0=D7=1〔2〕用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換并入串出八選一數(shù)據(jù)選擇器三位二進(jìn)制計(jì)數(shù)器5、數(shù)據(jù)選擇器74LS151的應(yīng)用

634.4.1數(shù)值比較器的定義及功能1位數(shù)值比較器2位數(shù)值比較器4.4.2集成數(shù)值比較器74LS85集成數(shù)值比較器74LS85的功能數(shù)值比較器的位數(shù)擴(kuò)展4.4數(shù)值比較器644.4.4.1數(shù)值比較器的定義及功能輸入輸出ABFA>BFA<BFA=B00001010101010011001

表4.4.11位比較器真值表1.1位數(shù)值比較器將兩個(gè)1位二進(jìn)制數(shù)A、B進(jìn)行比較數(shù)值比較器就是對(duì)兩數(shù)A、B進(jìn)行比較，以判斷其大小的邏輯電路。

真值表

邏輯表達(dá)式

邏輯圖1位數(shù)值比較器的邏輯圖65

將兩個(gè)2位二進(jìn)制數(shù)A1A0、B1B0進(jìn)行比較：

真值表

邏輯表達(dá)式

邏輯圖001010100A0>B0A0<B0A0=B0A1=B1A1=B1A1=B1010×A1<B1001×A1>B1FA=BFA<BFA>BA0

B0A1

B1輸出輸入表4.4.2當(dāng)高位〔A1、B1〕不相等時(shí)，無(wú)需比較低位〔A0、B0〕，兩個(gè)數(shù)的比較結(jié)果由高位比較的結(jié)果斷定。當(dāng)高位相等時(shí)，兩數(shù)的比較結(jié)果由低位比較的結(jié)果斷定。FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)兩位數(shù)值比較器邏輯圖2、2位數(shù)值比較器664.4.4.1數(shù)值比較器的定義及功能多位數(shù)值比較器的設(shè)計(jì)原那么

先從高位比起,高位不等時(shí)，數(shù)值的大小由高位確定。2.2位數(shù)值比較器假設(shè)高位相等,那么再比較低位數(shù),比較結(jié)果由低位的比較結(jié)果斷定。6774LS851.集成數(shù)值比較器74LS85的功能74LS85的引腳圖74LS85是四位數(shù)值比較器，其工作原理和兩位數(shù)值比較器相同。74LS85比較器不僅能比較兩個(gè)4位二進(jìn)制數(shù)的大小，還能接受其它芯片比較結(jié)果的輸出。74LS85的示意框圖4.4.4.2集成數(shù)值比較器68輸入輸出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0××HLLHA3

=B3A2

=B2A1

=B1A0

=B0HHLLLLA3

=B3A2

=B2A1

=B1A0

=B0LLLHHL4位數(shù)值比較器74LS85功能表69用兩片7485組成8位數(shù)值比較器〔串聯(lián)擴(kuò)展方式〕。低位片高位片低四位高四位輸出

在位數(shù)較多且要滿足一定的速度要求時(shí)采取并聯(lián)方式，它比串聯(lián)擴(kuò)展方式工作速度快。2.集成數(shù)值比較器的位數(shù)擴(kuò)展4.4.2集成數(shù)值比較器70用7485組成16位數(shù)值比較器的并聯(lián)擴(kuò)展方式。B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12輸出4.4.2集成數(shù)值比較器714.5.1半加器和全加器

半加器

全加器4.5.2多位數(shù)加法器

串行進(jìn)位加法器

超前進(jìn)位集成4位加法器74LS283*超前進(jìn)位產(chǎn)生器741824.5.3減法運(yùn)算

反碼和補(bǔ)碼

由補(bǔ)碼完成減法運(yùn)算4.5.4集成算術(shù)/邏輯單元舉例4.5算術(shù)運(yùn)算電路7211011001+011010011兩個(gè)二進(jìn)制數(shù)相加時(shí)，有兩種情況：一種不考慮低位來(lái)的進(jìn)位，另一種考慮低位來(lái)的進(jìn)位。加法器也因此分為半加器和全加器。半加器全加器兩個(gè)4位二進(jìn)制數(shù)相加的過(guò)程:4.5.1半加器和全加器731.半加器〔HalfAdder〕不考慮低位進(jìn)位，將兩個(gè)1位二進(jìn)制數(shù)A、B相加的器件。

半加器的真值表

邏輯表達(dá)式

邏輯圖1000C011010101000SBA表4.5.1半加器的真值表C=AB

圖4.5.1（b）4.5.1半加器和全加器742.全加器〔FullAdder〕

全加器的真值表

邏輯表達(dá)式1110111010011100101001110100110010100000CiSiCi-1BiAi

全加器真值表

全加器能進(jìn)行加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位信號(hào)相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號(hào)。4.5.1半加器和全加器752.全加器〔FullAdder〕

全加器的真值表

邏輯表達(dá)式

邏輯圖采用包圍0的方法進(jìn)行化簡(jiǎn)得：

邏輯圖4.5.1半加器和全加器762.全加器〔FullAdder〕

全加器的真值表

邏輯表達(dá)式

邏輯圖4.5.1半加器和全加器773.由兩個(gè)半加器構(gòu)成一個(gè)全加器4.5.1半加器和全加器781.串行進(jìn)位加法器----采用四個(gè)1位全加器組成如何實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相加？

A3A2A1A0+B3B2B1B0=?低位的進(jìn)位信號(hào)送給鄰近高位作為輸入信號(hào)，任一位的加法運(yùn)算必須在低一位的運(yùn)算完成之后才能進(jìn)行。串行進(jìn)位加法器運(yùn)算速度不高。4.5.2多位數(shù)加法器79

2.快速加法器、超前進(jìn)位加法器進(jìn)位輸入是由專門的“進(jìn)位門〞綜合所有低位的加數(shù)、被加數(shù)及最低位進(jìn)入輸入后來(lái)提供。換言之，該電路能使每位的進(jìn)位直接由加數(shù)和被加數(shù)直接產(chǎn)生，而無(wú)需等待與低位的進(jìn)位信號(hào)，稱之為“快速加法器〞或〞超前進(jìn)位加法器〞。4.5.2多位數(shù)加法器80定義兩個(gè)中間變量Gi和Pi：

Si=Pi⊕

Ci-1

Ci=Gi＋PiCi-1

Gi=AiBiPi=Ai⊕Bi

……產(chǎn)生變量

……傳輸變量

2.快速加法器、超前進(jìn)位加法器4.5.2多位數(shù)加法器81

進(jìn)位信號(hào)的產(chǎn)生：Si=Pi⊕Ci-1

Ci=Gi＋PiCi-1

C0=G0+P0C-1

C1=G1+P1C0=G1+P1G0+P1P0C-1

C2=G2+P2C1=G2+P2G1+P2

P1G0+P2

P1P0C-1

C3=G3+P3C2=G3+P3G2+P3

P2G1+P3P2P1G0

+P3P2P1P0C-1

4.5.2多位數(shù)加法器823.超前進(jìn)位集成4位加法器74LS283邏輯圖4.5.2多位數(shù)加法器833.超前進(jìn)位集成4位加法器74LS283

74LS283邏輯框圖

74LS283引腳圖4.5.2多位數(shù)加法器844.超前進(jìn)位加法器74LS283的應(yīng)用例1用兩片74LS283構(gòu)成一個(gè)8位二進(jìn)制數(shù)加法器。在片內(nèi)是超前進(jìn)位，而片與片之間是串行進(jìn)位。4.5.2多位數(shù)加法器854.超前進(jìn)位加法器74LS283的應(yīng)用8421碼輸入余3碼輸出1100*例2.用74283構(gòu)成將8421BCD碼轉(zhuǎn)換為余3碼的碼制轉(zhuǎn)換電路。8421碼余3碼000000010010001101000101

+0011+0011+0011CO4.5.2多位數(shù)加法器86補(bǔ)碼和反碼的關(guān)系式:N補(bǔ)=N反+1。

在實(shí)際應(yīng)用中，通常是將減法運(yùn)算變?yōu)榧臃ㄟ\(yùn)算來(lái)處理，即采用加補(bǔ)碼的方法完成減法運(yùn)算。1.反碼和補(bǔ)碼這里只討論數(shù)值碼，即數(shù)碼中不包括符號(hào)位。原碼自然二進(jìn)制碼