數(shù)字電路基礎(chǔ)-ch03-4邏輯門電路使用中的幾個(gè)實(shí)際問題

3.6

邏輯門電路使用中的幾個(gè)實(shí)際問題3.6.1

各種門電路之間的接口問題3.6.2

門電路帶負(fù)載時(shí)的接口問題1)驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將TTL和CMOS兩種器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于每種器件的電壓和電流參數(shù)各不相同,因而在這兩種器件連接時(shí),要滿足驅(qū)動(dòng)器件和負(fù)載器件以下兩個(gè)條件：2)驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流和灌電流（屬于門電路的扇出數(shù)問題）。3.6.1

各種門電路之間的接口問題VOH(min)≥VIH(min)VOL(max)≤VIL(max)負(fù)載器件所要求的輸入電壓vOvI驅(qū)動(dòng)門

負(fù)載門1

1

VOH(min)O

VOL(max)

v

VIH(min)VIL(max)

Iv灌電流IILIOLIIL拉電流IIHIOHIIH10111…1n個(gè)01110…1n個(gè)對(duì)負(fù)載器件提供足夠大的拉電流和灌電流

IOH(max)≥IIH(total)IOL(max)≥IIL(total)驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流

驅(qū)動(dòng)電路負(fù)載電路1、）VOH(min)≥

VIH(min)2、）VOL(max)≤

VIL(max)4、）IOL(max)≥IIL(total)驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平

IOH(max)≥IIH(total)3、）2、CMOS門驅(qū)動(dòng)TTL門VOH（min)=4.9VVOL(max)=0.1VTTL門（74系列）：VIH(min)=2VVIL(max)=0.8VIOL（max)=0.51mAIIH（max)=20

AVOH(min)≥VIH(min)VOL(max)≤VIL(max)帶拉電流負(fù)載輸出、輸入電壓帶灌電流負(fù)載?CMOS門(4000系列）：IOH（max)=-0.51mAIIL（max)=-0.4mA，IOH(max)≥IIH(total)例用一個(gè)74HC00與非門電路驅(qū)動(dòng)一個(gè)74系列TTL反相器和六個(gè)74LS系列邏輯門電路。試驗(yàn)算此時(shí)的CMOS門電路是否過載？VOH（min)=3.84V，VOL(max)=0.33VIOH（max)=-4mAIOL（max)=4mA74HC00：IIH（max)=0.04mAIIL（max)=-1.6mA74系列：VIH（min)=2V，VIL(max)=0.8V&111…CMOS門74系列74LS系列74LS系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min)≥VIH(min)VOL(max)≤VIL(max)總的輸入電流IIL(total)=1.6mA+6

0.4mA=4mA灌電流情況

拉電流情況

74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS門：IIH(max)=0.02mA總的輸入電流IIH(total)=0.04mA+6

0.02mA=0.16mA

74HC00:IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS門：IIL(max)=0.4mA驅(qū)動(dòng)電路能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流&111…CMOS門

74系列74LS系列2.COMS驅(qū)動(dòng)TTL：

主要問題：輸出低電平電流最大值小于TTL低電平

輸入電流

解決方案：1采用CMOS電路并聯(lián)提高帶負(fù)載能力

2

采用分立三極管反相器進(jìn)行連接通過電流放大器驅(qū)動(dòng)TTL電路將CMOS門電路并聯(lián)以提高帶負(fù)載能力當(dāng)TTL與CMOSHC的輸入電壓參數(shù)是不兼容的，需加上拉電阻；當(dāng)TTL驅(qū)動(dòng)CMOSHCT時(shí)，由于電壓參數(shù)兼容，不需另加接口電路。3.TTL門驅(qū)動(dòng)CMOS門用接入上拉電阻提高TTL電路輸出的高電平例：TTL門驅(qū)動(dòng)CMOS門(如74HC）VOH(min)=2.7V

VIH(min)為3.5VTTL（74LS）：CMOS（74HC）：式2、3、4都能滿足，但式1VOH(min)≥VIH(min)不滿足（

IOZ

：TTL輸出級(jí)T3截止管的漏電流）1.用門電路直接驅(qū)動(dòng)顯示器件3.6.2門電路帶負(fù)載時(shí)的接口電路門電路的輸入為低電平，輸出為高電平時(shí)，LED發(fā)光

當(dāng)輸入信號(hào)為高電平，輸出為低電平時(shí),LED發(fā)光

解：LED正常發(fā)光需要幾mA的電流，并且導(dǎo)通時(shí)的壓降VF為1.6V。根據(jù)附錄A查得，當(dāng)VCC=5V時(shí)，VOL=0.1V，IOL(max)=4mA，因此ID取值不能超過4mA。限流電阻的最小值為例3.6.2試用74HC04六個(gè)CMOS反相器中的一個(gè)作為接口電路，使門電路的輸入為高電平時(shí)，LED導(dǎo)通發(fā)光。2.機(jī)電性負(fù)載接口用各種數(shù)字電路來控制機(jī)電性系統(tǒng)的功能,而機(jī)電系統(tǒng)所需的工作電壓和工作電流比較大。要使這些機(jī)電系統(tǒng)正常工作，必須擴(kuò)大驅(qū)動(dòng)電路的輸出電流以提高帶負(fù)載能力，而且必要時(shí)要實(shí)現(xiàn)電平轉(zhuǎn)移。如果負(fù)載所需的電流不特別大，可以將兩個(gè)反相器并聯(lián)作為驅(qū)動(dòng)電路，并聯(lián)后總的最大負(fù)載電流略小于單個(gè)門最大負(fù)載電流的兩倍。如果負(fù)載所需的電流比較大，則需要在數(shù)字電路的輸出端與負(fù)載之間接入一個(gè)功率驅(qū)動(dòng)器件。3.抗干擾措施(1)多余輸入端的處理原則：多輸入端的處理不能影響輸入輸出之間的邏輯關(guān)系。處理措施：TTL：上拉電阻接VCC/反相器接地(與非）

CMOS：直接接VDD。(2)去耦合濾波器：通常采用10-100uF的大電容器與直流電源并聯(lián)以濾出不需要的成分，加接0.1uF的電容器以濾出開關(guān)噪聲。(3)接地和安裝工藝：模擬地和數(shù)字地分開，連線盡量短。CMOS數(shù)字電路的特點(diǎn)及使用時(shí)的注意事項(xiàng)CMOS數(shù)字電路的特點(diǎn)（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負(fù)載的能力比TTL電路強(qiáng)。（3）CMOS電路的電源電壓允許范圍較大，約在3～18V

（4000系列），抗干擾能力比TTL電路強(qiáng)。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個(gè)μW，中規(guī)模集成電路的功耗也不會(huì)超過100μW。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環(huán)境下工作。（7）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時(shí)應(yīng)注意靜電屏蔽，焊接時(shí)電烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。

①利用半導(dǎo)體器件的開關(guān)特性，可以構(gòu)成與門、或門、非門、與非門、或非門、與或非門、異或門等各種邏輯門電路，也可以構(gòu)成在電路結(jié)構(gòu)和特性兩方面都別具特色的三態(tài)門、OC門、OD門和傳輸門。