電子技術(shù)基礎(chǔ)-第9章-數(shù)字邏輯基礎(chǔ)

第9章

數(shù)字電路基礎(chǔ)知識成都理工大學(xué)工程技術(shù)學(xué)院自動化工程系雷永鋒201312/27/2023第9章數(shù)字電路基礎(chǔ)知識9.1邏輯代數(shù)基礎(chǔ)9.2邏輯函數(shù)的化簡9.3集成TTL邏輯門電路9.4CMOS門電路12/27/20239.1邏輯代數(shù)基礎(chǔ)9.1.1基本邏輯運(yùn)算邏輯代數(shù)（布爾代數(shù)）（Booleanalgebra）例如：Y是A，B，C，…的邏輯函數(shù)，可以寫作：Y=F（A,B,C,…）

（其中A,B,C…取“0”或“1”）12/27/2023邏輯與（AND）

邏輯或（OR）

邏輯非（NOT）基本邏輯運(yùn)算12/27/20231.邏輯與(and)決定事件發(fā)生的各條件中，所有條件都具備，事件才會發(fā)生（成立）。記為：Y=A?B=AB

運(yùn)算規(guī)則：0·0=0，0·1=0，1·0=0，1·1=1規(guī)定:開關(guān)合為邏輯“1”；斷為邏輯“0”燈亮為邏輯“1”；滅為邏輯“0”Y=ABA(a)BBAYE&(b)12/27/2023邏輯與真值表:ABY000010100111邏輯與的波形圖：

邏輯推廣到多變量：Y=A·B·C·D····真值表特點(diǎn):有0則0,全1則112/27/20232.邏輯或（OR)或邏輯：決定事件發(fā)生的各條件中，有一個(gè)或一個(gè)以上的條件具備，事件就會發(fā)生（成立）。開關(guān)合為邏輯“1”，開關(guān)斷為邏輯“0”；燈亮為邏輯“1”,燈滅為邏輯“0”。設(shè)：特點(diǎn):有1則1,全0則0Y=A＋B記為：運(yùn)算規(guī)則：0+0=0，0+1=1，

1+0=1，1+1=1

12/27/2023

邏輯或運(yùn)算真值表ABY000011101111邏輯或的波形圖真值表特點(diǎn):有1則1,全0則0邏輯推廣到多變量：Y=A+B+C+D+···12/27/20233.邏輯非(NOT)“非”邏輯：決定事件發(fā)生的條件只有一個(gè)，條件不具備時(shí)事件發(fā)生（成立），條件具備時(shí)事件不發(fā)生。規(guī)定:開關(guān)合為邏輯“1”；斷為邏輯“0”燈亮為邏輯“1”；滅為邏輯“0”記為：

Y＝A邏輯非的運(yùn)算規(guī)則0=1，1=012/27/2023邏輯非真值表AY0110非門波形圖

特點(diǎn):1則0,0則112/27/20234.幾種常見的邏輯關(guān)系將基本邏輯門加以組合，可構(gòu)成“與非”、“或非”、“異或”等門電路。（1）與非表示式：Y=AB

真值表

ABABY0001010110011110Y=ABC多個(gè)邏輯變量時(shí):&ABY符號：12/27/2023（2）或非門表示式：

Y=A+B

真值表

ABABY0001011010101110多個(gè)邏輯變量時(shí):Y=A+B+CABY≥1符號：12/27/2023

真值表特點(diǎn):相同則0,不同則1

真值表

ABABABY00000011011001111000（3）異或門Y=A

B=AB+AB表示式：=1ABY符號：12/27/2023（3）同或門表示式：Y=A⊙B符號：

真值表特點(diǎn):相同則1,不同則0

真值表

ABY00101010011112/27/20230-1律：自等律：1、常見邏輯恒等式互補(bǔ)律:A?0=0A+1=1A+0=AA?1=A9.1.2基本邏輯恒等式和運(yùn)算規(guī)則重疊律:A+A=AA?A=AA+A=0A?A=112/27/2023交換律:

A+B=B+A

AB=BA結(jié)合律:

A+B+C=(A+B)+C=A+(B+C)

ABC=(AB)C=A(BC)分配律:

A(B+C)=AB+ACA+BC=(A+B)(A+C)吸收律:

A+AB＝AA（A+B）=AA+AB=A+B12/27/2023還原律:

A

＝A

摩根定理

:ABC＝A+B+C

A+B+C=A?

B?

C含有兩個(gè)變量的摩根定理的證明ABA+BABABA+B00110101100010001110111012/27/20232．基本邏輯運(yùn)算規(guī)則1）代入規(guī)則在任何一個(gè)含有變量X（假設(shè)某變量）的等式中,如果將等式兩邊所有出現(xiàn)變量X的位置都代之以一個(gè)邏輯函數(shù)Y,則此等式仍然成立

例如:在恒等式A+BC=(A+B)(A+C)中,用Y=B+D來取代等式中的變量A,則有等式左邊：A+BC=(B+D)+BC=B+D

等式右邊：(A+B)(A+C)=(B+D+B)(B+D+C)=(B+D)(B+D+C)=B+D

12/27/20232）反演規(guī)則

對邏輯函數(shù)Y求其反函數(shù)的過程叫反演。

將一個(gè)邏輯函數(shù)Y中的運(yùn)算符號“·”變“+”、“+”變“·”，“0”變“1”、“1”變“0”，原變量變反變量、反變量變原變量,那么所得到的新函數(shù)即為原函數(shù)Y的反函數(shù)注意兩點(diǎn):

(1)變換過程中要保持原式中的運(yùn)算順序。

(2)不是單個(gè)變量上的“非”號應(yīng)保持不變。

例9-1:已知邏輯函數(shù)求它的反函數(shù)解

:根據(jù)反演規(guī)則可得12/27/20233)對偶規(guī)則

如果將任何一個(gè)邏輯函數(shù)Y中的“·”變“+”、“+”變“·”，“0”變“1”、“1”變“0”，所有的變量保持不變，這樣所得到的新的函數(shù)式就是原邏輯函數(shù)Y的對偶式，記作Y′和例如:邏輯函數(shù),則其對偶式為對偶規(guī)則：如果兩個(gè)邏輯函數(shù)Y和F相等，則它們的對偶式也一定相等。例如:成立，則它們的對偶式也一定成立。12/27/20239.2邏輯函數(shù)及其簡化9.2.1邏輯函數(shù)的表示方法

真值表（也叫邏輯狀態(tài)表）邏輯表達(dá)式邏輯圖卡諾圖波形圖五種表示方法12/27/20231.真值表ABY001011101110ABCY000000100100011010001011110111110110AY一輸入變量，二種組合二輸入變量，四種組合三輸入變量，八種組合12/27/2023真值表（四輸入變量）ABCDY0000100010001010011101000010110110001111ABCDY1000110011101011011111001110111110111111四輸入變量，16種組合12/27/2023例9-2

設(shè)有一個(gè)三輸入變量的偶數(shù)判別電路,輸入變量用A、B、C表示,輸出變量用F表示。F＝1,表示輸入變量中有偶數(shù)個(gè)1;F＝0,表示輸入變量中有奇數(shù)個(gè)1

解:將2＝8個(gè)組合狀態(tài)的所有輸入、輸出變量值列舉出來,就構(gòu)成了反映這一邏輯關(guān)系的真值表如下表:輸入輸出ABCF00001111001100110101010110010110312/27/20232．邏輯表達(dá)式邏輯表達(dá)式是由邏輯變量和“與”、“或”、“非”等幾種邏輯運(yùn)算符號構(gòu)成的數(shù)學(xué)方程。常見類型

與或式：或與式：與非-與非式：或非-或非式：12/27/2023例9-3

根據(jù)偶數(shù)判別電路的邏輯狀態(tài)表（例9－2),寫出其對應(yīng)邏輯函數(shù)的與—或表達(dá)式。示成這些與項(xiàng)的或函數(shù)。

對于表的邏輯函數(shù)，可得其邏輯表達(dá)式（與或式）為:

F=ABC+ABC+ABC+ABC解:

將邏輯狀態(tài)表中輸出等于1的各狀態(tài)表示成全部輸入變量(正變量及反變量)的與函數(shù)(例9-2表中，當(dāng)ABC＝011時(shí)F＝1，可寫成F=ABC,因?yàn)锳BC=011時(shí)，只有ABC=1)并把總輸出表12/27/20233．邏輯圖邏輯圖是由邏輯基本單元和邏輯部件的符號及它們之間的連線所構(gòu)成的圖形

根據(jù)偶數(shù)判別電路的邏輯表達(dá)式(例9－3)可畫出其對應(yīng)的邏輯圖12/27/20234.卡諾圖美國工程師卡諾（Karnaugh）根據(jù)邏輯函數(shù)的基本規(guī)律于1953年提出了利用一種方格圖來表示邏輯函數(shù)的方法

（a）兩變量卡諾圖(c)三變量卡諾圖12/27/2023（c）四變量卡諾圖每一個(gè)小方格的位置對應(yīng)真值表中一組輸入邏輯變量的取值12/27/2023例如：由表（例9－2）真值表可得前述偶數(shù)判別電路的卡諾圖如下：

偶判別電路的卡諾圖12/27/20235．波形圖用變量隨時(shí)間變化的波形，反映邏輯函數(shù)輸入變量和輸出變量之間變化的對應(yīng)關(guān)系例如：（例9－2）偶數(shù)判別電路的波形圖如下：偶判電路輸入輸出波形12/27/20239.2.2邏輯函數(shù)幾種表示方法的相互轉(zhuǎn)換邏輯函數(shù)5種表示方法相互轉(zhuǎn)換關(guān)系

12/27/20231．根據(jù)邏輯函數(shù)表達(dá)式畫邏輯圖將邏輯函數(shù)表達(dá)式中變量之間的運(yùn)算關(guān)系用相應(yīng)的邏輯符號表示出來，就可以得到該函數(shù)的邏輯圖。例9-4試畫出邏輯函數(shù)的邏輯圖。解：

其邏輯圖為:12/27/20232．根據(jù)邏輯圖寫出邏輯表達(dá)式根據(jù)給定的邏輯圖,將每個(gè)邏輯符號(邏輯門)所表示的邏輯關(guān)系依次寫出來例:9-5如下圖所示,試寫出其對應(yīng)的邏輯函數(shù)表達(dá)式。解：從圖的左邊輸入信號開始，依次寫出最后可得：12/27/2023

例9-5邏輯圖12/27/20233、根據(jù)真值表寫出邏輯表達(dá)示方法:將真值表中為1的項(xiàng)相加,寫成“與或式”。Y=AB+AB+AB

真值表

ABY001011101110此邏輯代數(shù)式并非是最簡單的形式，實(shí)際上此真值表是與非門的真值表，其邏輯代數(shù)式為Y=AB因此，有一個(gè)化簡問題。12/27/20234．根據(jù)邏輯表達(dá)式求真值表將自變量所有可能的取值組合代入邏輯表達(dá)式中，計(jì)算出相應(yīng)的邏輯函數(shù)的值，便可列出其真值表

12/27/20239.2.3邏輯函數(shù)的化簡所謂邏輯函數(shù)的化簡，就是使邏輯函數(shù)的形式最簡單。

最簡與或表達(dá)式的標(biāo)準(zhǔn)函數(shù)式中的與項(xiàng)最少每個(gè)與項(xiàng)中的變量個(gè)數(shù)最少常用的化簡方法

代數(shù)化簡法

卡諾圖化簡法

12/27/20231．代數(shù)化簡法利用邏輯代數(shù)的基本運(yùn)算規(guī)則和常用的邏輯恒等式來化簡邏輯函數(shù)。1)并項(xiàng)法利用公式,將兩項(xiàng)合并成一項(xiàng),消去一意復(fù)雜的表達(dá)式。例如:個(gè)變量。根據(jù)代入規(guī)則，式中的A和B可以是任“B”12/27/20232)消因子法利用公式

消去多余因子

例如“A”“B”3)消項(xiàng)法利用公式A+AB=A,消去多余的乘積項(xiàng)。例如:“A”“B”12/27/20234)配項(xiàng)法先利用公式A+A=A重復(fù)寫入某一項(xiàng)，或者利用公式將某一項(xiàng)拆為兩項(xiàng)，然后再對函數(shù)重新,例如:組合進(jìn)行化簡12/27/2023例9-6

試化簡邏輯函數(shù)

F＝AC+ACD+

+BC

解:F＝AC+ACD+

+

BC

＝AC(1+D)+

(1+BC)

＝AC+

例9-7

試化簡邏輯函數(shù)

F=AB+AB+AB解：F=AB+AB+AB=A(B+B)+AB=A+AB=A+B12/27/20232．卡諾圖化簡法是邏輯函數(shù)的一種表示方法，是真值表的圖形表示形式

（1）最小項(xiàng)與邏輯函數(shù)的最小項(xiàng)表達(dá)式最小項(xiàng)的定義：

在邏輯函數(shù)中，設(shè)有n個(gè)邏輯變量，由這n個(gè)邏輯變量所組成的乘積項(xiàng)（與項(xiàng)）中的每個(gè)變量只是以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次，那么我們把這個(gè)乘積項(xiàng)稱為n個(gè)變量的一個(gè)最小項(xiàng)。12/27/2023三變量最小項(xiàng)真值表12/27/2023最小項(xiàng)具有如下性質(zhì)：（3）n變量的所有最小項(xiàng)之和恒為1（2）任意兩個(gè)不同最小項(xiàng)的乘積恒為0（1）對任意一個(gè)最小項(xiàng)有且僅有一組變量的取值使它等于1最小項(xiàng)的編號：

n個(gè)變量有個(gè)最小項(xiàng)

。

最小項(xiàng)用“”表示，把最小項(xiàng)取值為1所對應(yīng)的那一組變量取值的組合當(dāng)成二進(jìn)制數(shù)，與其相應(yīng)的十進(jìn)制數(shù)就是i的值12/27/2023任何一個(gè)邏輯函數(shù)都可以表示成若干個(gè)最小項(xiàng)之和的形式而且這種形式是唯一的邏輯函數(shù)的最小項(xiàng)表達(dá)式：任何一個(gè)邏輯函數(shù)表達(dá)式轉(zhuǎn)化為最小項(xiàng)表達(dá)式的方法：1）由真值表求得最小項(xiàng)表達(dá)式例9-8：已知三變量邏輯函數(shù)Y的真值表如表所示，求邏輯函數(shù)Y的最小項(xiàng)表達(dá)式。（a)三變量邏輯函數(shù)Y的真值表

12/27/2023解：由上(a)表知，使函數(shù)Y=1的變量取值組合有001、010、110三項(xiàng)，與其對應(yīng)的最小項(xiàng)是、和，則邏輯函數(shù)Y的最小項(xiàng)表達(dá)式為：

2）由邏輯函數(shù)的一般表達(dá)式求最小項(xiàng)表達(dá)式首先利用公式將一般表達(dá)式變換成與或式，再采用配項(xiàng)法，將每個(gè)乘積項(xiàng)（與項(xiàng)）都變?yōu)樽钚№?xiàng)12/27/2023例9-9:

將三變量邏輯函數(shù)

轉(zhuǎn)化為最小項(xiàng)表達(dá)式。解：12/27/2023如果在兩個(gè)最小項(xiàng)中，只有一個(gè)變量以原變量和反變量形式分別在兩項(xiàng)中出現(xiàn)，而兩項(xiàng)中其余變量均相同，則這兩個(gè)最小項(xiàng)稱為相鄰最小項(xiàng)，簡稱為相鄰項(xiàng)；這種相鄰關(guān)系也稱為邏輯相鄰相鄰最小項(xiàng)和邏輯相鄰：兩個(gè)相鄰項(xiàng)相加可以消去一個(gè)互反變量，同時(shí)原來的兩項(xiàng)合并為一項(xiàng)，其結(jié)果為兩項(xiàng)中的相同部分

12/27/2023（2）用卡諾圖表示邏輯函數(shù)幾何相鄰,是指在卡諾圖中排列位置相鄰的那些最小項(xiàng)

兩變量卡諾圖12/27/2023三變量卡諾圖

12/27/2023四變量的卡諾圖12/27/2023卡諾圖具有如下特點(diǎn)：(1)n變量的卡諾圖具有個(gè)小方塊，分別表示個(gè)最小項(xiàng)。每個(gè)原變量和反變量總是各占整個(gè)卡諾圖區(qū)域的一半。

(2)在卡諾圖中，任意相鄰小方塊所表示的最小項(xiàng)都僅有一個(gè)變量不同，即這兩個(gè)最小項(xiàng)具有“相鄰性”。相鄰的小方塊數(shù)是隨著變量的增加而增加的，且等于變量個(gè)數(shù)n。

12/27/2023要用卡諾圖化簡邏輯函數(shù)就必須先將邏輯函數(shù)用卡諾圖表示出來例9-10:已知邏輯函數(shù)Y的真值表如下表(b)所示,畫出Y

的卡諾圖。

解：

對于這類已知真值表畫卡諾圖的問題,一般方法是:先畫出與給定函數(shù)變量數(shù)相同的卡諾圖，然后根據(jù)真值表來填寫每一個(gè)方塊的值，也就是在相應(yīng)的變量取值組合的每一小方格中，函數(shù)值為1的填上“1”，為0的填上“0”，就可以得到函數(shù)的卡諾圖。

12/27/2023

(b)邏輯函數(shù)Y的真值表

邏輯函數(shù)Y的卡諾圖

12/27/2023例9-11:試畫出函數(shù)Y(A,B,C,D)=∑(0,1,3,5,6,8,10,11,15)的卡諾圖。將表達(dá)式中所包含的最小項(xiàng)在對應(yīng)的小方格中填入“1”，其他的小方格填入“0”解：

先畫出四變量卡諾圖，然后在對應(yīng)于

、、

的小方格中填入“1”，其他的小方格填入“0”,如圖：12/27/2023解:

例9-12：試畫出邏輯函數(shù)的卡諾圖。

當(dāng)已知的表達(dá)式并非最小項(xiàng)表達(dá)式先將一般邏輯函數(shù)表達(dá)式變換為與或表達(dá)式，然后再變換為最小項(xiàng)表達(dá)式;或把每一個(gè)乘積項(xiàng)所包含的那些最小項(xiàng)所對應(yīng)的小方格都填上“1”，其余的填“0”。

AB項(xiàng)包含了A=1，B=1的所有最小項(xiàng)，即

和，這個(gè)乘積項(xiàng)包含了B=1，C=0的所有最小項(xiàng)，即和；而則包含了和兩個(gè)最小項(xiàng)。所以，畫出該函數(shù)的卡諾圖如下圖(c)所示。12/27/2023①在填寫“1”時(shí),有些小方格出現(xiàn)重復(fù),根據(jù)1+1=1的原則,只保留一個(gè)“1”即可；②在卡諾圖中，只要填入函數(shù)值為“1”的小方格,函數(shù)值為“0”的可以不填；③上面畫的是函數(shù)Y的卡諾圖。若要畫Y的卡諾圖，則要將Y中的各個(gè)最小項(xiàng)用“0”填寫，其余填寫“1”即可

注意：(c)例9-12卡諾圖12/27/20233）用卡諾圖化簡邏輯函數(shù)

合并的規(guī)則：

<1>將取值為“1”的相鄰小方格圈成矩形、圓形或者方形圈，這樣的圈一般稱為卡諾圈；相鄰的小方格包括最上面行和最下面行的同列小方格，以及最左列和最右列的同行小方格。<2>所圈取值為“1”的相鄰小方格的個(gè)數(shù)應(yīng)為（n=0,1,2,…），即每個(gè)圈內(nèi)小方格數(shù)目只能是1、2、4、8、16、…，不允許3、6、7、10等12/27/2023<3>

相鄰兩項(xiàng)可合并為一項(xiàng)，同時(shí)消去一個(gè)因子；相鄰的4項(xiàng)可合并為一項(xiàng)，同時(shí)消去兩個(gè)因子；依次類推，相鄰的項(xiàng)可合并為一項(xiàng)，并消去n個(gè)因子。將合并的結(jié)果相加，即可得所求的最簡與或式；<4>合并的結(jié)果就是保留一個(gè)圈內(nèi)所有最小項(xiàng)中的相同變量，而除去不同的變量。

12/27/20232個(gè)最小項(xiàng)合并卡諾圈如圖（a）～（f）

(a)(b)(c)12/27/2023(d)(e)(f)12/27/2023

4個(gè)最小項(xiàng)合并的卡諾圈如圖(a)-(e)

(a)(b)(c)12/27/2023(d)(e)12/27/20238個(gè)最小項(xiàng)合并卡諾圈如圖（a）～（d）(a)(b)12/27/2023用卡諾圖化簡邏輯函數(shù)的具體步驟：

<1>建立邏輯函數(shù)的卡諾圖；<2>合并最小項(xiàng)；<6>每個(gè)卡諾圈中至少要包含有一個(gè)其他卡諾圈沒有包含的單元;<7>所有等于“1”的小方格必須全部被圈到；<3>寫出最簡的與或表達(dá)式；

<5>卡諾圈的數(shù)目要盡可能少；<4>卡諾圈要盡可能大；<8>根據(jù)A+A=A，每個(gè)最小項(xiàng)可以重復(fù)使用；12/27/2023例9-15

用卡諾圖化簡邏輯函數(shù)Y（A,B,C,D）=∑m（0,2,3,5,7,8,10,11,15）解第一步，畫出Y的卡諾圖；12/27/2023第二步，按合并最小項(xiàng)的規(guī)律畫出相應(yīng)的卡諾圈；第三步，將每個(gè)卡諾圈的結(jié)果相加，得12/27/2023(c)(d)12/27/20234）具有約束項(xiàng)（也稱無關(guān)項(xiàng)）的邏輯函數(shù)化簡變量和變量之間存在制約關(guān)系例9-16

設(shè)輸入A、B、C、D是十進(jìn)制數(shù)X的二進(jìn)制編碼，當(dāng)X≥5時(shí)，輸出Y為1，否則為0，求Y的最簡“與或”表達(dá)式。解:

根據(jù)題意列真值表，如表9-10所示。

12/27/2023當(dāng)A、B、C、D的取值為0000~0100時(shí)，Y=0；當(dāng)A、B、C、D的取值為0101~1001時(shí)，Y=1；表9-1012/27/2023當(dāng)A、B、C、D的取值為1010~1111時(shí)，因?yàn)槭M(jìn)制數(shù)只有0~9這10個(gè)數(shù)碼，對應(yīng)的二進(jìn)制編碼是0000~1001，所以對于A、B、C、D的這6組取值是不允許出現(xiàn)的=∑m(5,6,7,8,9)+∑d(10,11,12,13,14,15)Y的表達(dá)式為:

Y（A，B，C，D）用卡諾圖進(jìn)行化簡:不考慮約束條件,得：12/27/2023考慮約束條件得：Y(A,B,C,D)=A+BD+BC

（b）考慮約束條件（a）不考慮約束條件12/27/20239.3集成TTL邏輯門電路學(xué)習(xí)的重點(diǎn)應(yīng)該放在門電路的邏輯功能和外部特性兩個(gè)方面

常見的集成門電路有TTL和CMOS兩大類。按其邏輯功能可分為與門、或門、非門、與非門、或非門、與或非門、異或門

12/27/2023TTL—晶體管-晶體管邏輯集成電路集成門電路集成門電路雙極型TTL(Transistor-TransistorLogicIntegratedCircuit,TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）MOS—金屬氧化物半導(dǎo)體場效應(yīng)管集成電路12/27/20239.3.1TTL與非門電路輸入級中間級輸出級輸入信號1.工作原理12/27/20232.電壓傳輸特性曲線當(dāng)UI從零開始增加時(shí)，在一定范圍內(nèi)輸出的高電平基本不變，當(dāng)UI上升到一定數(shù)值后，輸出很快下降為低電平，如UI繼續(xù)增加，輸出低電平基本不變

12/27/20233.主要參數(shù)1）輸出高電平UOH和輸出低電平UOL2）開門