《計(jì)算機(jī)組成原理》題庫(kù)

《計(jì)算機(jī)組成原理》題庫(kù)

本科生期末試卷一

一.選擇題（每小題I分，共10分）

1.計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指?

ARAM存貯器

BROM存貯器

C主存貯器

Dcache、主存貯器和外存貯器

2.某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)

為。

A+（1-2-32）B+（1-2-31）C2,2D2知

3.算術(shù)/邏輯運(yùn)算單元74181ALU可完成。

A16種算術(shù)運(yùn)算功能

B16種邏輯運(yùn)算功能

C16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能

D4位乘法運(yùn)算和除法運(yùn)算功能

4.存儲(chǔ)單元是指。

A存放一個(gè)二進(jìn)制信息位的存貯元

B存放一個(gè)機(jī)器字的所有存貯元集合

C存放一個(gè)字節(jié)的所有存貯元集合

D存放兩個(gè)字節(jié)的所有存貯元集合；

5.相聯(lián)存貯器是按進(jìn)行尋址的存貯器。

A地址方式B堆棧方式C內(nèi)容指定方式D地址方式與堆棧方式

6.變址尋址方式中，操作數(shù)的有效地址等于。

A基值寄存器內(nèi)容加上形式地址（位移量）

B堆棧指示器內(nèi)容加上形式地址（位移量）

C變址寄存器內(nèi)容加上形式地址（位移量）

D程序記數(shù)器內(nèi)容加上形式地址（位移量）

7.以下敘述中正確描述的句子是：。

A同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作

B同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作

C同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作

D同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作

8.計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)。

A減少了信息傳輸量

B提高了信息傳輸?shù)乃俣?/p>

C減少了信息傳輸線的條數(shù)

D加重了CPU的工作量

9.帶有處理器的設(shè)備一般稱為設(shè)備。

A智能化B交互式C遠(yuǎn)程通信D過(guò)程控制

10.某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)

1

據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N

個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要丫秒，因此該系統(tǒng)可以跟蹤到每

秒次中斷請(qǐng)求。

A.N/（NX+Y）B.N/（X+Y）NC.min[l/X,l/Y]D.max[l/X,l/Y]

二.填空題（每小題3分，共15分）

1.存儲(chǔ)A.并按B.順序執(zhí)行，這是C.型計(jì)算機(jī)的工作原理。

2.移碼表示法主要用于表示A.數(shù)的階碼E,以利于比較兩個(gè)B.的大小和

C.操作。

3.閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性及A.能力，為現(xiàn)有的B.體

系結(jié)構(gòu)帶來(lái)巨大變化，因此作為C.用于便攜式電腦中。

4.微程序設(shè)計(jì)技術(shù)是利用A.方法設(shè)計(jì)B.的一門技術(shù)。具有規(guī)整性、可維護(hù)

性、C.等一系列優(yōu)點(diǎn)。

5.衡量總線性能的重要指標(biāo)是A.,它定義為總線本身所能達(dá)到的最高B.。PCI

總線的帶寬可達(dá)C.。

三.（10分）設(shè)機(jī)器字長(zhǎng)32位，定點(diǎn)表示，尾數(shù)31位，數(shù)符1位，問(wèn)：

（1）定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？

（2）定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？

四.（9分）設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4,分別用順序方式和交叉方

式進(jìn)行組織。存儲(chǔ)周期T=200ns,數(shù)據(jù)總線寬度為64位，總線周期T=50ns.問(wèn)順序存儲(chǔ)

器和交叉存儲(chǔ)器的帶寬各是多少？

五.（9分）指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)。

312622181716150

OP源寄存器變址寄存器偏移量

六.（9分）已知某機(jī)采用微程序控制方式，其控制存儲(chǔ)器容量為512X48（位），微程序在

整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制的條件共4個(gè)，微指令采用水平型格式，后繼微指令地

址采用斷定方式，如圖所示：

微命令字段判別測(cè)試字段卜地址字段

一操作控制fI--------------順序控制-------------------

（1）微指令中的三個(gè)字段分別應(yīng)多少位？

（2）畫出對(duì)應(yīng)這種微指令格式的微程序控制器邏輯框圖。

-七.（9分）畫出PCI總線結(jié)構(gòu)圖，說(shuō)明三種橋的功能。

/I（9分）某機(jī)用于生產(chǎn)過(guò)程中的溫度數(shù)據(jù)采集，每個(gè)采集器含有8位數(shù)據(jù)緩沖寄存器

2

一個(gè)，比較器一個(gè)，能與給定范圍比較，可發(fā)出“溫度過(guò)低”或“溫度過(guò)高”的信

號(hào)，如圖BL1所示。主機(jī)采用外設(shè)單獨(dú)編址，四個(gè)采集器公用一個(gè)設(shè)備碼，共用一

個(gè)接口，允許采用兩種方式訪問(wèn)：

(1)定期巡回檢測(cè)方式，主機(jī)可編程指定訪問(wèn)該設(shè)備中的某一采集器。

(2)中斷方式，當(dāng)采集溫度比給定范圍過(guò)底或過(guò)高時(shí)能提出隨機(jī)中斷請(qǐng)求，主機(jī)應(yīng)能

判別是哪一個(gè)采集器請(qǐng)求，是溫度過(guò)低或過(guò)高。

請(qǐng)擬定該接口中有哪些主要部件(不要求畫出完整的連線圖)，并概略說(shuō)明在兩

種方式下的工作原理。

過(guò)高過(guò)低

允許最低溫度

允許最高溫度

溫度數(shù)據(jù)

圖Bl.1

九.(10分)機(jī)動(dòng)題

一卜.(10分)機(jī)動(dòng)題

本科生期末試卷二

選擇題(每小題1分，共10分)

1六七十年代，在美國(guó)的州，出現(xiàn)了一個(gè)地名叫硅谷。該地主要工業(yè)是

它也是的發(fā)源地。

A馬薩諸塞，硅礦產(chǎn)地，通用計(jì)算機(jī)

B加利福尼亞，微電子工業(yè)，通用計(jì)算機(jī)

C加利福尼亞，硅生產(chǎn)基地，小型計(jì)算機(jī)和微處理機(jī)

D加利福尼亞，微電子工業(yè)，微處理機(jī)

2若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是。

A階符與數(shù)符相同為規(guī)格化數(shù)

B階符與數(shù)符相異為規(guī)格化數(shù)

C數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)

D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)

3定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，,個(gè)字所能表示的整數(shù)范圍是

A-215-+(215-1)B-(215-1)~+(215-1)

C-(2|5+1)?+215D-215?+215

4某SRAM芯片，存儲(chǔ)容量為64Kxi6位，該芯片的地址線和數(shù)據(jù)線數(shù)目為

A64,16B16,64C64,8D16,16。

5交叉存貯器實(shí)質(zhì)上是一種存貯器，它能執(zhí)行獨(dú)立的讀寫操作。

3

A模塊式，并行，多個(gè)B模塊式串行，多個(gè)

C整體式，并行，-個(gè)D整體式，串行，多個(gè)

6用某個(gè)寄存器中操作數(shù)的尋址方式稱為尋址。

A直接B間接C寄存器直接D寄存器間接

7流水CPU是由一系列叫做“段”的處理線路所組成，和具有m個(gè)并行部件的CPU

相比，一個(gè)m段流水CPU。

A具備同等水平的吞吐能力B不具備同等水平的吞吐能力

C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力

8描述PCI總線中基本概念不正確的句子是。

AHOST總線不僅連接主存，還可以連接多個(gè)CPU

BPCI總線體系中有三種橋，它們都是PCI設(shè)備

C以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作

D橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上

9計(jì)算機(jī)的外圍設(shè)備是指。

A輸入/輸出設(shè)備B外存儲(chǔ)器

C遠(yuǎn)程通信設(shè)備D除了CPU和內(nèi)存以外的其它設(shè)備

10中斷向量地址是：。

A子程序入口地址B中斷服務(wù)例行程序入口地址

C中斷服務(wù)例行程序入口地址的指示器D中斷返回地址

二.填空題（每題3分，共15分）

1為了運(yùn)算器的A.,采用了B.進(jìn)位，C.乘除法和流水線等并行措施。

2相聯(lián)存儲(chǔ)器不按地址而是按A.訪問(wèn)的存儲(chǔ)器，在cache中用來(lái)存放B.,

在虛擬存儲(chǔ)器中用來(lái)存放C.。

3硬布線控制器的設(shè)計(jì)方法是：先畫出A.流程圖，再利用B.寫出綜合邏

輯表達(dá)式，然后用C.等器件實(shí)現(xiàn)。

4磁表面存儲(chǔ)器主要技術(shù)指標(biāo)有A.,B.,C.,和數(shù)據(jù)傳輸率。

5DMA控制器按其A.結(jié)構(gòu)，分為B.型和C.型兩種。

三.（9分）求證：[XN+[丫]仆=[X+Y卜卜（mod2）

四.（9分）某計(jì)算機(jī)字長(zhǎng)32位，有16個(gè)通用寄存器，主存容量為1M字，采用單字

長(zhǎng)二地址指令，共有64條指令，試采用四種尋址方式（寄存器、直接、變址、相對(duì)）

設(shè)計(jì)指令格式。

五.（9分）如圖B2.1表示使用快表（頁(yè)表）的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)

存貯器中，其中容量為8個(gè)存貯單元。問(wèn)：

（1）當(dāng)CPU按虛擬地址1去訪問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？

（2）當(dāng)CPU按虛擬地址2去訪問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？

（3）當(dāng)CPU按虛擬地址3去訪問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？

頁(yè)號(hào)該頁(yè)在主存中的起始地址虛擬地址頁(yè)號(hào)頁(yè)內(nèi)地址

3342000

1150324

2538000

79600070128

2

4

660000

480516

440000

1580000

550000

3070000

圖B2.1

（10分）假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B2.2所示，其中ALU為16位的加法器,

SA、SB為16位暫存器，4個(gè)通用寄存器由D觸發(fā)器組成，Q端輸出，

其讀寫控制如下表所示：

讀控制寫控制

RA。RAj選擇wWA0WAi選擇

100Ro100Ro

101Ri101Ri

110110

R2R2

111111

R3R3

0XX不讀出0XX不寫入

要求：（1）設(shè)計(jì)微指令格式。

（2）畫出ADD,SUB兩條指令微程序流程圖。

七.（9分）畫出單機(jī)系統(tǒng)中采用的三種總線結(jié)構(gòu)。

八.（9分）試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時(shí)間的公式。

5

九.（10分）機(jī)動(dòng)題

十.（10分）機(jī)動(dòng)題

本科生期末試卷三

選擇題（每小題1分，共10分）

1.馮?諾依曼機(jī)工作的基本方式的特點(diǎn)是。

A多指令流單數(shù)據(jù)流

B按地址訪問(wèn)并順序執(zhí)行指令

C堆棧操作

D存貯器按內(nèi)容選擇地址

2.在機(jī)器數(shù)中，零的表示形式是唯一的。

A原碼B補(bǔ)碼C移碼D反碼

3.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算般通過(guò)來(lái)實(shí)現(xiàn)。

A原碼運(yùn)算的二進(jìn)制減法器

B補(bǔ)碼運(yùn)算的二進(jìn)制減法器

C原碼運(yùn)算的十進(jìn)制加法器

D補(bǔ)碼運(yùn)算的二進(jìn)制加法器

4.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB,若按半字編址，它的尋址范圍是

A4MBB2MBC2MDIM

5.主存貯器和CPU之間增加cache的目的是。

A解決CPU和主存之間的速度匹配問(wèn)題

6

B擴(kuò)大主存貯器容量

C擴(kuò)大CPU中通用寄存器的數(shù)量

D既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量

6.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需

采用o

A堆棧尋址方式B立即尋址方式C隱含尋址方式D間接尋址方式

7.同步控制是。

A只適用于CPU控制的方式

B只適用于外圍設(shè)備控制的方式

C由統(tǒng)一時(shí)序信號(hào)控制的方式

D所有指令執(zhí)行時(shí)間都相同的方式

8.描述PC1總線中基本概念不正確的句子是。

A.PCI總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線

B.PCI總線的基本傳輸機(jī)制是界發(fā)式傳送

C.PCI設(shè)備一定是主設(shè)備

D.系統(tǒng)中只允許有一條PCI總線

9.CRT的分辨率為1024X1024像素，像素的顏色數(shù)為256,則刷新存儲(chǔ)器的容量為-

A512KBB1MBC256KBD2MB

10.為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用o

A通用寄存器B堆棧C存儲(chǔ)器D外存

二.填空題（每小題3分，共15分）

1.數(shù)的真值變成機(jī)器碼可采用A.表示法，B.表示法，C.表示法，移

碼表示法。

2.形成指令地址的方式，稱為A.方式，有B.尋址和C.尋址。

3.CPU從A.取出一條指令并執(zhí)行這條指令的時(shí)間和稱為B.。由于各種指

令的操作功能不同，各種指令的指令周期是C.。

4,微型機(jī)的標(biāo)準(zhǔn)總線從16位的A.總線，發(fā)展到32位的B.總線和C.

總線，又進(jìn)一步發(fā)展到64位的PCI總線。

5.VESA標(biāo)準(zhǔn)是一個(gè)可擴(kuò)展的標(biāo)準(zhǔn)，它除兼容傳統(tǒng)的A.等顯示方式外，還支持B.

像素光柵，每像素點(diǎn)C.顏色深度。

三.（9分）已知x=-0.01111,y=+0.11001,

求［x］補(bǔ)，［-x］*卜,［y］#，［-y］補(bǔ)，x+y=?,x-y=?

四.（9分）假設(shè)機(jī)器字長(zhǎng)16位，主存容量為128K字節(jié)，指令字長(zhǎng)度為16位或32位，共

有128條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接、立即數(shù)、相對(duì)、基值、間接、變址六種

尋址方式。

五.（9分）某機(jī)字長(zhǎng)32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間W32M,若將存儲(chǔ)空間擴(kuò)至256M,請(qǐng)?zhí)?/p>

出一種可能方案。

六.（10分）圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存貯器。已

7

知指令存貯器IM最大容量為16384字（字長(zhǎng)18位），數(shù)據(jù)存貯器DM最大容量是65536

字（字長(zhǎng)16位）。各寄存器均有“打入”（RG和“送出”（R0G控制命令，但圖中未

標(biāo)出。

圖B3.1

設(shè)處理機(jī)指令格式為：

171090

OPX

加法指令可寫為“ADDX（R］）"。其功能是（AC。）+（（RI+X）-AC”其中

（（Ri）+X）部分通過(guò)尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取R為Ri。試畫出ADD指令從

取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作控制信號(hào)。

七.（9分）總線的一次信息傳送過(guò)程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議，請(qǐng)畫出

讀數(shù)據(jù)的時(shí)序圖來(lái)說(shuō)明。

人（9分）圖B3.2是從實(shí)時(shí)角度觀察到的中斷嵌套。試問(wèn)，這個(gè)中斷系統(tǒng)可以實(shí)行幾重

中斷？并分析圖B3.2的中斷過(guò)程。

8

圖B3.2

九.（10分）機(jī)動(dòng)題

十.（10分）機(jī)動(dòng)題

本科生期末試卷四

一.選擇題（每小題I分，共10分）

1.現(xiàn)代計(jì)算機(jī)內(nèi)部一般采用二進(jìn)制形式，我國(guó)歷史上的即反映了二值邏輯的

思想，它最早記載在上，距今已有約千年。

A.八卦圖、論衡、二

B.算籌、周脾算經(jīng)、二

C.算籌、九章算術(shù)、一

D.八卦圖、周易、三

2.8位定點(diǎn)字長(zhǎng)的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是o

A.-128-+127B,-127-+127C.-129-+128D.-128-+128

3.下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：。

A.浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn)

B.階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算

C.階碼部件只進(jìn)行階碼相加、相減和比較操作

D.尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算

4.某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB,若按字編址，那么它的尋址范圍是

A.64KB.32KC.64KBD.32KB

5.雙端口存儲(chǔ)器在情況下會(huì)發(fā)生讀/寫沖突。

A.左端口與右端口的地址碼不同

9

B,左端口與右端口的地址碼相同

C.左端口與右端口的數(shù)據(jù)碼不同

D.左端口與右端口的數(shù)據(jù)碼相同

6.寄存器間接尋址方式中，操作數(shù)處在。

A.通用寄存器B,主存單元C.程序計(jì)數(shù)器D.堆棧

7.微程序控制器中，機(jī)器指令與微指令的關(guān)系是。

A.每一條機(jī)器指令由一條微指令來(lái)執(zhí)行

B.每?條機(jī)器指令由一段微指令編寫的微程序來(lái)解釋執(zhí)行

C.每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行

D.一條微指令由若干條機(jī)器指令組成

8.描述PCI總線中基本概念正確的句子是。

A.PCI總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線

B.PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送

C.PCI設(shè)備一定是主設(shè)備

D.系統(tǒng)中只允許有一條PCI總線

9.一張3.5寸軟盤的存儲(chǔ)容量為MB,每個(gè)扇區(qū)存儲(chǔ)的固定數(shù)據(jù)是。

A.1.44MB,512BB.1MB,1024BC.2MB,256BD.1.44MB,512KB

10.發(fā)生中斷請(qǐng)求的條件之一是O

A.一條指令執(zhí)行結(jié)束B.一次I/O操作結(jié)束

C.機(jī)器內(nèi)部發(fā)生故障D.一次DMA操作結(jié)束

二填空題（每小題3分，共15分）

1.2000年超級(jí)計(jì)算機(jī)浮點(diǎn)最高運(yùn)算速度達(dá)到每秒A.次。我國(guó)的B.號(hào)計(jì)

算機(jī)的運(yùn)算速度達(dá)到C.次，使我國(guó)成為美國(guó)、日本后第三個(gè)擁有高速計(jì)

算機(jī)的國(guó)家。

2.一個(gè)定點(diǎn)數(shù)由A.和B.兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)

有C.和純整數(shù)之分。

3.對(duì)存儲(chǔ)器的要求是A.,B.,C.。為了解決這三方面的矛盾

計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。

4.當(dāng)今的CPU芯片除了包括定點(diǎn)運(yùn)算器和控制器外，還包括A.,B.

運(yùn)算器和C.管理等部件。

5.每一種外設(shè)都是在它自己的A?？刂葡逻M(jìn)行工作，而A則通過(guò)B.和

C.相連并受C控制。

二.（9分）設(shè)［x］補(bǔ)=xo.XiX2,??Xn。求證：x=-xo+ZXi2!

/=1

四.（9分）已知x=-0.01111,Y=+0.11001,求［X］補(bǔ)，-X］補(bǔ),［Y］補(bǔ)，［-Y］補(bǔ)，X+Y=?,

X-Y=?

五.（9分）以知cache命中率H=0.98,主存比cache慢4倍，以知主存存取周期為200ns,

求cache/主存的效率和平均訪問(wèn)時(shí)間。

六.（10分）某計(jì)算機(jī)有8條微指令h—%每條微指令所包含的微命令控制信號(hào)見(jiàn)下表所

10

示，aT分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段僅限8位，請(qǐng)

安排微指令的控制字段格式。

鼻揩**bCdeI.bij

117V7VV

LVV

1>VV

14V

I*7V7

Vyy

*Vq

UVVy

七.（9分）參見(jiàn)圖，這是一個(gè)二維中斷系統(tǒng)，請(qǐng)問(wèn)：

（1）在中斷情況下，CPU和設(shè)備的優(yōu)先級(jí)如何考慮？請(qǐng)按降序排列各設(shè)備的中斷優(yōu)先級(jí)。

（2）若CPU現(xiàn)執(zhí)行設(shè)備B的中斷服務(wù)程序，IMo,IM.,IM2的狀態(tài)是什么？如果CPU的執(zhí)行設(shè)

備D的中斷服務(wù)程序，IM。,IMhIM?的狀態(tài)又是什么？

（3）每一級(jí)的IM能否對(duì)某個(gè)優(yōu)先級(jí)的個(gè)別設(shè)備單獨(dú)進(jìn)行屏蔽？如果不能，采取什么方法

可達(dá)到目的？

（4）若設(shè)備C-提出中斷請(qǐng)求，CPU立即進(jìn)行響應(yīng)，如何調(diào)整才能滿足此要求？

一高優(yōu)先權(quán)低

fi￡

人.（9分）磁盤、磁帶、打印機(jī)三個(gè)設(shè)備同時(shí)工作。磁盤以20Ps的間隔發(fā)DMA請(qǐng)求，

磁帶以30口s的間隔發(fā)DMA請(qǐng)求，打印機(jī)以120ps的間隔發(fā)DMA請(qǐng)求，假設(shè)DMA控制

器每完成一次DMA傳輸所需時(shí)間為2|js,畫出多路DMA控制器工作時(shí)空?qǐng)D。

九.（10分）機(jī)動(dòng)題

11

十.（10分）機(jī)動(dòng)題

本科生期末試卷五

選擇題（每題1分，共10分）

1.對(duì)計(jì)算機(jī)的產(chǎn)生有重要影響的是：。

A牛頓、維納、圖靈

B萊布尼茲、布爾、圖靈

C巴貝奇、維納、麥克斯韋

D萊布尼茲、布爾、克雷

2.假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是。

A11001011B11010110C11000001D11001001

3.按其數(shù)據(jù)流的傳遞過(guò)程和控制節(jié)拍來(lái)看，陣列乘法器可認(rèn)為是o

A全串行運(yùn)算的乘法器

B全并行運(yùn)算的乘法器

C串一并行運(yùn)算的乘法器

D并一串型運(yùn)算的乘法器

4.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為16MB,若按雙字編址，它的尋址范圍是o

A16MBB2MC8MBD16M

5.雙端口存儲(chǔ)器在情況下會(huì)發(fā)生讀/寫沖突。

A左端口與右端口的地址碼不同

B左端口與右端口的地址碼相同

C左端口與右端口的數(shù)據(jù)碼相同

D左端口與右端口的數(shù)據(jù)碼不同

6.程序控制類指令的功能是。

A進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算

B進(jìn)行主存與CPU之間的數(shù)據(jù)傳送

C進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送

D改變程序執(zhí)行順序

7.由于CPU內(nèi)部的操作速度較快，而CPU訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期

通常用來(lái)規(guī)定。

A主存中讀取一個(gè)指令字的最短時(shí)間

B主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間

C主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間

D主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間

8.系統(tǒng)總線中控制線的功能是o

A提供主存、I/O接口設(shè)備的控制信號(hào)響應(yīng)信號(hào)

B提供數(shù)據(jù)信息

C提供時(shí)序信號(hào)

D提供主存、I/O接口設(shè)備的響應(yīng)信號(hào)

9.具有自同步能力的記錄方式是o

ANRZ0BNRZiCPMDMFM

10.IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳輸率可以是

12

A100兆位/秒B200兆位/秒C400兆位/秒D300兆位/秒

二.填空題（每題3分，共15分）

1.Cache是一種A.存儲(chǔ)器，是為了解決CPU和主存之間B.不匹配而采用

的一項(xiàng)重要硬件技術(shù)。現(xiàn)發(fā)展為多級(jí)cache體系，C.分設(shè)體系。

2.RISC指令系統(tǒng)的最大特點(diǎn)是：A.；B.;C.種類少。只有取數(shù)/存

數(shù)指令訪問(wèn)存儲(chǔ)器。

3.并行處理技術(shù)已成為計(jì)算計(jì)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段。

概括起來(lái)，主要有三種形式A.并行；B.并行；C.并行。

4.軟磁盤和硬磁盤的A.原理與B.方式基本相同，但在C.和性能上

存在較大差別。

5.流水CPU是以A.為原理構(gòu)造的處理器，是一種非常B.的并行技術(shù)。目

前的C.微處理器幾乎無(wú)一例外的使用了流水技術(shù)。

三.（9分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)

為200次，已知cache存取周期為50ns,主存為250ns，求cache/主存系統(tǒng)的效率和平均訪

問(wèn)時(shí)間。

四.（9分）某加法器進(jìn)位鏈小組信號(hào)為C4c3c2?,低位來(lái)的信號(hào)為Co,請(qǐng)分別按下述兩

種方式寫出C4c3c2G的邏輯表達(dá)式。

（1）串行進(jìn)位方式（2）并行進(jìn)位方式

五.（10分）圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在

A組跨接端和B組跨接端之間分別進(jìn)行接線。74LS139是2:4譯碼器，使能端G接地表

示譯碼器處于正常譯碼狀態(tài)。

地址柳琳

（b）見(jiàn)址譯碼螭

圖B5.1

13

要求：完成A組跨接端與B組跨接端內(nèi)部的正確連接，以便使地址譯碼電路按圖的要

求正確尋址。

六.（9分）運(yùn)算器結(jié)構(gòu)如圖B5.2所示，R,,R2,R3是三個(gè)寄存器，A和B是兩個(gè)

三選一的多路開關(guān)，通路的選擇由AS0,ASi和BS0,BSi端控制,例如BS0BS,=11時(shí),

選擇R3,BSoBS|=Ol時(shí)，選擇Ri……，ALU是算術(shù)/邏輯單元。S1S2為它的兩個(gè)操

作控制端。其功能如下：

S|S2=00時(shí)，ALU輸出=A

S|S2=01時(shí)，ALU輸出=A+B

SiS2=10時(shí),ALU輸出=A-B

S|S2=11時(shí)，ALU輸出=A?B

請(qǐng)?jiān)O(shè)計(jì)控制運(yùn)算器通路的微指令格式。

圖B5.2

七.（9分）集中式仲裁有兒種方式？畫出獨(dú)立請(qǐng)求方式的邏輯圖，說(shuō)明其工作原理。

人.（9分）單級(jí)中斷中，采用串行排隊(duì)鏈法來(lái)實(shí)現(xiàn)具有公共請(qǐng)求線的中斷優(yōu)先級(jí)識(shí)別，請(qǐng)

畫出中斷向量為001010,001011,001000三個(gè)設(shè)備的判優(yōu)識(shí)別邏輯圖。

九.（10分）機(jī)動(dòng)題

十.（10分）機(jī)動(dòng)題

本科生期末試卷六

一.選擇題（每小題1分，共10分）

1.完整的計(jì)算機(jī)應(yīng)包括。

A運(yùn)算器、存儲(chǔ)器、控制器：

14

B外部設(shè)備和主機(jī)；

C主機(jī)和實(shí)用程序；

D配套的硬件設(shè)備和軟件系統(tǒng)；

2.用64位字長(zhǎng)(其中1位符號(hào)位)表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是。

A[0,2M-1]B[0,263-1]C[0,262-1]D[0,263]

3.四片74181ALU和1片74182CLA器件相配合，具有如下進(jìn)位傳遞功能。

A行波進(jìn)位；

B組內(nèi)先行進(jìn)位，組間先行進(jìn)位；

C組內(nèi)先行進(jìn)位，組間行波進(jìn)位；

D組內(nèi)行波進(jìn)位，組間先行進(jìn)位；

4.某機(jī)字長(zhǎng)32位，存儲(chǔ)容量為1MB,若按字編址，它的尋址范圍是。

AIMB512KBC256KD256KB

5.某一RAM芯片，其容量為512X8位，包括電源和接地端，該芯片引出線的最小數(shù)目應(yīng)

是。

A23B25C50D19

6.堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元,

如果操作的動(dòng)作是：(A)fMSP,(SP)-1-SP,那么出棧的動(dòng)作應(yīng)是。

A(MSP)-A,(SP)+1-SP；

B(SP)+1-SP,(MSP)-A；

C(SP)-1-SP,(MSP)-A；

D(MSP)-A,(SP)-1-SP；

7.指令周期是指。

ACPU從主存取出一條指令的時(shí)間；

BCPU執(zhí)行一條指令的時(shí)間；

CCPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間；

D時(shí)鐘周期時(shí)間；

8.在一的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可和主存貯器單元統(tǒng)一編址，因此可以不使用1/

0指令。

A單總線B雙總線C三總線D多總線

9.在微型機(jī)系統(tǒng)中，外圍設(shè)備通過(guò)與主板的系統(tǒng)總線相連接。

A適配器B設(shè)備控制器C計(jì)數(shù)器D寄存器

10.CD-ROM光盤的標(biāo)準(zhǔn)播放時(shí)間為60分鐘。在計(jì)算模式1情況下，光盤的存儲(chǔ)容量為

__O

A601MBB527MBC630MBD530MB

二.填空題(每小題3分，共15分)

1.按IEEE764標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由A.一，階碼E,尾數(shù)m三部分組成。其中階碼E

的值等于指數(shù)的B.加上一個(gè)固定C.。

2.存儲(chǔ)器的技術(shù)指標(biāo)有A.,B.,C.,和存儲(chǔ)器帶寬。

3.指令操作碼字段表征指令的A.,而地址碼字段指示B.o微小型機(jī)多采用

C.混合方式的指令格式。

4.總線有A.特性，B.特性，電氣特性，C.特性。

5.不同的CRT顯示標(biāo)準(zhǔn)所支持的最大A.和B.數(shù)目是C.的。

三.(10分)設(shè)有兩個(gè)浮點(diǎn)數(shù)N,=2"XS-N?=嚴(yán)X&，其中階碼2位，階符1位,

15

尾數(shù)四位，數(shù)符一位。設(shè)：ji=(-10)2,Si=(+0.1001)2

j2=(+10)25=(+0.1011)2

求：NiXNz,寫出運(yùn)算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果，用原碼陣列

乘法器求尾數(shù)之積。

四.(10分)已知某8位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為18位，若使用4KX4位RAM

芯片組成該機(jī)所允許的最大主存空間，并選用模塊條的形式，問(wèn)：

(1)若每個(gè)摸條為32Kx8位，共需幾個(gè)模塊條？

(2)每個(gè)模塊內(nèi)共有多少片RAM芯片？

(3)主存共需多少RAM芯片？CPU如何選擇各模塊條？

圖B6.1

五.(9分)已知X=-0.01111,Y=+0.11001,求［X］補(bǔ)，［-X］補(bǔ)，分］補(bǔ)，［-Y］補(bǔ),X+Y=?,

X-Y=?

六.(10分)某計(jì)算機(jī)有如下部件：ALU,移位器，主存M,主存數(shù)據(jù)寄存器MDR,主存地

址寄存器MAR,指令寄存器IR,通用寄存器R?！猂,暫存器C和D。

(1)請(qǐng)將各邏輯部件組成一個(gè)數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。

(2)畫出“ADDR“(RD”指令的指令周期流程圖，指令功能是(RJ+?R2))-R。

DR3MAR

圖B6.2

七.(9分)集中式仲裁有幾種方式？畫出計(jì)數(shù)器定時(shí)查詢方式的邏輯結(jié)構(gòu)圖，說(shuō)明其

工作原理。

(9分)刷存的主要性能指標(biāo)是它的帶寬。實(shí)際工作忖顯示適配器的幾個(gè)功能部分

要爭(zhēng)用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬用于其他非刷新功

能。

(1)若顯示工作方式采用分辨率為1024X768,顏色深度為3B,幀頻(刷新速率)為

72Hz,計(jì)算總帶寬。

(2)為達(dá)到這樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施？

九.(9分)機(jī)動(dòng)題

一卜.(9分)機(jī)動(dòng)題

16

本科生期末試卷七

一選擇題（每小題1分，共10分）

1.至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是。

A.節(jié)約元件；B運(yùn)算速度快；C物理器件的性能決定；D信息處理方便；

2.用32位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)小數(shù)是，所能表示的數(shù)值范圍是。

A[0,1-2一力B[0,1-2力C[0,1-230]D[0,1]

3.已知X為整數(shù)，且[X〃=10011011,則X的十進(jìn)制數(shù)值是o

A+155B-101C-155D+101

4.主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來(lái)。

A存放數(shù)據(jù)B存放程序C存放數(shù)據(jù)和程序D存放微程序

5.微型計(jì)算機(jī)系統(tǒng)中，操作系統(tǒng)保存在硬盤上，其主存儲(chǔ)器應(yīng)該采用。

ARAMBROMCRAM和ROMDCCP

6.指令系統(tǒng)采用不同尋址方式的目的是。

A實(shí)現(xiàn)存貯程序和程序控制；

B縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性;。

C可直接訪問(wèn)外存；

D提供擴(kuò)展操作碼的可能并降低指令譯碼的難度；

7.在CPU中跟蹤指令后繼地址的寄存器是。

A主存地址寄存器B程序計(jì)數(shù)器C指令寄存器D狀態(tài)條件寄存器

8.系統(tǒng)總線地址的功能是o

A選擇主存單元地址；

B選擇進(jìn)行信息傳輸?shù)脑O(shè)備：

C選擇外存地址；

D指定主存和I/0設(shè)備接口電路的地址；

9.CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是____。

A256位B16位C8位D7位

10.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)一時(shí)間。

A.指令周期B.機(jī)器周期C.存儲(chǔ)周期D.總線周期

二、填空題（每小題3分，共15分）

1.指令格式中，地址碼字段是通過(guò)A.來(lái)體現(xiàn)的，因?yàn)橥ㄟ^(guò)某種方式的變換，可以給

出B.地址。常用的指令格式有零地址指令、單地址指令、C.____三種.

2.雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于A..存儲(chǔ)器結(jié)構(gòu).前者采用B.技術(shù)，后

者采用C.技術(shù).

3.硬布線控制器的基本思想是:某一微操作控制信號(hào)是A.譯碼輸出,B.信號(hào)和

C.信號(hào)的邏輯函數(shù).

4.當(dāng)代流行的標(biāo)準(zhǔn)總線追求與A.、B.、C.無(wú)關(guān)的開發(fā)標(biāo)準(zhǔn)。

5.CPU周期也稱為A.；一個(gè)CPU周期包含若干個(gè)B.。任何一條指令的指令

周期至少需要C.個(gè)CPU周期。

三.（9分）求證:[X]IH-[y*=[x]補(bǔ)+[-y分

四.（9分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)

17

為200次。已知cache存取周期為40ns,主存存取周期為160ns。求:

1.Cache命中率H。

2.Cache/主存系統(tǒng)的訪問(wèn)效率e。

3.平均訪問(wèn)時(shí)間Ta。

五.（9分）指令格式如下所示，0P為操作碼字段，試分析指令格式的特點(diǎn)。

15107430

OP源寄存器基值寄存器

位移量（16位）

六.（10分）某機(jī)運(yùn)算器框圖如圖B7.1所示，其中ALU由通用函數(shù)發(fā)生器組成，MI-M3

為多路開關(guān)，采用微程序控制，若用微指令對(duì)該運(yùn)算器要求的所有控制信號(hào)進(jìn)行微指令

編碼的格式設(shè)計(jì)，列出各控制字段的編碼表。

圖B7.1

七.（9分）PCI總線周期類型可指定多少種總線命令？實(shí)際給出多少種？請(qǐng)說(shuō)