XH302 組合邏輯電路2012

在數(shù)字系統(tǒng)傳輸過程中，有時要從一組輸入數(shù)據(jù)中，選擇出某一個數(shù)據(jù)，完成這種功能的邏輯電路稱作數(shù)據(jù)選擇器（或稱為多路選擇開關）。

數(shù)據(jù)選擇器是一個多輸入，單輸出的組合邏輯電路。3.4數(shù)據(jù)選擇器和分配器

在數(shù)字系統(tǒng)傳輸過程中，有時要從一組輸入數(shù)據(jù)中，選擇出某一個數(shù)據(jù)，完成這種功能的邏輯電路稱作數(shù)據(jù)選擇器（或稱為多路選擇開關）。

數(shù)據(jù)選擇器是一個多輸入，單輸出的組合邏輯電路。1、數(shù)據(jù)選擇器的設計例：用小規(guī)模電路設計4選1數(shù)據(jù)選擇器什么是4選1？用開關來表示。00011011

在地址碼的控制下，從D0～D4中任選一個送到公共輸出端Y。真值表：A1A0Y00D001D110D211D33.4.1數(shù)據(jù)選擇器111&&&&≥12、中規(guī)模TTL集成電路74LS153雙4選1數(shù)據(jù)選擇器工作原理&≥1&≥1111111雙四選一邏輯符號:雙四選一原理圖:D10D20D11D12D13D21D22D23Y1Y2雙刀四擲開關CD(R)CD(L)DVD(R)DVD(L)VCD(L)VCD(R)DTS(R)DTS(L)(L)(R)四選一邏輯符號:MUX:多路開關A0A101D20D21D22D23EN2Y20123D10D11D12D13EN1Y10123MUX1023EN01MUXA0A1D0D1D2D3☆8選1數(shù)據(jù)選擇器8選1數(shù)據(jù)選擇器邏輯符號：(74151)

A2~A0三位地址輸入，可以從8個輸入數(shù)據(jù)D7~D0中選擇一個需要數(shù)據(jù)到輸出。D7~D0八個數(shù)據(jù)輸入端。D0D1D2D3D4D5D6D71023EN01MUXY25467A0A1A2A2A1A000011110011XXX010000D0/D00001D1/D10010D2/D20011D3/D30100D4/D40111D5/D50100D6/D60111D7/D7八選一功能表:用卡諾圖表示8選1數(shù)據(jù)選擇器：D0D1D2D3D6D7D4D5Y:原碼輸出卡諾圖

例：用一片2-4譯碼器和四片8選1數(shù)據(jù)選擇器構成32選1數(shù)據(jù)選擇器。解：25=32，32選1就需要5位地址。用A4A3A2A1A0來表示地址碼。地址分配：A4A3作2-4譯碼器地址輸入。譯碼器輸出分別接四片8選1數(shù)據(jù)選擇器的片選端/ST。在A4A3作用下，四片8選1分別被選中，片選端為0的選擇器工作，片選端為1的選擇器不工作。A2A1A0作8選1地址輸入。在A2A1A0作用下，選擇器8個輸出端分別被選中并輸出。

片選信號選擇由那一片選擇器工作，工作的選擇器那一位輸出由地址碼決定。數(shù)據(jù)選擇器的功能擴展01234567012ENYMUX(1)D0D1D2D3D4D5D6D701234567012ENYMUX(2)D8D15D16D2301234567012ENYMUX(3)01234567012ENYMUX(4)D24D32A0A1A2A3A4012301ENBIN/OCT≥1YA4A300011011A2A1A0Y000D0001D1010D2011D3100D4101D5110D6111D7片選信號：尋址信號：例如：A4A3A2A1A0=11101選中第四片選擇器的D5輸出。Y=D29111010111D5D29DA1A0Y0Y1Y2Y3數(shù)據(jù)分配器原理框圖用2-4譯碼器構成四輸出數(shù)據(jù)分配器。只要將2-4譯碼器的選通端接為數(shù)據(jù)輸入即可。DA1A000111D0111D1101D1111D111BCD/DEC3.4.2數(shù)據(jù)分配器用作數(shù)據(jù)分配器在數(shù)據(jù)傳輸系統(tǒng)中，經(jīng)常需要將總線中的數(shù)據(jù)傳輸?shù)蕉鄠€支路中的一路上去，傳往支路中哪些一路，就需要用唯一地址譯碼器來選擇。在這種裝置中，譯碼器起著數(shù)據(jù)分配的作用，這種裝置叫數(shù)據(jù)分配器與地址代碼對應的最小項如果令而將輸入數(shù)據(jù)D從端輸入，則在地址碼確定后、、均為1，那么，由地址確定的輸出，即總線上的數(shù)據(jù)D以反碼形式從端送出，欲得到原碼輸出只需在數(shù)據(jù)D與端之間加反相器即可譯碼器數(shù)據(jù)分配功能示意圖3.4.2數(shù)據(jù)分配器3.5用中規(guī)模集成電路實現(xiàn)組合邏輯函數(shù)適合于大批量生產(chǎn)使用，性價比高?；陂T電路的設計基本的設計方法?；诮M合邏輯模塊的設計利用組合電路模塊實現(xiàn)主要功能，輔以門電路，結(jié)構比較簡單。☆☆

具有N地址端的數(shù)據(jù)選擇器實現(xiàn)N變量函數(shù)。地址數(shù)＝變量數(shù)。例：用8選1數(shù)據(jù)選擇器實現(xiàn)函數(shù)解：首先用卡諾圖表示8選1選擇器的功能表。☆

然后將給定函數(shù)填卡諾圖。☆

其次比較兩個卡諾圖得出：D0=D2=D3=D7=0D1=D4=D5=D6=1☆

最后畫出用8選1數(shù)據(jù)選擇器實現(xiàn)函數(shù)F的電路圖。令：A2=AA1=BA0=C01234567210ENYMUX1ABCFA2A1A00001111001ABC00011110013.5.1用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)本例說明：具有N個地址輸入的數(shù)據(jù)選擇器，可以實現(xiàn)N個變量的函數(shù)。只需要將輸入變量加到選擇器的地址端，選擇器的輸入端按卡諾圖小方格中最小項的取值對應相連即可。

☆☆具有N地址端的數(shù)據(jù)選擇器實現(xiàn)M變量函數(shù)。地址數(shù)＜變量數(shù)。實現(xiàn)N<M的組合邏輯函數(shù)有兩種方法：☆擴展法☆降維法不講一個8選1數(shù)據(jù)選擇器可以實現(xiàn)256種三變量函數(shù)。28=256例：用8選1數(shù)據(jù)選擇器實現(xiàn)四變量函數(shù)F(ABCD)=∑m(1,5,6,7,9,11,12,13,14)解：8選1選擇器有3個地址輸入端，8個數(shù)據(jù)輸入端。而四變量函數(shù)共有16個最小項，要用3個地址端的數(shù)據(jù)選擇器實現(xiàn)四變量函數(shù)，可以采用擴展法及降維法實現(xiàn)。將兩片8選1選擇器擴展為16選1就可以實現(xiàn)四變量函數(shù)。ABCD0000000100100011010001010110011110001001101010111100110111101111F(ABCD)=∑m(1,5,6,7,9,11,12,13,14)高位地址A作片選信號：A=0,片1選通，片2禁止。輸出m0~m7

中的數(shù)據(jù)。A=1,片2選通，片1禁止。輸出m8~m15中的數(shù)據(jù)。BCD作為8選1的A2A1A0地址輸入信號。每片選擇器數(shù)據(jù)輸入端的連接與N地址實現(xiàn)N變量函數(shù)的方法相同。本例也可以用4選1選擇器擴展為16選1。1567911~14☆擴展法：01234567210ENYMUX(1)

101234567210ENYMUX(2)ABCD1≥1F一個n變量輸入的變量譯碼器，其輸出包含了n個輸入變量的全部最小項。用n變量譯碼器加上輸出門就能實現(xiàn)任何形式的輸入變量不大于n的組合邏輯函數(shù)。例：用譯碼器實現(xiàn)一組多輸出函數(shù)。解：本題意為一組三輸入變量的多輸出函數(shù)，用3-8譯碼器可以實現(xiàn)?！镉?-8譯碼器和與非門實現(xiàn)首先：將多輸出函數(shù)寫成最小項之和的形式，并變換為譯碼器反碼輸出形式。用與非門作為F1、F2、F3的輸出門。3.5.2利用變量譯碼器實現(xiàn)組合邏輯函數(shù)利用一些附加的門電路將最小項（n位地址輸入的二進制譯碼器有2n個代碼輸入，包含n變量函數(shù)的全部最小項）恰當?shù)亟M合起來,即可產(chǎn)生任何n變量的組合邏輯函數(shù)即二進制譯碼器可充當組合邏輯函數(shù)發(fā)生器。最后：只需要將輸入變量A、B、C分別加到譯碼器地址輸入端A2、A1、A0,用與非門作為F1、F2、F3的輸出門。多輸出函數(shù)還可以通過填卡諾圖方法，寫出最小項只和的形式。&&&&BIN/OCT首先：將多輸出函數(shù)寫成最大項之積的形式，并變換為譯碼器反碼輸出形式。用與門作為F1、F2、F3的輸出門。N變量函數(shù)用N地址譯碼器實現(xiàn)如果變量數(shù)大于地址數(shù)，要用擴展法。★用3-8譯碼器和與門實現(xiàn)&&&BIN/OCT&★用2-4譯碼器和與非門實現(xiàn)本例要求用2－4譯碼器和與非門實現(xiàn)3變量函數(shù)。通過前面分析，3－8譯碼器可以實現(xiàn)3變量函數(shù)。即：N變量＝N地址,直接用N地址譯碼器實現(xiàn)。如果要求用N地址實現(xiàn)M變量函數(shù)（M>N),即變量數(shù)>地址數(shù)，采用擴展法。即將2-4譯碼器擴展為3－8譯碼器，變?yōu)镹地址實現(xiàn)M變量函數(shù)。利用直接觀察法填卡諾圖，寫出最小項之和表達式。并變換為譯碼器反碼輸出形式最后畫出邏輯電路圖★用2-4譯碼器和與非門實現(xiàn)0123BIN/OCT(1)12EN0123BIN/OCT(2)12EN&F3&F2&F11ABC用作構成組合邏輯函數(shù)利用一些附加的門電路將最小項（n位地址輸入的二進制譯碼器有2n個代碼輸入，包含n變量函數(shù)的全部最小項）恰當?shù)亟M合起來,即可產(chǎn)生任何n變量的組合邏輯函數(shù)即二進制譯碼器可充當組合邏輯函數(shù)發(fā)生器。[例]用3線-8線序列碼器74LS138實現(xiàn)下列多輸出組合邏輯函數(shù).輸出的邏輯函數(shù)式為只要令74LS138的地址輸入端A2=A、A1=B、A0=C，則它的各輸出端就是各輸入變量最小項的反函數(shù)形式。即Y0—Y7分別對應為m0—m7.解：

根據(jù)給定函數(shù)變換為最小項之和的形式運用還原律和摩根定理將函數(shù)變換為在74LS138之后再加四個與非門就可以實現(xiàn)這些函數(shù)。在用高電平輸出有效的譯碼器實現(xiàn)組合函數(shù)時,譯碼器輸出為各地址輸入變量最小項的原函數(shù).只要將下面的電路中的與非門換成或門就可以了概述

半導體存儲器是一種通用型LSI,主要用來存放大量的二值信息，它是數(shù)字系統(tǒng)不可缺少的組成部分。半導體存儲器種類很多，其簡單分類如下：★

雙極型存儲器：是以雙極性觸發(fā)器為基本存儲單元，具有工作速度快，功耗大的特點，主要用于對工作速度要求較高的場合?！?/p>

MOS型存儲器是以MOS觸發(fā)器為基本存儲單元，它具有集成度高、功耗小、工藝簡單等特點，主要用于大容量存儲系統(tǒng)中。☆從存取信息方式上分：☆從制造工藝上分：★

只讀存儲器（ROM)只讀存儲器在正常工作時只能讀出信息，而不能寫入信息，ROM中的信息是在制造時寫入的，可以長期保存，即斷電后器件中的信息不會消失，也稱為非易失性存儲器。

RAM在正常工作時可以隨時寫入或讀出信息，但斷電后器件中的信息也隨之消失，因此稱為易失性存儲器。

RAM又可以分為靜態(tài)存儲器SRAM和動態(tài)存儲器DRAM兩類，DRAM存儲單元結(jié)構非常簡單，它所能達到的集成度遠高于SRAM,但DRAM的工作速度沒有SRAM快。

存儲器的存儲容量和存取時間是反映系統(tǒng)性能的兩個重要指標，存儲容量越大，說明存儲信息越多，系統(tǒng)功能越強。存取時間越短，存儲器工作速度就越高?！镫S機存取存儲器（RAM)3.6只讀存儲器（ROM)ROM:是存儲固定信息的存儲器，使用時只能讀出所存的信息而不能寫入數(shù)據(jù)。一、ROM分類：1、固定ROM(掩膜ROM):用戶專用ROM,用戶將程序代碼交給IC生產(chǎn)商，生產(chǎn)商在芯片制造過程中將用戶程序代碼固化在IC的ROM中，用戶在使用過程只能讀出不能寫入。2、可編程ROM(PROM)

PROM所存的數(shù)據(jù)，由用戶自己根據(jù)要求寫入。但是只能寫一次，不允許第二次改寫。

適合于小批量試產(chǎn)使用，有保密位，可以加密。價格較高。適合于大批量生產(chǎn)使用，性價比高。3、可檫除，可編程ROM（EPROM)(程序調(diào)試期間使用）

EPROM:用紫外光可以擦除ROM中全部信息。擦除時間幾分鐘，然后用專用編程器進行編程寫入。

EEPROM:電擦除ROM，直接在編程器上用電壓信號進行擦除。重新寫入和擦除同步進行。擦除時間為20ms。

EAPROM:直接在系統(tǒng)中擦除和改寫，可以擦除全部內(nèi)容，也可以只擦除部分字節(jié)。正常使用只能讀出不能寫入。只讀存儲器ROM中的數(shù)據(jù)可以存儲5~20年而不丟失。二、ROM工作原理1、ROM結(jié)構譯碼驅(qū)動MXN矩陣字X位讀出放大，選擇電路A1A2AnW0W1WM-1B0B1BN-1字線位線由三部分組成：☆

地址譯碼器☆

存儲矩陣☆

讀出放大，選擇電路當?shù)刂纷g碼器選中某一個字線后，該字線的若干位同時讀出。212＝4096字XN位（N=8、16、32）地址碼輸入☆12位地址讀寫控制11輸出緩沖VCCA1A0D1D3D2D0例：固定PROM地址譯碼器存儲單元字線分析已存入數(shù)據(jù)的固定ROM電路。（二極管作存儲單元）☆地址譯碼器☆存儲單元地址譯碼器是一個與門陣列，每一個字線對應一個最小項，且是全部最小項。存儲單元是一個或門陣列，每一個位線是將所對應的與項相加，是最小項之和。位線11輸出緩沖VCCA1A0D1D3D2D0地址譯碼器存儲單元☆

地址譯碼器（字線）和存儲矩陣（位線）之間的關系。A1A0D3D2D1D000010101101010011111111001011010011111100011字線W和位線D的每個交叉點都是一個存儲單元。交叉點接二極管時相當于存1，沒有接二極管相當于存0。交叉點的數(shù)目就是存儲單元數(shù)。存儲容量＝字數(shù)X位數(shù)＝4X4交叉點還可以接三極管、MOS管等。只有W0為1其余為字線為00110有0為0，全1為1。有1為1，全0為0。★

PROM通用陣列圖表示法：將字線和位線畫成相互垂直的一個陣列，字線和位線的每一個交叉點對應一個存儲單元，在交叉點上畫一個“點”，表示該單元存“1”，否則表示該單元存“0”。★

PROM方框圖：地址碼與陣列字線或陣列位線與陣列是輸入變量的全部最小項。不可編程。與項相加，可編程A1A0D3D2D1D0000101011010100111111110例：用二極管作存儲單元的固定ROM例：用ROM實現(xiàn)一位全加器全加器真值表：ABCiSCO0000010100111001011101110110100100010111最小項之和表達式S=∑m(1、2、4、7）C0=∑m(3、5、6、7）畫點陣圖：01234567用存儲器實現(xiàn)組合邏輯函數(shù)AB0001111001AB0001111001AB0001111001例：用ROM實現(xiàn)多輸出函數(shù)解：寫出最小項之和表達式11111111111101234567作業(yè)P3837.7、7.8、7.9、7.10、7.11、7.12、7.13、7.14前面所分析的邏輯電路，基于輸入/輸出都是在穩(wěn)定的邏輯電平下進行的，沒有考慮動態(tài)變化狀態(tài)。實際上，輸入信號有變