樓梯燈控制電路設計與實現(xiàn)

2023/12/151項目六樓梯燈控制電路設計與實現(xiàn)

6.1

工作模塊12基于異或門樓梯燈控制電路工作任務：使用異或門74ls86，設計一個樓上、樓下開關都能夠控制樓梯燈打開和關閉的控制電路，使得在上樓前，可以用樓下開關打開燈，上樓后，能用樓上開關關掉燈；或者在樓上，能用樓上開關打開燈，下樓后，能用樓下開關關掉燈。1.基于異或門樓梯燈控制電路功能分析

本模塊所涉及的電路是我們生活中常用的一個雙控電路，樓上、樓下安裝的開關均為單刀雙擲開關，上樓前在樓下開燈，上樓后關燈；反之下樓前，在樓上開燈，下樓后關燈。只要使兩個開關同時滿足閉合和斷開時，樓梯燈滅，而其中一個開關閉合，一個開關斷開時樓梯燈亮，即可實現(xiàn)對樓梯燈的控制。顯然樓梯燈的狀態(tài)（亮與滅）是開關狀態(tài)（閉合與斷開）的函數(shù)。2.基于異或門樓梯燈控制電路設計

樓梯燈的狀態(tài)（亮與滅）與開關狀態(tài)（閉合與斷開）是異或關系，所以可以用異或門實現(xiàn)。按照工作任務要求，設計一個樓梯燈控制電路由異或門、開關和燈泡等元件構成。如圖1-26所示。3.基于異或門樓梯燈控制電路用Proteus仿真運行調試

（1）運行proteus軟件，打開“基于異或門樓梯燈控制電路”。（2）全速運行仿真。點擊工具欄的“運行”按鈕，閉合開關SW1，斷開開關SW2，或者閉合開關SW2，斷開開關SW1，仿真運行結果如圖1-30所示。其中小紅色矩形框代表高電平，小藍色矩形框代表低電平，小灰色矩形框代表懸空。6.1.1二進制的邏輯運算

數(shù)制全稱為計數(shù)體制是用以表示數(shù)值大小的方法。人們是按照進位的方式來計數(shù)的，稱為進位制，簡稱進制，根據(jù)需要可以有多種不同的進制。數(shù)字電路經(jīng)常遇到計數(shù)問題，人們在日常生活中，習慣于用十進制，而在數(shù)字系統(tǒng)中，例如在計算機中，多采用二進制，有時也采用八進制或十六進制。1.二進制數(shù)二進制是數(shù)字電路中應用最廣泛的計數(shù)制。因為在數(shù)字電路中通常只有高電平和低電平兩個狀態(tài)，數(shù)字邏輯電路中一般規(guī)定低電平為0~0.25V，高電平為3.5~5V。這兩個狀態(tài)剛好可以用二進制數(shù)中的兩個符號0和1來表示。0表示低電平，1表示高電平。它的運算規(guī)則簡單，在電路中易于實現(xiàn)。在二進制中，相鄰位之間，低位逢二向高位進一，即為二進制。

2.二進制的邏輯運算（1）基本概念1）邏輯常量與變量：邏輯常量只有兩個，即0和1，用來表示兩個對立的邏輯狀態(tài)。邏輯變量與普通代數(shù)一樣，也可以用字母、符號、數(shù)字及其組合來表示，但它們之間有著本質區(qū)別，因為邏輯變量的取值只有兩個，即0和1，而沒有中間值。2）邏輯函數(shù)：邏輯函數(shù)是由邏輯變量、常量通過運算符連接起來的代數(shù)式。同樣，邏輯函數(shù)也可以用表格和圖形的形式表示。3）邏輯代數(shù)：邏輯代數(shù)是研究邏輯函數(shù)運算和化簡的一種數(shù)學系統(tǒng)。邏輯函數(shù)的運算和化簡是數(shù)字電路課程的基礎，也是數(shù)字電路分析和設計的關鍵。

4）邏輯運算：在邏輯代數(shù)中，有與、或、非三種基本邏輯運算。表示邏輯運算的方法有多種，如語句描述、邏輯代數(shù)式、真值表、卡諾圖等。下面分別介紹三種基本的邏輯運算關系。（2）“與”運算“與”運算又叫“邏輯乘”，它所對應的邏輯關系為：只有當一件事情（燈L亮）的幾個條件（開關A與B都接通）全部具備之后，這件事情才會發(fā)生，這種關系稱與運算。用如圖1-1所示開關串聯(lián)控制電路來描述“與”邏輯關系。設開關A、B閉合為1，打開為0；燈Y亮為1，滅為0。Y是A、B的函數(shù)，當且僅當A=B=1(都閉合)時，Y才等于1(亮)，真值表同表1-1所示。根據(jù)表1-1可以得出與運算邏輯表達式為：Y=A·B（3）“或”運算“或”運算又稱為“邏輯加”，它所對立的邏輯關系為：當一件事情（燈L亮）的幾個條件（開關A、B接通）中只要有一個條件得到滿足，這件事就會發(fā)生，這種關系稱為或運算。用如圖1-2開關并聯(lián)控制電路來描述“或邏輯”關系。設開關A、B閉合為“1”狀態(tài)，打開為“0”狀態(tài)；燈Y亮為“1”狀態(tài)，滅為“0”狀態(tài)。當A=1或B=1或A=B=1，燈都會亮。真值表同表1-5所示。根據(jù)表1-2可以得出或運算邏輯表達式為：Y=A+B

（4）“非”運算“非”運算又稱求反運算。它所對應的邏輯關系為：一件事情（燈亮）的發(fā)生是以其相反的條件為依據(jù)。這種邏輯關系為非運算。用如圖1-3燈與開關并聯(lián)電路來描述“非”邏輯關系。設A閉合為1狀態(tài)，打開為0狀態(tài)；燈Y亮為1狀態(tài)，燈滅為0狀態(tài)。當A等于1時，燈被旁路，Y=0；而A等于0時，電流流過燈，Y=1。真值表同表1-3所示。根據(jù)表1-3可以得出或運算邏輯表達式為：Y=上述三種運算是邏輯代數(shù)的基本運算，由它們可以組成復合邏輯運算。（5）“與非”運算“與”和“非”的復合邏輯運算，稱為與非運算，其真值表如表1-4所示。與非運算表達式為：Y=（6）“或非”運算“或”和“非”的復合邏輯運算，稱為或非運算，其真值表如表1-5所示。或非運算表達式為：

（7）“與或非”運算“與”、“或”、“非”的復合邏輯運算，稱為與或非運算。與或非運算表達式為：（8）“異或”運算若兩個輸入A、B的取值相異，則輸出變量Y為1；若兩個輸入A、B的取值相同，則輸出變量Y為0。這種邏輯關系稱異或運算，其真值表如表1-6所示。異或運算表達式為：

（9）“同或”運算若兩個輸入A、B的取值相同，則輸出變量Y為1；若兩個輸入A、B的取值相異，則輸出變量Y為0。這種邏輯關系稱同或運算，其真值表如表1-7所示。同或運算表達式為：

=A⊙B

6.1.2認識邏輯門

實現(xiàn)邏輯功能的電路，稱為邏輯門。邏輯門電路是構成數(shù)字電路的基本單元，簡稱“門電路”。各種門電路均可用二極管和三極管等半導體元件構成。常用的門電路有與門、或門、非門、與非門、或非門、與或非門、異或門、同或門等。剛開始的出現(xiàn)的門電路是分立元件構成的，后來隨著電子技術的發(fā)展，出現(xiàn)了集成邏輯門電路。集成邏輯門電路主要有TTL系列門電路和CMOS系列門電路。TTL系列門電路是由晶體管-晶體管構成的門電路；CMOS系列門電路是由增強型P溝道MOS管和增強型N溝道MOS管組成的互補對稱MOS門電路。1.分立元件門電路分立元器件門電路是由分立的半導體二極管、半導體三極管和MOS管以及電阻等元件組成的門電路。比如由兩個半導體二極管組成的與門、或門電路，由一個三極管構成的非門電路，以及由它們構成的復合門，如與非門/或非門都屬于分立元器件門電路。（1）二極管與門電路輸入與輸出量之間能滿足與邏輯關系的電路，稱為與門電路。（2）二極管或門電路輸入與輸出量之間能滿足或邏輯關系的電路，稱為或門電路。

（3）三極管非門電路輸入與輸出量之間能滿足非邏輯關系的電路，稱為非門電路。將前面介紹的與門、或門和非門三種基本的邏輯電路進行適當?shù)倪B接，就可以實現(xiàn)其他門電路邏輯功能，相應的電路統(tǒng)稱為復合門電路。（4）與非門將與門和非門串聯(lián)便可以實現(xiàn)與非門電路，如圖1-10所示，其邏輯符號如圖1-11所示。A、B為輸入變量，Y為輸出變量，與門輸出同時作為非門的輸入變量。根據(jù)與門和非門的邏輯功能可得到與非門真值表，如表1-11所示。（5）或非門將或門和非門串聯(lián)便可以實現(xiàn)或非門電路，如圖1-12所示，其邏輯符號如圖1-13所示。A、B為輸入變量，Y為輸出變量，或門輸出同時作為非門的輸入變量。根據(jù)或門和非門的邏輯功能可得到與非門真值表，如表1-12所示。（6）與或非門能實現(xiàn)“與或非”邏輯功能的電路稱為與或非門。圖1-14所示為與或非門邏輯圖及邏輯符號，它是由與門、或門和非門組成的，共同實現(xiàn)其邏輯功能。圖1-14(a)A、B與后和C、D與后的值作為或門的輸入，兩值或后經(jīng)非門輸出。與或非門用以實現(xiàn)與或非運算(Y=AB+CD)。（7）異或門能實現(xiàn)“異或”邏輯功能的電路稱為異或門。圖1-15所示為異或門邏輯圖及邏輯符號，它是由非門、與門和或門組成的，共同實現(xiàn)其邏輯功能。（8）同或門能實現(xiàn)“同或”邏輯功能的電路稱為同或門。圖1-16所示為同或門邏輯圖及邏輯符號，它是由非門、與門和或門組成的，共同實現(xiàn)其邏輯功能。2.TTL集成門電路（1）常用TTL集成門電路芯片管腳識別方法在數(shù)字電路中，常用的TTL集成門電路芯片多采用雙列直插式進行封裝。有些軟封裝類集成電路采用四列扁平式封裝結構。如圖1-17所示集成芯片管腳識別方法：將TTL集成門電路正面（印有集成門電路型號標記）正對自己，有缺口或有圓點的一端置向左方，左下方第一管腳即為管腳“1”，按逆時針方向數(shù)，清點芯片管腳數(shù)，依次為1、2、3、

（2）常用TTL集成門電路芯片功能介紹1）集成與門74LS08實現(xiàn)與功能的集成門電路稱為集成與門，例如74LS08是四2輸入與門，其管腳排列及各管腳功能如圖1-18所示。2）集成或門74LS32實現(xiàn)或功能的集成門電路稱為集成或門，例如74LS32是四2輸入與門，其管腳排列及各管腳功能如圖1-19所示。3）集成非門74LS04實現(xiàn)非功能的集成門電路稱為集成非門，例如74LS04是六非門（六反相器），其管腳排列及各管腳功能如圖1-20所示。4）集成與非門74LS00實現(xiàn)與非功能的集成門電路稱為集成與非門，例如74LS00是四2輸入與門，其管腳排列及各管腳功能如圖1-21所示。另外常用的集成與非門電路還有74LS10（三3輸入與非門）、74LS20（二4輸入的與非門），其管腳排列及各管腳功能分別如圖1-22和圖1-23所示。5）集成或非門74LS02實現(xiàn)或非功能的集成門電路稱為集成或非門，例如74LS02是四2輸入或非門，其管腳排列及各管腳功能如圖1-24所示。（6）集成異或門74LS86實現(xiàn)異或功能的集成門電路稱為集成異或門，例如74LS86是四2輸入異或門，其管腳排列及各管腳功能如圖2-26所示。3.CMOS集成門電路MOS集成邏輯門是以MOS管作為開關器件的門電路，它按所用MOS管的不同一般可分為三種類型：一種是用P溝道增強型MOS管（PMOS管）構成的PMOS門電路，其工作速度較低。第二種是N溝道增強型MOS管（NMOS管）構成的NMOS門電路，其工作速度比PMOS門電路要高，但比TTL電路要低。第三種是由PMOS管和NMOS管按照互補對稱形式連接起來構成的互補型MOS集成電路，稱為CMOS電路。MOS電路具有集成度高、制造工藝簡單、電源電壓使用范圍寬、功耗低、抗干擾能力強、扇出系數(shù)大等優(yōu)點。CMOS集成電路的品種很多，目前國產(chǎn)CMOS邏輯門的產(chǎn)品中，主要有相當于國際上CD4000系列和MC14000系列的普通CMOS電路CC4000系列、相當于國際上MC54HC/74HC系列的高速54HC/74HC系列。6.2工作模塊13基于與非門樓梯燈控制電路1.基于與非門樓梯燈控制電路設計寫出表達式（異或關系化簡的）芯片編號2.基于與非門樓梯燈控制電路用Proteus仿真運行調試

6.2.1邏輯代數(shù)基本公式及基本定律

邏輯代數(shù)的基本公式（1）常量之間的關系公式1:0·0=0公式2:0·1=0

公式3:1·0=0公式4:1·1=1公式5:0＋0=0公式6:0＋1=1

公式7:1＋0=1公式8:1＋1=1公式9:公式10:

（2）常量和變量之間的關系公式11:A·1=A公式12:A·0=0公式13:A＋1=1公式14:A＋0=A公式15:公式16:A＋=1公式17:A＋A=A公式18:A·A=A公式19:公式20:公式21:公式22:公式23:

2.邏輯代數(shù)的基本定律0-1律：A·1=AA+0=AA·0=0A+1=A交換律：A·B=B·AA＋B=B＋A結合律：(A·B)·C=A·(B·C)(A＋B)＋C=A＋(B＋C)分配律：A·(B＋C)=A·B＋A·CA＋B·C=(A＋B)·(A＋C)互補律：重疊律：A·A=AA+A=A反演律(德·摩根定理)：吸收律：A·(A+B)=AA+A·B=A(A+B)·(A+C)=A+BCA+A·B=A+B還原律：6.2.2邏輯函數(shù)化簡

1.邏輯函數(shù)化簡的意義及其最簡形式邏輯函數(shù)的化簡是分析和設計數(shù)字系統(tǒng)的重要步驟?；喌哪康氖抢蒙鲜龉?、規(guī)則和圖形通過等價邏輯變換，使邏輯函數(shù)式成為最簡式，最常用的是最簡與或式和或與式。從而使用最少的元器件實現(xiàn)設計的數(shù)字電路的邏輯功能。例如：與或式或與式與非-與非式 或非-或非式與或非式2.邏輯函數(shù)的公式化簡法公式化簡是利用邏輯函數(shù)的基本公式、定律、常用公式化簡函數(shù)，消去函數(shù)式中多余的乘積項和每個乘積項中多余的因子，使之成為最簡“與或”式。公式化簡過程中常用以下幾種方法。(1)吸收法利用公式：A+AB=A（消去多余的乘積項AB）【例1-1】Y=AB+ABCD=AB(1+CD)=AB(2)并項法利用公式：（將兩項合并為一項，消去一個變量）【例1-2】

練習3.邏輯函數(shù)的卡諾圖化簡法

卡諾圖化簡法是將邏輯函數(shù)用卡諾圖表示。在圖上進行函數(shù)化簡，它既簡便，又直觀地得到最簡函數(shù)式，是邏輯函數(shù)常用的化簡方法。（1）邏輯函數(shù)的最小項為了便于書寫，通常用mi對最小項編號。如把某最小項中原變量記為1，反變量記0，該最小項按確定的順序排列成一個二進制數(shù)，則與該二進制數(shù)對應的十進制數(shù)就是下標i的值。如三變量最小項的取值組合為011，對應的十進制數(shù)為3，則該項的編號為m3。按此原則，三變量的全部八個最小項的編號分別為m0、m1、m2、m3、m4、m5、m6、m7。表1-16所示為三變量A、B、C不同取值組合時的全部最小項真值表。從表1-16中可得到最小項的三個重要性質：1）任何一組變量取值下，只有一個最小項的對應值為1，其它最小項的值均為0。2）任何兩個不同的最小項的乘積為0。3）任何一組變量取值下，全部最小項的和為1。（2）卡諾圖化簡的步驟1）把邏輯函數(shù)寫成最小項表達式2）用卡諾圖表示邏輯函數(shù)卡諾圖是由美國工程師卡諾（Karnaugh）設計的，故稱為卡諾圖。若邏輯函數(shù)含有n個變量，其卡諾圖有2n個小方格組成，每個小方格中填入一個最小項的值。3）畫圈合并最小項并寫出函數(shù)表達式把具有邏輯相鄰性的最小項為的1畫圈。利用邏輯函數(shù)卡諾圖合并最小項應注意幾個問題：①圈越大越好，圈中包含的最小項越多消去的變量越多。.②必須按包含2i個最小項畫圈。③每個圈中至少包含一個新的最小項。④必須把組成函數(shù)的所有最小項圈完。練習（3）具有約束項的邏輯函數(shù)的化簡

與函數(shù)無關的最小項稱為約束項，有時又稱為無關項、任意項。約束項處理是任意的，可以假定為1，也可以假定為0。對于含有約束項的邏輯函數(shù)的化簡，當約束項對邏輯函數(shù)化簡有利時，則設定它為1，反之設定它為0。合理利用約束項，常能使函數(shù)化簡更加簡單。

在卡諾圖中，約束項對應的方格中常用“×”來標記，表示需要時，可以看作1或0。化簡具有約束項的邏輯函數(shù)時，在邏輯函數(shù)表達式中常用表示約束項。例如，，表示最小項m0、m1、m3、m6為約束項。練習6.2.3組合邏輯電路分析與設計

邏輯電路按照其功能的不同，可以把數(shù)字電路分成兩大類，一類是組合邏輯電路，簡稱組合電路；另一類是時序邏輯電路，簡稱時序電路。組合邏輯電路的特點是電路在任意時刻的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻之前的電路狀態(tài)無關，可總結為：即刻輸入，即刻輸出。

1.組合