第五章 -硅外延生長

第五章硅外延生長外延生長用來生長薄層單晶材料，即薄膜外延生長：在一定條件下，在單晶襯底上，生長一層合乎要求的單晶層的方法。生長的這層單晶叫外延層。（厚度為幾微米）5.1外延生長概述根據外延層性質同質外延：外延層與襯底同種材料如Si/Si、GaAs/GaAs、GaP/GaP;異質外延：外延層與襯底不同材料如Si/Al2O3、GaS/Si、GaAlAs/GaAs；外延生長分類只有體單晶材料不能滿足日益發(fā)展的各種半導體器件制作的需要，1959年末開發(fā)了薄層單晶材料生長技術——外延生長。外延生長就是在一定條件下，在經過切、磨、拋等仔細加工的單晶襯底上，生長一層合乎要求的單晶層的方法。根據外延生長方法：直接外延間接外延是用加熱、電子轟擊或外加電場等方法使生長的材料原子獲得能量，直接遷移沉積在襯底表面上完成外延生長.如真空淀積，濺射，升華等是利用化學反應在襯底表面上沉積生長外延層，廣義上稱為化學氣相淀積（chemicalvapordeposition,CVD）正外延：器件制作在外延層上反外延：器件制作在襯底上CVD生長的薄膜未必是單晶，所以嚴格講只有生長的薄膜是單晶的CVD才是外延生長。CVD設備簡單，生長參數容易控制，重復性好，是目前硅外延生長的主要方法根據向襯底輸運外延材料的原子的方法不同真空外延、氣相外延、液相外延根據相變過程氣相外延、液相外延、固相外延、對于硅外延，應用最廣泛的是氣相外延以SiH2Cl2、SiHCl3、Sicl4或SiH4,為反應氣體,在一定的保護氣氛下反應生成硅原子并沉積在加熱的襯底上，襯底材料一般選用Si、SiO2、Si3N4等

液相外延（LPE）法的原理是通過將硅熔融在母體里，降低溫度析出硅膜。

外延生長的特點(1)可以在低(高)阻襯底上外延生長高(低)阻外延層。(2)可以在P(N)型襯底上外延生長N(P)型外延層，直接形成PN結，不存在用擴散法在單晶基片上制作PN結時的補償的問題。(3)與掩膜技術結合，在指定的區(qū)域進行選擇外延生長，為集成電路和結構特殊的器件的制作創(chuàng)造了條件。(4)可以在外延生長過程中根據需要改變摻雜的種類及濃度，濃度的變化可以是陡變的，也可以是緩變的。(5)可以生長異質，多層，多組分化合物且組分可變的超薄層。(6)可在低于材料熔點溫度下進行外延生長，生長速率可控，可以實現原子級尺寸厚度的外延生長。(7)可以生長不能拉制單晶材料，如GaN，三、四元系化合物的單晶層等。

利用外延片制作半導體器件，特別是化合物半導體器件絕大多數是制作在外延層上，因此外延層的質量直接影響器件的成品率和性能。一般來說外延層應滿足下列要求：

(1)表面應平整，光亮，沒有亮點，麻坑，霧漬和滑移線等表面缺陷。

(2)晶體完整性好，位錯和層錯密度低。對于硅外延來說，位錯密度應低于1000個／cm2，層錯密度應低于10個／cm2，同時經鉻酸腐蝕液腐蝕后表面仍然光亮。

(3)外延層的本底雜質濃度要低，補償少。要求原料純度高，系統(tǒng)密封性好，環(huán)境清潔，操作嚴格，避免外來雜質摻入外延層。

(4)對于異質外延，外延層與襯底的組分間應突變(要求組分緩變的例外)并盡量降低外延層和襯底間組分互擴散。(5)摻雜濃度控制嚴格，分布均勻，使得外延層有符合要求而均勻的電阻率。不僅要求一片外延片內，而且要求同一爐內，不同爐次生長的外延片的電阻率的一致性好。

(6)外延層的厚度應符合要求，均勻性和重復性好。

(7)有埋層的襯底上外延生長后，埋層圖形畸變很小。

(8)外延片直徑盡可能大，利于器件批量生產，降低成本。

(9)對于化合物半導體外延層和異質結外延熱穩(wěn)定性要好。

5—2硅的氣相外延氣相硅外延生長是在高溫下使揮發(fā)性強的硅源與氫氣發(fā)生反應或熱解，生成的硅原子淀積在硅襯底上長成外延層。對外延片的質量要求：電阻率及其均勻性、厚度及其均勻性、位錯和層錯密度等。按照反應類型可分為氫氣還原法和直接熱分解法。氫還原法，利用氫氣還原產生的硅在基片上進行外延生長。直接熱分解法，利用熱分解得到Si。

5－2－1硅外延生長用的原料氣相外延法生長Si半導體膜所用原料氣體、反應式、生長溫度及所屬反應類型各種硅源優(yōu)缺點：SiHCL3,SiCL4

常溫液體，外延生長溫度高，但是生長速度快，易純制，使用安全。是較通用的硅源。SiH2CL2,SiH4

常溫氣體，SiH2CL2使用方便，反應溫度低,應用越來越廣。SiH4反應溫度低，無腐蝕性氣體，但是會因漏氣產生外延缺陷。襯底要求在硅外延中使用的硅襯底是經過切、磨、拋等工藝仔細加工而成的，外延生長前又經過嚴格的清洗、烘干，但表面上仍殘存有損傷、污染物及氧化物等。為了提高外延層的完整性，在外延生長前應在反應室中進行原位化學腐蝕拋光，以獲得潔凈的硅表面。常用的化學腐蝕劑為干燥的HCl或HBr，在使SiH4外延生長時，由于SF6具有無毒和非選擇、低溫腐蝕特點，所以可用它做腐蝕拋光劑。為了控制外延層的電特性，通常使用液相或氣相摻雜法。N型摻雜劑的有PCl3,PH3和AsCl3，P型摻雜劑的有BCl3、BBr3和B2H6等。四部分組成：氫氣凈化系統(tǒng)、氣體輸運及凈化系統(tǒng)、加熱設備和反應室.根據反應室的結構，由水平式和立式，后者又分為平板式和桶式立式外延爐，外延生長時基座不斷轉動，故均勻性好、生產量大。由于SiCl4等硅源的氫還原及SiH4的熱分解反應的△H為正值，即提高溫度有利于硅的淀積，因此反應器需要加熱，加熱方式主要有高頻感應加熱和紅外輻射加熱。通常在石英或不銹鋼反應室內放有高純石墨制的安放硅襯底的基座，為了保證硅外延層質量，石墨基座表面包覆著SiC或沉積多晶硅膜。

5－2－2硅外延生長設備我國目前最先進的硅外延設備中國最大的半導體相關應用研究院之一，有色金屬研究總院(GRINM)向InternationalN.V.訂購的300mm外延設備--Epsilon?3200。Epsilon3200主要用途是硅和鍺化硅的外延生長。這是銷售到中國大陸的首臺300mm外延設備

ASMInternationalN.V.(荷蘭)和它的分支機構設計和制造用于生產半導體裝置的設備和材料。公司通過他們在美國，歐洲，日本和亞洲的工廠既為硅晶片處理（前工序），也為集成和封裝（后工序）提供生產解決方案。EpsilonSeriesSingle-WaferEpitaxialReactors硅外延生長基本工藝硅單晶定向切割400-500μm磨平Si02膠體溶液拋光清洗烘干置于基座抽高真空通高純H2加熱去除氧化層通氫氣和硅源恒溫反應斷硅源停止反應室溫取出參數測試通刻蝕劑原位刻蝕通氫氣排出刻蝕劑5-2-3外延工藝順序把干凈的硅片裝入反應室吹入惰性氣體并充入氫氣（LPVCD：抽真空）加熱到氫氣烘烤溫度（1200℃）以除去氧化層（該步驟能去除50-100A的SiO2層）a)加熱到HCl刻蝕溫度；b)引入無水HCl(或SF6)以刻蝕表面的硅層；c)吹氣以除去系統(tǒng)中的雜質和HCla)冷卻到沉積溫度；b)引入硅原料和摻雜劑以沉積所要的薄膜；c)吹入氫氣以去除硅原料和摻雜劑冷卻到室溫吹走氫氣并重新充入氮氣取出硅片原理：SiCl4+2H2

Si+4HCl5-2-4硅外延生長的基本原理和影響因素以SiCl4為例生長過程：1.SiCl4濃度對生長速率的影響隨著濃度增加,生長速率先增大后減小.2.溫度對生長速率的影響3.氣流速度對生長速率的影響4.襯底晶向的影響

氣-固表面復相化學反應模型邊界層在接近基座表面的流體中出現一個流體速度受到干擾而變化的薄層，而在薄層外的流速不受影響，稱此薄層為邊界層，也叫附面層，停滯層，滯流層。邊界層厚度與流速平方根成反比5-2-5硅外延生長動力學過程兩個模型:氣-固表面復相化學反應模型,氣相均質反應模型此模型認為硅外延生長包括下列步驟:1.反應物氣體混合向反應區(qū)輸運2.反應物穿過邊界層向襯底表面遷移3.反應物分子被吸附在高溫襯底表面上4.在襯底表面發(fā)生化學反應，生成生長晶體的原子和氣體副產物，原子進入晶格格點位置形成晶格點陣，實現晶體生長5.副產物氣體從表面脫附并穿過邊界層向主氣流中擴散6.氣體副產物和未反應的反應物，離開反應區(qū)被排出系統(tǒng)氣相均質反應模型

5.3硅外延層電阻率的控制5-3-l外延層中的雜質及摻雜

外延層中雜質的來源：（1）主摻雜質：用于控制外延層的電阻率。常用磷烷、砷烷和乙硼烷作為主摻雜質源。它與硅源一道隨主氣流進入外延反應室，在外延生長過程中進入外延層。（2）固態(tài)外擴散雜質：（a）襯底中摻入的雜質在外延過程中，通過固態(tài)外擴散進入外延層；（b）對于同型外延，襯底中反型雜質通過固態(tài)擴散進入外延層形成外延夾層。（3）氣相自摻雜：重摻襯底或重摻埋層中的雜質經蒸發(fā)后進入氣流中在后又摻入外延層中。（4）系統(tǒng)自摻雜：吸附在外延反應室內壁和外延基座表面的雜質，解吸后進入氣流形成新的摻雜源。（5）金屬雜質：襯底硅片、外延基座和外延系統(tǒng)中沾污的金屬雜質在外延過程中進入外延層。外延層中總的載流子濃度N總可表示為

N總=N襯底±N氣±N鄰片±N擴散±N基座±N系統(tǒng)N襯底為由襯底中揮發(fā)出來的雜質在外延生長時摻入外延層中的雜質濃度分量。N氣為外延層中來自混合氣體的雜質濃度分量。N鄰片為外延層中來自相鄰襯底的雜質濃度分量。N擴散為襯底中雜質經過固相擴散進入外延層中的雜質濃度分量。N基座為來自基座的雜質濃度分量。N系統(tǒng)為來自除上述因素以外整個生長系統(tǒng)引入的雜質濃度分量。式中的正負號由雜質類型決定，與襯底中雜質同類型者取正號，與襯底中雜質反型者取負號。N氣，N基座，N系統(tǒng)，雜質不是來源襯底片，因此稱為外摻雜N擴散，N襯底，N鄰片的雜質來源于襯底片，通稱為自摻雜2.外延生長的摻雜5-3-2外延中雜質的再分布外延層中含有和襯底中的雜質不同類型的雜質，或者是同一種類型的雜質，但是其濃度不同。通常希望外延層和襯底之間界面處的摻雜濃度梯度很陡，但是由于高溫下進行外延生長，襯底中的雜質會進入外延層，使得外延層和襯底處的雜質濃度變平。5－3－3外延層生長中的自摻雜自摻雜效應：襯底中的雜質進入氣相中再摻入外延層一：減少雜質由襯底逸出1.使用蒸發(fā)速度較小的雜質做襯底和埋層中的雜質2.外延生長前高溫加熱襯底，使硅襯底表面附近形成一雜質耗盡層，再外延時雜質逸出速度減少可降低自摻雜3.采用背面封閉技術，即將背面預先生長高純SiO2或多晶硅封閉后再外延，可抑制背面雜質的蒸發(fā)而降低自摻雜。4.采用低溫外延技術和不含有鹵原子的硅源。5.采用二段外延生長技術即先生長一段很短時間的外延層，然后停止供源，只通氫氣驅除貯存在停滯層中的雜質，再開始生長第二段外延層，直到達到預定厚度二：采用減壓生長技術

使已蒸發(fā)到氣相中的雜質盡量不再進入外延層

一般在1.3103～2104Pa的壓力下進行。

抑制自摻雜的途徑：5－3－4外延層的夾層外延層的夾層指的是外延層和襯底界面附近出現的高阻層或反型層。分為兩種類型：一是在檢測時導電類型混亂，擊穿圖形異常，用染色法觀察界面不清晰二是導電類型異常，染色觀察會看到一條清晰的帶外延層產生的原因：第一種夾層情況認為P型雜質沾污，造成N型外延層被高度補償

解決辦法：P型雜質主要來源于SiCL4，只要提高SiCL4的純度及做好外延前的清潔處理就可以解決。第二種情況是由于襯底引起的當襯底中硼的含量大于31016cm－3時，外延層中就容易出現夾層。這是由于高溫時硼擴散的比銻快，結果使得硼擴散到外延層中補償了N型雜質，形成了一個高阻層或反型層。解決辦法：一是提高重摻雜單晶質量；二是在工藝中防止引入P型雜質，降低單晶中B的含量；三是在外延生長時可以先長一層N型低阻層作為過渡層，控制夾層。25－4硅外延層的缺陷分類：

一：表面缺陷，也叫宏觀缺陷如云霧，劃道，亮點，塌邊，角錐，滑移線等

二：內部結構缺陷，也叫微觀缺陷如層錯，位錯5－4－1外延片的表面缺陷云霧狀表面外延片表面呈乳白色條紋，在光亮處肉眼可以看到。

一般由于氫氣純度低，含水過多，或氣相拋光濃度過大，生長溫度太低等引起的。角錐體：又稱三角錐或乳突。形狀像沙丘，用肉眼可以看到。霧狀表面缺陷①霧圈

②白霧

③殘跡④花霧①霧圈②白霧③殘跡④花霧角錐體劃痕：由機械損傷引起星形線（滑移線）5.4.2外延層的內部缺陷層錯層錯形貌分為單線，開口，正三角形，套疊三角形和其他組態(tài)位錯外延層中的位錯主要是由于原襯底位錯延伸引入的另外可能是由于摻雜和異質外延時，由于異類原子半徑的差異或兩種材料晶格參數差異引入內應力。例如在Si中摻B,P,它們的半徑比Si小，它們占據硅的位置時，Si的點陣會發(fā)生收縮；當摻入AL,Sb等比Si半徑大的原子時，Si點陣會發(fā)生擴張。也就是產生晶格點陣的失配。晶格點陣的失配會使外延片呈現彎曲。當彎曲程度超過彈性范圍，為緩和內應力就會出現位錯，稱之為失配位錯。為了消除應力，采用應力補償法，即在外延或擴散時，同時引入兩種雜質，使它們產生的應變正好相反。當兩種雜質原子摻入的比例適當時，可以使應力相互得到補償，減少或避免晶格畸變。從而消除失配位錯的產生。這種方法稱為“雙摻雜技術”。

5—5硅的異質外延隨著大規(guī)模、超大規(guī)模集成電路的進展，外延技術的應用越來越廣泛，除了在硅襯底上進行硅的同質外延之外，還發(fā)展了在藍寶石、尖晶石襯底上進行硅的“SOS”外延生長和在絕緣襯底上進行硅的“SOI”異質外延。5-5-1SOS技術

SOS是“SilicononSapphire”和“SiliconOnSpinel”的縮寫，也就是在藍寶石或尖晶石襯底上外延生長硅。

藍寶石(α-Al203)和尖晶石(MgO·Al203)是良好的絕緣體，以它們?yōu)橐r底外延生長硅制做集成電路，可以消除集成電路元器件之間的相互作用，不但能減少漏電流和寄生電容，增強抗輻射能力和降低功耗，還可以提高集成度和實現雙層布線，是大規(guī)模、超大規(guī)模集成電路的理想材料。1.襯底的選擇選擇異質外延襯底材料時，需要考慮的因素：1.考慮外延層和襯底材料之間的相容性。包括晶體結構，熔點，蒸汽壓、熱膨脹系數等。2.考慮襯底對外延層的沾污問題。目前最適合硅外延的異質襯底是藍寶石和尖晶石。當前工業(yè)生產上廣泛使用藍寶石做襯底。2.SOS外延生長存在問題：自摻雜效應襯底表面的反應：AL2O3+2HCL+H2=2ALCL↑+3H2O

鋁的低價氯化物為氣體，它使襯底被腐蝕，導致外延層產生缺陷。氫氣和淀積的硅也會腐蝕襯底2H2+AL2O3=AL2O+2H2O5Si＋2AL2O3=AL2O＋5SiO+2ALSiCL4對襯底的腐蝕大于SiH4,所以SOS外延生長，采用SiH4熱分解法更有利。在襯底尚未被Si完全覆蓋之前，上述腐蝕反應都在進行為了解決生長和腐蝕的矛盾，可采用雙速率生長和兩步外延等外延生長方法。雙速率生長法是先用高的生長速率(1-2μm／min)，迅速將襯底表面覆蓋(生長100-200nm)。然后，再以低的生長速率(約0.3μm／min)長到所需求的厚度。兩步外延法是綜合利用SiH4/H2和SiCl4/H2兩個體系的優(yōu)點。即第一步用SiH4/H2體系迅速覆蓋襯底表面，然后第二步再用SiCl4/H2體系接著生長到所要求的厚度。SOS技術的缺點及需要解決的問題缺點：1）由于晶格失配（尖晶石為立方結構，藍寶石為六角晶系）問題和自摻雜效應，外延質量缺陷多，但厚度增加，缺陷減小。2）成本高，一般作低功耗器件，近來用SOI代替，可降低成本。需要解決的問題:提高SOS外延層的晶體完整性,降低自摻雜,使其性能接近同質硅外延層的水平并且有良好的熱穩(wěn)定性S0I技術發(fā)展原因世界微處理器市場的霸主英特爾公司于2000年3月8日推出1GHz奔騰3微處理器，同年6月28日推出1.4GHz奔騰4微處理器。同年6月9日AMD公司推出1GHzAMDAthlon處理器。同年IBM公司推出1GHz測試版Power4處理器(用于APPLE電腦)。它們標志著以微處理器為代表的IC芯片進人了GHz時代制造1GHz以上的IC芯片有兩大途徑：一是不斷縮小芯片的特征尺寸，按照摩爾定律所指引的方向繼續(xù)走下去。二是尋找新型材料，以放寬以芯片特征尺寸進一步縮小的要求，如用銅布線替代鋁布線，用絕緣硅(SOI，Silicon-on-Insulator)晶圓替代硅晶圓等?？s小芯片的特征尺寸的缺點對于第一種途徑，縮小芯片特征尺寸可提高IC芯片的速度，但不能改變其損耗機制。當工藝水平逐漸接近物理器件的極限時，眾多問題會接踵而來：①必須考慮CMOS器件的電容，因為CMOS器件的電容損耗與開關速度成正比，襯底電容不與器件幾何尺寸成正比例關系；②漏電流增大；③晶體管本身對噪聲的承受能力降低，互連器件中產生的噪聲增大；④晶體管工作時會有更多的電子滲漏到硅晶圓上，直接影響晶體管的工作特性S0I技術的產生半導體業(yè)界提出先在硅晶圓上嵌埋一層Si02絕緣層，以此絕緣層作為基板來制造晶體管，這就是SOI技術。SOI的極薄氧化層有效地使電子從一個晶體管門電路滲漏到硅晶圓上。S0I器件與Si器件相比有如下優(yōu)點：①功耗小，在相同的工作速度下，功耗可降低50％-65％②工作速度快，在相同的特征尺寸下，工作速度可提高35％；③靜電電容小，寄生電容?。虎芸馆椛湫阅芎?，抗輻射強度是Si器件的50-100倍。SOI技術1998年由IBM公司研制成功，2000年正式用于其POWERPCRS64IV（APPLEPOWER4，早期的iMAC電腦上）芯片上。5-5-2S0I技術為了提高集成電路的集成度和速度，降低功耗，必須縮小器件的尺寸。但當器件的尺寸縮小到亞微米范圍以內時，常規(guī)的結構就不適應了，從而導致SOI(SiliconOnInsulator或Semiconductor0nInsulator)結構的發(fā)展，也就是把器件制做在絕緣襯底上生長的硅單晶層上。

SOI結構開始是針對亞微米CMOS器件提出來，以取代不適合要求的常規(guī)結構以及已經應用的SOS結構(SOS可以看成是SOI的一種形式)，但SOI結構很快也成為實現高速集成電路及三維集成電路的新途徑(但不是所有的SOI結構都可以用來做三維集成電路)，是當前半導體材料研究的一個熱點問題。SOI結構的優(yōu)點SOI結構的優(yōu)點大致可以歸納為如下幾個方面：

(1)由于它是介質隔離，寄生電容小，對高速和高集成度的IC電路特別有利。

(2)由于介質隔離，降低了噪聲，并提高了線路和器件的抗輻射性能。

(3)抑制了CMOS電路的“閂鎖效應”(1atch-up)問題。(CM0S電路中固有的寄生可控硅結構被觸發(fā)導通，在電源和地之間形成低阻大電流通路的現象)

COMS電路的鎖定效應(latchup)：

COMS電路由于輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產生鎖定效應時，COMS的內部電流能達到40mA以上，很容易燒毀芯片。SOl與SOS相比:SOl材料的完整性比SOS好得多，比SOS應用的范圍也廣泛。CMOS電路中采用SOI結構，可以減少掩蔽次數，也不需要隔離擴散，使線路布局簡化，提高集成度。SOS中Si與Al203的熱膨脹系數不匹配，硅層內有壓縮應力。SOI的功耗和襯底成本都比SOS低得多，SOS沒有實現三維器件結構功能。從目前情況來看，有的SOI技術已初步走向實用化，只要能進一步克服工藝和材料質量問題，實用化是沒有問題的，某些SOI技術可以用于三維IC的制造。SOI結構材料制備的方法

1.熔化橫向生長這種方法的基本工藝是在硅襯底上形成一層Si02膜，然后在膜上淀積多晶或非晶硅，使所淀積的多晶或非晶硅局部熔化，移動熔區(qū)則在熔區(qū)前的多晶或非晶硅熔化，而熔區(qū)后面則進行再結晶。這種方法由于形成熔區(qū)的熱源不同可分成：①激光束熔化再結晶；②電子束熔化再結晶；③石墨帶狀加熱橫向有籽晶再結晶；④光照熔融再結晶法等四種。由于其加熱方式不同，所以設備和具體工藝有很大的差別，結果也不一樣，各自有自己的優(yōu)缺點。早期這類方法研究得比較活躍。2．CVD橫向生長

CVD橫向生長法是在SiO2上進行側向鋪伸外延生長，簡稱EIO(EpitaxialLateralovergrowth)法。它是在選擇外延上發(fā)展起來的，很受人們重視。這是因為硅外延生長技術比較成熟，處理溫度低(1050-1150℃)，遠低于Si熔化溫度，不會引起嚴重的襯底雜質的再分布，并且有希望用于三維IC的制作。本方法的基本過程是，在SiO2膜上用光刻技術開出襯底的窗口，在窗口處外延生長硅，抑制在SiO2表面上硅成核。當窗口區(qū)長滿硅后，再以足夠大的橫縱向生長速度比進行側向鋪伸外延。關鍵在于如何抑制在SiO2上成核．目前利用生長／腐蝕工藝來解決這個問題，即每生長一段時間后停止生長，通入HCl氣相腐蝕，以除去在Si02上淀積的硅。然后進行第二次生長／腐蝕，直到窗口長滿，繼續(xù)重復次生長／腐蝕進行側向生長，最后硅膜連成一片并長到要求的厚度。缺點：所得的SOI結構的硅膜電學性質和器件性質和相同條件下常規(guī)外延生長的膜相近?，F在還不能完全除去SiO2膜上的多晶核，使ELO膜的質量受到影響，另外橫向生長的寬度還不是很寬。3．氧離子注入隔離法

SIMOX法(SeparationbyImplantedOxygen)。它是利用注入氧離子形成符合化學計量比的SiO2埋層的方法。注入的氧離子量約為1.2-1.8×1018/cm2。埋層深度和注入能量有關，若埋層深度為0.5

m，則注入能量約為500keV，若深度為1m，則需要1MeV。氧離子注入時，為了得到突變的Si—SiO2界面，通常把注入劑量適當過量，略大于1.8×1018／cm2。劑量不足時，在上界面處會出現孿晶層。氧離子注入后，必須進行高溫退火熱處理，使O與Si作用形成SiO2并消除晶格的損傷，處理溫度為1150-1250℃，時間為2h。退火前，在硅片表面淀積一層SiO2能有助于提高退火效果并能減少表面缺陷。

SIMOX法簡單易行，能得到良好的單晶層，與常規(guī)硅器件工藝完全相容。它可以說是目前SOI技術中最引人注意的，但不足的是它無法做成三維的器件。

4．硅片面鍵合法這種方法是(1)將兩片硅片通過表面的SiO2層鍵合在一起，(2)再把背面用腐蝕等方法減薄獲得SOI結構。實施的辦法之一是，將兩片硅的拋光片一片氧化形成SiO2膜，將另一片貼在其上，在氧氣氛中熱處理，在氧化熱處理過程中通過界面的硅氧鍵的聚合作用而粘結在一起。這種方法比較簡單，但減薄處理比較困難，另外對片子的平整度要求高，否則整個界面很難完全貼合。這種方法目前發(fā)展較快。

SOI技術已經研究很多年，取得一些結果，各先進工業(yè)國都投入不少力量進行研究，一旦獲得突破性的進展，其應用前景是十分廣闊的。5-5-3SiGe／Si異質生長

硅是應用最廣泛的元素半導體材料，其價格比較低廉，制作器件工藝相當成熟，但它是一種間接帶隙材料，帶隙寬度是一定的，因此它在光電領域的應用受到一定限制。但隨著外延技術和能帶工程的發(fā)展，人們除了開展SOS、SOI研究外，還開展了在硅襯底上外延生長SiGe和Ⅲ-V族化合物材料及器件制作的研究，取得相當大的進展并形成稱為硅基半導體的研究領域。半導體的導帶的最低能量狀態(tài)和價帶的最高能量狀態(tài)不在k空間(動量)的同一位置，則該半導體為“間接帶隙半導體”。因為一般半導體發(fā)光時要求有電子躍遷；而一般的電子躍遷又要求動量守恒，即電子必須在k空間(動量)的同一位置跳躍，所以間接帶隙半導體一般不能用作發(fā)光材料。異質生長的優(yōu)點在硅材料上異質生長SiGe／Si結構材料，可以靈活地運用能帶工程進行能帶剪裁制作硅基量子結構器件。與成熟的硅微電子工藝兼容，將硅微電子產業(yè)推上一個新臺階，利用SiGe／