數(shù)字邏輯電路分析與設(shè)計(jì)實(shí)驗(yàn)指導(dǎo)書(shū)匯總

目錄學(xué)生實(shí)驗(yàn)前注意事項(xiàng) 2實(shí)驗(yàn)報(bào)告要求 3實(shí)驗(yàn)一集成邏輯門測(cè)試及其應(yīng)用 4實(shí)驗(yàn)二Multisim在數(shù)字電路中的虛擬仿真（一） 9實(shí)驗(yàn)三Multisim在數(shù)字電路中的虛擬仿真（二） 17實(shí)驗(yàn)四譯碼器和編碼器 23實(shí)驗(yàn)五數(shù)據(jù)選擇器及其應(yīng)用 29實(shí)驗(yàn)六組合邏輯電路的設(shè)計(jì) 34實(shí)驗(yàn)七集成觸發(fā)器及其應(yīng)用 38實(shí)驗(yàn)八集成計(jì)數(shù)器及其應(yīng)用 43實(shí)驗(yàn)九數(shù)字式秒表 47附錄部分集成電路外部引腳排列和功能 49學(xué)生實(shí)驗(yàn)前注意事項(xiàng)一、實(shí)驗(yàn)前要完成指定的各項(xiàng)預(yù)習(xí)任務(wù)。二、檢查儀器設(shè)備能否滿足實(shí)驗(yàn)要求。三、熟悉準(zhǔn)備調(diào)試的元件和器件的功能。四、嚴(yán)格按實(shí)驗(yàn)要求連線，經(jīng)仔細(xì)檢查無(wú)誤后方可通電。五、實(shí)驗(yàn)過(guò)程中應(yīng)仔細(xì)觀察實(shí)驗(yàn)現(xiàn)象，認(rèn)真做記錄，實(shí)驗(yàn)完成后測(cè)試結(jié)果需經(jīng)教師審查簽字后再拆除線路。六、發(fā)生事故時(shí)，應(yīng)立即斷開(kāi)電源，保持現(xiàn)場(chǎng)，待找出并排除故障后，方可繼續(xù)進(jìn)行實(shí)驗(yàn)。七、在變更實(shí)驗(yàn)內(nèi)容或完成全部實(shí)驗(yàn)之后，必須先斷開(kāi)電源，再拆除實(shí)驗(yàn)線路。八、培養(yǎng)踏實(shí)、嚴(yán)謹(jǐn)、實(shí)事求是的科學(xué)作風(fēng)。不抄襲他人作業(yè)。九、愛(ài)護(hù)公共財(cái)產(chǎn)，當(dāng)發(fā)生儀器設(shè)備損壞時(shí)，必須認(rèn)真檢查原因并按規(guī)定的條例處理。十、保持實(shí)驗(yàn)室內(nèi)安靜、整潔和良好的秩序，實(shí)驗(yàn)后應(yīng)將儀器整理后放好，并協(xié)助實(shí)驗(yàn)室老師搞好清潔衛(wèi)生。十一、不遲到、不早退、不無(wú)故缺席，按時(shí)交實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)報(bào)告要求一、實(shí)驗(yàn)名稱二、實(shí)驗(yàn)?zāi)康娜?、?shí)驗(yàn)中實(shí)際使用的儀器型號(hào)和器材型號(hào)、數(shù)量等。四、實(shí)驗(yàn)內(nèi)容和步驟1、實(shí)驗(yàn)課題和方框圖、狀態(tài)圖、真值表、邏輯圖，對(duì)于設(shè)計(jì)性課題應(yīng)有整個(gè)設(shè)計(jì)過(guò)程和關(guān)鍵的設(shè)計(jì)技巧和說(shuō)明。2、實(shí)驗(yàn)記錄以及經(jīng)過(guò)整理和處理的數(shù)據(jù)，曲線和波形圖，其中曲線和波形圖必須坐標(biāo)紙畫(huà)出，貼在相應(yīng)的內(nèi)容中。3、實(shí)驗(yàn)結(jié)果的分析與討論。并得出結(jié)論，實(shí)驗(yàn)過(guò)程中遇到的故障及排除故障的方法。4、完成實(shí)驗(yàn)報(bào)告中相應(yīng)的思考題。作為完整的實(shí)驗(yàn)文件，實(shí)驗(yàn)報(bào)告應(yīng)附有實(shí)驗(yàn)記錄，以備查閱，實(shí)驗(yàn)報(bào)告必須用統(tǒng)一的實(shí)驗(yàn)報(bào)告紙，其它紙張一律不能用，實(shí)驗(yàn)報(bào)告在下次做實(shí)驗(yàn)時(shí)交給實(shí)驗(yàn)教師，過(guò)期作遲交處理，若此次實(shí)驗(yàn)沒(méi)來(lái)做者不給成績(jī)，若實(shí)驗(yàn)來(lái)做而報(bào)告不交者只能得40分。實(shí)驗(yàn)一集成邏輯門測(cè)試及其應(yīng)用一、實(shí)驗(yàn)?zāi)康氖煜ず驼莆臻T電路的邏輯功能及其測(cè)試方法，并通過(guò)功能測(cè)試判斷其好壞。2、熟悉數(shù)字邏輯實(shí)驗(yàn)組件的使用方法。3、掌握與非門、異或門的邏輯功能及特點(diǎn)、基本應(yīng)用。二、TDS-1數(shù)字電路實(shí)驗(yàn)系統(tǒng)簡(jiǎn)介及集成電路引腳設(shè)定TDS-1數(shù)字電路實(shí)驗(yàn)系統(tǒng)簡(jiǎn)介（一）、集成電路的插座和插孔12個(gè)IC圓孔插座供中小規(guī)模器件、GAL器件和EPROM器件實(shí)驗(yàn)使用。其中14個(gè)引腳的有4個(gè)，16個(gè)引腳的有3個(gè)，20個(gè)引腳的有2個(gè)（引腳多的插座也可以插引腳少的集成電路，只要注意引腳的編號(hào)）。器件引腳通過(guò)自鎖緊插座對(duì)外接線。一插孔可引多根引線。這些插座沒(méi)有提供電源和地，實(shí)驗(yàn)時(shí)使用者應(yīng)注意連接它們。做實(shí)驗(yàn)時(shí)將需做實(shí)驗(yàn)的集成電路插入插座中，從對(duì)應(yīng)的引腳插孔按實(shí)驗(yàn)要求進(jìn)行連線即可構(gòu)成實(shí)驗(yàn)的電路。（二）、數(shù)字信號(hào)輸入方式數(shù)字電路實(shí)驗(yàn)系統(tǒng)根據(jù)實(shí)驗(yàn)要求提供了多種信號(hào)源邏輯電平信號(hào)：?jiǎn)蚊}沖輸出信號(hào)：連續(xù)脈沖信號(hào)（三）、信號(hào)輸出指示方式1、LED電平顯示：發(fā)光二極管及驅(qū)動(dòng)電路。共指示電平使用。當(dāng)輸入插孔信號(hào)為高電平時(shí)，發(fā)光二極管點(diǎn)亮；當(dāng)輸入插孔為低電平時(shí)，發(fā)光二極管不點(diǎn)亮。2、7段數(shù)碼管顯示（帶譯碼器）：由6個(gè)發(fā)光數(shù)碼管組成，用來(lái)表示6位十進(jìn)制碼輸出，當(dāng)譯碼器DCBA端輸入8421BCD碼時(shí)，顯示0～9十個(gè)數(shù)碼。集成電路引腳編號(hào)設(shè)定先找到集成電路器件上的缺口，然后以缺口為基準(zhǔn)，左面第一個(gè)引腳設(shè)定編號(hào)為“1”。以逆時(shí)針?lè)较蛐D(zhuǎn)依次編號(hào)順序?yàn)椤?、3、4、5、7┅┅┅”集成電路各引腳的具體意義需要對(duì)照集成電路手冊(cè)，本實(shí)驗(yàn)講義附錄中選錄部分常用的集成電路器件引腳。三、實(shí)驗(yàn)內(nèi)容測(cè)試與非門、異或門邏輯功能的好壞。TTL門電路多余輸入端的處理方法。用異或門實(shí)現(xiàn)奇校驗(yàn)電路。與非門的簡(jiǎn)單應(yīng)用四、實(shí)驗(yàn)步驟測(cè)試與非門（74LS00）邏輯功能的好壞。按圖1-1（A）所示接好連線。把與非門電路的輸入端連接邏輯電平輸入開(kāi)關(guān)K1、K2，把與非門電路輸出端連接發(fā)光二極管。改變輸入端的高低電平，觀察其輸出端發(fā)光二極管的亮暗變化，并將輸出狀態(tài)填入表1-1圖1-1（A）測(cè)試與非門邏輯功能連線圖圖1-1（A）測(cè)試與非門邏輯功能連線圖圖1-1（B）測(cè)試與非門邏輯功能原理圖表1-1與非門真值表ABY00011011測(cè)試異或門（74LS86）邏輯功能的好壞按圖1-2（A）所示接好連線。把異或門的輸入端連接邏輯電平輸入開(kāi)關(guān)K1、K2，把異或門電路輸出端連接發(fā)光二極管。改變輸入端的高低電平，觀察其輸出端發(fā)光二極管的亮暗變化，并將輸出狀態(tài)填入表1-2圖1-2（A）測(cè)試異或門邏輯功能連線圖圖1-2（A）測(cè)試異或門邏輯功能連線圖圖1-2（B）測(cè)試異或門邏輯功能原理圖表1-2異或門真值表ABY00011011TTL門電路多余輸入端的處理方法將74LS00和74LS86按圖1-1（A）和圖1-2（A）連線后，A輸入端分別接地、電源端、懸空、與B并接，觀察當(dāng)B輸入端輸入信號(hào)分別為高、低電平時(shí)，相應(yīng)輸出端的狀態(tài)，并填表1-3表1-3輸入輸出AB74LS00（L）74LS86（L）接地接電源懸空A、B并接用異或門實(shí)現(xiàn)奇校驗(yàn)電路圖1-3（A）測(cè)試奇校驗(yàn)電路的連線圖圖1-3（A）測(cè)試奇校驗(yàn)電路的連線圖圖1-3（B）測(cè)試校驗(yàn)電路功能的原理圖電源開(kāi)關(guān)撥向OFF。按圖1-3連接，把異或門電路的輸入端A、B、C、D連接邏輯電平輸入開(kāi)關(guān)K1、K2、K3、K4，把異或門電路輸出端L連接發(fā)光二極管。把電源開(kāi)關(guān)撥向ON，改變輸入端的高低電平，觀察其輸出端發(fā)光二極管的亮暗變化，并將輸出狀態(tài)填入表1-4表1-4奇校驗(yàn)電路真值表輸入DCBA輸出L輸入DCBA輸出L輸入DCBA輸出L輸入DCBA輸出L0000010010001100000101011001110100100110101011100011011110111111用異或門和與非門實(shí)現(xiàn)半加器電源開(kāi)關(guān)撥向OFF。按圖1-4連接，把半加器的輸入端A、B連接邏輯電平輸入開(kāi)關(guān)K1、K2，把半加器輸出端S、C連接發(fā)光二極管。把電源開(kāi)關(guān)撥向ON，改變輸入端的高低電平，觀察其輸出端發(fā)光二極管的亮暗變化，并將輸出狀態(tài)填入表1-5圖1-4（A）半加器原理圖圖1-4（A）半加器原理圖圖1-4（B）半加器連線圖圖1-4（B）半加器連線圖表1-5半加器真值表ABSC000110116、用與非門的簡(jiǎn)單應(yīng)用測(cè)試圖1-5（A）、（B）組成的組合邏輯電路，按要求完成表1-6圖1-5（A）組合邏輯電路之一圖1-5（A）組合邏輯電路之一圖1-5（B）組合邏輯電路之二圖1-5（B）組合邏輯電路之二表1-6組合邏輯電路（A）、（B）真值表ABY1Y200011011五、預(yù)習(xí)要求預(yù)習(xí)本實(shí)驗(yàn)所用設(shè)備“數(shù)字電路實(shí)驗(yàn)系統(tǒng)”的結(jié)構(gòu)、原理及使用方法。預(yù)習(xí)本實(shí)驗(yàn)所用到的集成電路器件的功能和外部引腳的排列及使用方法。六、實(shí)驗(yàn)報(bào)告要求整理實(shí)驗(yàn)數(shù)據(jù)結(jié)果，并畫(huà)有關(guān)的時(shí)間波形圖。TTL門電路輸出端為什么不允許并聯(lián)使用。用與非門實(shí)現(xiàn)或門、或非門、異或門，要求畫(huà)出原理圖。在下圖1-6與或非門實(shí)現(xiàn)Y=的功能，多余輸入端引腳應(yīng)如何處理？圖1-6與或非門邏輯符號(hào)圖1-6與或非門邏輯符號(hào)實(shí)驗(yàn)二Multisim在數(shù)字電路中的虛擬仿真（一）一、實(shí)驗(yàn)?zāi)康?、熟悉Multisim軟件的基本功能。2、掌握如何用Multisim軟件進(jìn)行門電路的邏輯功能測(cè)試。3、通過(guò)Multisim軟件進(jìn)行半加器、全加器電路的設(shè)計(jì)，進(jìn)一步熟悉軟件的使用方法，特別是仿真方法4、掌握Multisim軟件中數(shù)字信號(hào)發(fā)生器、邏輯分析儀的使用方法二、實(shí)驗(yàn)原理1、集成邏輯門集成邏輯門有許多種，如：與門、或門、非門、或非門、與或非門、異或門、OC門、TS門等。但其中與非門用途最廣，用與非門可以組成其他許多邏輯門。要實(shí)現(xiàn)其他邏輯門的功能，只要將該門的邏輯函數(shù)表達(dá)式化成與非-與非表達(dá)式，然后用多個(gè)與非門連接起來(lái)就可達(dá)到目的。例如，要實(shí)現(xiàn)或門Y=A+B，根據(jù)摩根定律，或門的邏輯函數(shù)表達(dá)式可以寫(xiě)成：Y=A·集成邏輯門還可以組成許多應(yīng)用電路，比如利用與非門組成時(shí)鐘脈沖源電路就是其中一例，它電路簡(jiǎn)單、頻率范圍寬、頻率穩(wěn)定。74LS00是“TTL系列”中的與非門，CD4011是“CMOS系列”中的與非門。它們都是4-2輸入與非門電路，即在一塊集成電路內(nèi)含有4個(gè)獨(dú)立的與非門。每個(gè)門有2個(gè)輸入端。與非門的邏輯功能是：當(dāng)輸入端中有一個(gè)或一個(gè)以上是低電平時(shí)，輸出端為高電平；只有當(dāng)輸入端全部為高電平時(shí)，輸出才是低電平（有“0”得“1”，全“1”得“0”）。其邏輯函數(shù)表達(dá)式為：Y=A·TTL電路對(duì)電源電壓要求比較嚴(yán)，電源電壓Vcc只允許在+5V10%的范圍內(nèi)工作，超過(guò)5.5V，將損壞器件；低于4.5V，器件的邏輯功能將不正常。CMOS集成電路具有功耗低（TTL功耗則大得多）、高輸入阻抗（遠(yuǎn)高于TTL器件的輸入阻抗）、接近理想的傳輸特性、電源電壓范圍廣（可在+5V～+18V范圍內(nèi)正常運(yùn)行。2、虛擬儀器使用介紹字信號(hào)發(fā)生器和邏輯分析儀在數(shù)字電路中應(yīng)用很廣，這里介紹Multisim軟件中字信號(hào)發(fā)生器和邏輯分析儀的基本使用方法。字信號(hào)發(fā)生器字信號(hào)發(fā)生器是能夠產(chǎn)生32路（位）同步邏輯信號(hào)的一個(gè)多路邏輯信號(hào)源，可用于對(duì)數(shù)字邏輯電路的測(cè)試，也稱為數(shù)字邏輯信號(hào)源。見(jiàn)圖2-1圖2-1字信號(hào)發(fā)生器圖2-1字信號(hào)發(fā)生器字信號(hào)發(fā)生器圖標(biāo)的左右各有16個(gè)端子，左邊為0～15端子，右邊為16～31端子這32個(gè)端子是該儀器產(chǎn)生的信號(hào)輸出端。每一個(gè)輸出端子都可接入數(shù)字電路的輸入端。在該儀器圖標(biāo)的下方還有兩個(gè)端子，R端子為數(shù)據(jù)備用（Ready）信號(hào)端，T為外部觸發(fā)（Trigger）信號(hào)端。從字信號(hào)發(fā)生器-XWG1界面可以看到，該儀器界面共分為以下6個(gè)區(qū)。“Controls控制”區(qū)♂Cycle（循環(huán)）：代表字信號(hào)在設(shè)置地址初值到最終值之間周而復(fù)始地以設(shè)定頻率輸出。該輸出方式的速度可由Frequency控制?！酈urst單幀）：代表字信號(hào)在設(shè)置地址逐條輸出，直到最終值時(shí)自動(dòng)停止。該輸出方式的速度可由Frequency控制?！酳tep（單步）：代表每單擊鼠標(biāo)一次就輸出一條字信號(hào)?！酳et…（設(shè)置…）：?jiǎn)螕粼摪粹o后，出現(xiàn)如圖2-2所示的對(duì)話框。圖2-2設(shè)置對(duì)話框圖2-2設(shè)置對(duì)話框“圖2-2設(shè)置對(duì)話框”中包含以下4個(gè)區(qū)的內(nèi)容?！馪re-setPatterns(預(yù)置模式）區(qū)（按對(duì)話框中的順序介紹）NoChange:不改變。Load：打開(kāi)先前保存字信號(hào)文件。Save：保存字信號(hào)文件，文件后綴為.DPClearbuffer清除緩沖區(qū)：清除字信號(hào)編輯區(qū)。UpCounter：表示在字信號(hào)編輯區(qū)地址范圍0000H～03FFH內(nèi)，其內(nèi)容按0000，0001，0010…順序，即以遞增方式進(jìn)行編碼。DownCount：表示在字信號(hào)編輯區(qū)地址范圍0000H～03FFH內(nèi)，其內(nèi)容按03FF，03FE，03FD…順序，即以遞減方式進(jìn)行編碼ShiftRight：右移方式進(jìn)行編碼，即字信號(hào)按8000，4000，2000，1000，0800，0400，0200，0100…的順序進(jìn)行編碼。ShiftLeft：左移方式進(jìn)行編碼，即字信號(hào)按0001，0002，0004，0800，0010，0020，0040，0080…的順序進(jìn)行編碼。●DisplayType（顯示類型）Hex：十六進(jìn)制格式顯示。Dec：十進(jìn)制格式顯示?！馚ufferSize：顯示在編輯器里字的數(shù)目●InitialPattern：設(shè)置遞增編碼、遞減編碼、右移編碼、左移編碼的初始值“Display顯示”區(qū)：設(shè)置字輸出信號(hào)的顯示方式?！酘ex：十六進(jìn)制格式顯示?！酓ec：十進(jìn)制格式顯示?！酈inary：二進(jìn)制格式顯示?！酇SCII：ASCII格式顯示?！癟rigger觸發(fā)”區(qū)：設(shè)置觸發(fā)方式?！酙nternal（內(nèi)部觸發(fā)）：選擇該方式觸發(fā)時(shí)，字信號(hào)的輸出直接受輸出方式按鈕Step、Burst、Cycle的控制?！酔xternal（外部觸發(fā)）：選擇該方式觸發(fā)時(shí)，必須接入外觸發(fā)脈沖信號(hào)，而且要設(shè)置“上升沿觸發(fā)”或“下降沿觸發(fā)”，然后單擊“輸出方式”按鈕。只有外部觸發(fā)脈沖信號(hào)到來(lái)時(shí)才啟動(dòng)信號(hào)輸出。♂：選擇上升沿觸發(fā)還是下降沿觸發(fā)?！癋requency頻率”：設(shè)置輸出頻率。接線端部分：共有32個(gè)儀器所產(chǎn)生的信號(hào)輸出端。在儀器界面的右邊為字信號(hào)編輯區(qū)，可在該區(qū)里面以二進(jìn)制或十六進(jìn)制輸入數(shù)據(jù)。圖2-3邏輯分析儀邏輯分析儀圖2-3邏輯分析儀邏輯分析儀用于對(duì)數(shù)字邏輯信號(hào)的高速采集和時(shí)序分析，可同步記錄和顯示16路數(shù)字信號(hào)。如圖2-3所示。邏輯分析儀圖標(biāo)的左側(cè)由上至下的16個(gè)端子為輸入信號(hào)端子，使用時(shí)將這些端子連接到電路的測(cè)量點(diǎn)。圖標(biāo)下方的三個(gè)端子分別為：C（外部時(shí)鐘輸入端）；Q（時(shí)鐘控制輸入端）；T（觸發(fā)控制輸入端）。從展開(kāi)的邏輯分析儀的面板圖，見(jiàn)圖2-3（右部），儀器界面的左側(cè)有16個(gè)成一豎列的小圓圈為儀器的16個(gè)輸入端。如其中某個(gè)連接端接有被測(cè)信號(hào)后，該端的小黑點(diǎn)中會(huì)出現(xiàn)一個(gè)黑點(diǎn)。被采集的16路輸入信號(hào)以方波的形式顯示在屏幕上。當(dāng)改變輸入信號(hào)連接導(dǎo)線的顏色時(shí)，顯示波形的顏色立刻改變。在儀器界面的下端從左到右，其按鈕分別為：Step按鈕代表停止仿真；Reset按鈕代表復(fù)位并清除顯示內(nèi)容；Reverse按鈕的作用在于改變顯示屏幕的背景色。單擊T1和T2右側(cè)的左、右箭頭可以移動(dòng)讀數(shù)指針上部的三角形，讀取波形的邏輯數(shù)據(jù)。T1為讀書(shū)指針1離開(kāi)時(shí)間基線零點(diǎn)的時(shí)間；T2為讀書(shū)指針2離開(kāi)時(shí)間基線零點(diǎn)的時(shí)間；T2－T1為兩讀數(shù)指針間的時(shí)間差。Clock時(shí)鐘區(qū)：設(shè)置時(shí)鐘來(lái)源及相關(guān)參數(shù)?！馛lock∕Div（時(shí)鐘∕格）：用于設(shè)置在顯示屏上每個(gè)水平刻度顯示的時(shí)鐘脈沖數(shù)?！馭et…（設(shè)置…）：設(shè)置時(shí)鐘脈沖，單擊該按鈕后出現(xiàn)如圖2-4所示的時(shí)鐘設(shè)置對(duì)話框。圖2-4時(shí)鐘設(shè)置圖2-4時(shí)鐘設(shè)置圖2-５觸發(fā)方式設(shè)置●“ClockSource時(shí)鐘源”區(qū)的功能在于選擇時(shí)鐘脈沖的來(lái)源：☆External代表采用外部時(shí)鐘脈沖；☆I(lǐng)nternal代表采用內(nèi)部時(shí)鐘脈沖?！癈lockRate時(shí)鐘頻率”區(qū)：用于設(shè)置時(shí)鐘脈沖的頻率?！癝amplingSetting采樣設(shè)置”用于設(shè)置取樣方式Trigger觸發(fā)區(qū)：設(shè)置觸發(fā)方式。Set…（設(shè)置…）：?jiǎn)螕鬝et…按鈕后出現(xiàn)如圖2-5所示的觸發(fā)方式設(shè)置對(duì)話框。3）雙蹤示波器示波器是電子實(shí)驗(yàn)中使用最為頻繁的儀器之一。它可用來(lái)顯示電信號(hào)波形的形狀、幅度、頻率等參數(shù)。圖3-1為該儀器的圖標(biāo)（左）及操作界面（右），圖標(biāo)上共有6個(gè)端子，分別為A通道的正負(fù)端、B通道的正負(fù)端，外觸發(fā)的正負(fù)端。圖3-1雙蹤示波器圖3-1雙蹤示波器三、實(shí)驗(yàn)內(nèi)容和步驟1、與非門的邏輯功能測(cè)試①在Multisim軟件中畫(huà)與非門的測(cè)試圖，如圖2-6所示。圖2-6與非門功能測(cè)試圖圖2-6與非門功能測(cè)試圖②開(kāi)啟仿真開(kāi)關(guān)，按表2-1所示，分別按動(dòng)鍵盤上的“Ａ”和“Ｂ”鍵，使與非門的兩個(gè)輸入端為表中的４種情況，從虛擬萬(wàn)用表的放大面板上讀出各種情況的直流電位，將它們填入表內(nèi)，并將電位轉(zhuǎn)換成邏輯狀態(tài)填入表內(nèi)。表2-1與非門電路輸出邏輯狀態(tài)輸入端輸出端AB電位（ｖ）邏輯狀態(tài)000110112、“門”控制功能的測(cè)試①“與非”門控制功能的靜態(tài)測(cè)試設(shè)A為信號(hào)輸入端，B為控制端，門的輸出接“燈”，高電平輸出時(shí)燈將被點(diǎn)亮。調(diào)出圖2-7中的元件，再按圖2-7進(jìn)行連線，連接電路完成，開(kāi)啟仿真開(kāi)關(guān)，按表2-2要求進(jìn)行測(cè)試，總結(jié)“封門”、“開(kāi)門”的規(guī)律。圖2-7與非門功能靜態(tài)測(cè)試表2-2圖2-7與非門功能靜態(tài)測(cè)試ABX10010001001110111圖2-8與非門功能動(dòng)態(tài)測(cè)試②“與非”門控制功能的動(dòng)態(tài)測(cè)試圖2-8與非門功能動(dòng)態(tài)測(cè)試設(shè)A為信號(hào)輸入端，輸入CP脈沖，頻率f=1kHz；B為控制端接開(kāi)關(guān)，分別輸入“0”、“1”。a)進(jìn)入Multisim仿真軟件，按圖2-8所示調(diào)出元件及虛擬儀器“雙蹤示波器”，再按圖2-8完成連線。b)開(kāi)啟仿真開(kāi)關(guān)，雙擊“示波器”，對(duì)示波器作相應(yīng)的設(shè)置，觀察并記錄波形。3、測(cè)試全加器的邏輯功能①按圖2-9所示組建全加器仿真電路圖2-9一位全加器仿真電路圖2-9一位全加器仿真電路②開(kāi)啟仿真開(kāi)關(guān)，按表2-3要求，分別按動(dòng)鍵盤上的A、B和C鍵（開(kāi)關(guān)J3代表低位來(lái)的進(jìn)位），觀察并記錄指示燈的發(fā)光情況，并將其轉(zhuǎn)換為邏輯狀態(tài)，將結(jié)果填入表2-3（注：S表示全加和；Ci表示向高位的進(jìn)位）。表2-3一位全加器電路輸出邏輯狀態(tài)輸入端輸出端指示燈狀況邏輯狀態(tài)ABC（Ci-1）X1（S）X2(（Ci）X1（S）X2(（Ci）0000010100111001011101114、用邏輯分析儀觀察一位全加器波形①關(guān)閉仿真開(kāi)關(guān)，刪除圖2-9中除集成電路以外的其他元件。②調(diào)出“字信號(hào)發(fā)生器”和“邏輯分析儀”，按圖2-10所示連線。圖2-10一位全加器波形仿真電路圖2-10一位全加器波形仿真電路③雙擊“字信號(hào)發(fā)生器”圖標(biāo)，將打開(kāi)它的放大面板，對(duì)其進(jìn)行設(shè)置和編輯④開(kāi)啟仿真開(kāi)關(guān)，雙擊“邏輯分析儀”，將出現(xiàn)“邏輯分析儀”放大面板，對(duì)其做相應(yīng)設(shè)置。⑤觀察并記錄一位全加器各輸入、輸出端波形。⑥按表2-4要求，用讀數(shù)指針讀出4個(gè)觀察點(diǎn)的狀態(tài)，并將它們的邏輯狀態(tài)填入表2-4中。表2-4測(cè)試點(diǎn)輸入輸出ABCi-1SCi11002110300140115、編碼電路的仿真分析①按圖2-11組建編碼器的仿真電路圖2-11編碼器電路仿真分析圖2-11編碼器電路仿真分析②按表2-5的要求設(shè)置一種輸入狀態(tài)，按下仿真開(kāi)關(guān)，觀察并記錄發(fā)光二級(jí)管的“亮”、“暗”情況，同時(shí)觀察兩個(gè)萬(wàn)用表顯示的不同值。表2-5輸入輸出EI01234567A2A1A0GSEO111111111011111110001111111000111011110010111111③根據(jù)上表，總結(jié)74148編碼電路的特點(diǎn)。四、實(shí)驗(yàn)設(shè)備電腦、Multisim10仿真軟件五、預(yù)習(xí)要求1、預(yù)習(xí)Multisim10軟件的基本操作。2、預(yù)習(xí)Multisim10軟件中虛擬儀器“字信號(hào)發(fā)生器”、“邏輯分析儀”的使用。六、實(shí)驗(yàn)報(bào)告要求1、畫(huà)出與非門動(dòng)態(tài)測(cè)試的波形。2、畫(huà)出全加器各輸入、輸出的波形。3、總結(jié)74LS148編碼電路的功能。4、針對(duì)第四題寫(xiě)出“字信號(hào)發(fā)生器”的各自具體設(shè)置過(guò)程。實(shí)驗(yàn)三Multisim在數(shù)字電路中的虛擬仿真（二）一、實(shí)驗(yàn)?zāi)康?、進(jìn)一步熟練掌握“字信號(hào)發(fā)生器”、“邏輯分析儀”的使用”。2、掌握Multisim軟件中虛擬儀器雙蹤示波器、4蹤示波器的使用。3、掌握Multisim軟件中邏輯轉(zhuǎn)換儀的使用。4、掌握Multisim軟件對(duì)組合電路的分析與設(shè)計(jì)方法。二、虛擬儀器介紹1、邏輯轉(zhuǎn)換儀①邏輯轉(zhuǎn)換儀如圖3-1所示，該儀器共有9個(gè)端子，均為輸入端。這9個(gè)端子對(duì)應(yīng)于該儀器界面上部的A～H共9個(gè)輸入端圖3-1邏輯轉(zhuǎn)換儀圖3-2邏輯轉(zhuǎn)換儀界面②圖3-1邏輯轉(zhuǎn)換儀圖3-2邏輯轉(zhuǎn)換儀界面●單擊按鈕將邏輯電路轉(zhuǎn)換成真值表，邏輯轉(zhuǎn)換儀顯示真值表結(jié)果?！駟螕舭粹o將真值表轉(zhuǎn)換成邏輯表達(dá)式，在轉(zhuǎn)換前必須將在真值表欄中輸入真值表，根據(jù)輸入端的個(gè)數(shù)，使用鼠標(biāo)單擊邏輯轉(zhuǎn)換儀界面頂部輸入端的圓圈（A～H），選擇輸入變量，這時(shí)真值表會(huì)自動(dòng)組合輸入的變量，此時(shí)顯示右側(cè)一欄中的初始值均為“？”，使用鼠標(biāo)單擊“？”變成“0”，再使用鼠標(biāo)單擊“0”變成“X”?！駟螕舭粹o由真值表導(dǎo)出簡(jiǎn)化表達(dá)式。可實(shí)現(xiàn)對(duì)已有的邏輯表達(dá)式進(jìn)一步簡(jiǎn)化的目的?！駟螕舭粹o由邏輯表達(dá)式得到真值表?！駟螕舭粹o由邏輯表達(dá)式得到邏輯電路?！駟螕舭粹o由邏輯表達(dá)式得到與非門電路。三、實(shí)驗(yàn)內(nèi)容和步驟1、變量譯碼電路的仿真分析①在Multisim軟件中構(gòu)建仿真電路如圖3-3所示圖3-3譯碼器仿真電路圖3-3譯碼器仿真電路②雙擊“字信號(hào)發(fā)生器”圖標(biāo)，彈出其設(shè)置面板，如圖3-4所示。對(duì)其進(jìn)行相應(yīng)的設(shè)置。圖3-4設(shè)置面板圖3-4設(shè)置面板圖3-5字信號(hào)設(shè)置③在字信號(hào)編輯區(qū)，對(duì)字信號(hào)進(jìn)行設(shè)置，并對(duì)數(shù)據(jù)的執(zhí)行過(guò)程進(jìn)行相應(yīng)的設(shè)置，對(duì)數(shù)據(jù)流進(jìn)行設(shè)置指針、設(shè)置起始位、設(shè)置結(jié)束位、設(shè)置斷點(diǎn)、去掉斷點(diǎn)等的操作。如圖3-5所示。④設(shè)置完畢后，按下仿真開(kāi)關(guān)，觀察8個(gè)燈泡的現(xiàn)象。⑤根據(jù)仿真結(jié)果，列出圖3-3的譯碼器（74LS138）的真值表。⑥自擬一個(gè)能觀察譯碼器（74LS138）的波形圖的仿真電路圖。2、BCD七段顯示譯碼器仿真測(cè)試電路①在Multisim軟件中構(gòu)建仿真電路如圖3-6所示，圖中的顯示器是LED共陽(yáng)數(shù)碼管。圖圖3-6BCD七段顯示譯碼器仿真測(cè)試電路②開(kāi)啟仿真開(kāi)關(guān)，分別按動(dòng)各開(kāi)關(guān)，使輸入4位二進(jìn)制碼“DCBA”分別為0000～1001，這時(shí)對(duì)應(yīng)輸入的每個(gè)二進(jìn)制碼，經(jīng)譯碼器譯碼后直接推動(dòng)共陽(yáng)LED數(shù)碼管顯示出十進(jìn)制數(shù)0～9，同時(shí)也可從接在輸入端的4盞指示燈知道輸入的二進(jìn)制碼。③將實(shí)驗(yàn)結(jié)果填入表3-1中表3-1輸入輸出輸入輸出DCBAOAOBOCODOEOFOG數(shù)碼管DCBAOAOBOCODOEOFOG數(shù)碼管00001000000110010010101000111011010011000101110101101110011111113、用于非門設(shè)計(jì)一個(gè)一位的全減器表3-2全減器真值表輸入輸出ABCDS0000000111010110110110010101001100011111設(shè)定A為本位被減數(shù)，B為本位減數(shù)，C為由低位來(lái)的借位輸入，D為本位之差，S為向高位的借位。㈠D的設(shè)計(jì)圖3-7全減器真值表D列圖3-7全減器真值表D列①單擊按鈕②單擊按鈕③單擊按鈕得圖3-8圖3-8與非門構(gòu)成的D邏輯電路圖3-8與非門構(gòu)成的D邏輯電路為了使電路簡(jiǎn)潔，將設(shè)置為子電路。步驟如圖3-9、圖3-10圖3-94個(gè)輸入圖3-94個(gè)輸入∕輸出端子與電路連接圖3-10D子電路圖3-10D子電路圖3-11S子電路將圖3-10子電路D保存。㈡S的設(shè)計(jì)方法同D的設(shè)計(jì)，S子電路如圖3-11。㈢將子電路D和子電路S連線畫(huà)成如圖3-12所示。圖3-13全減器電路圖3-13全減器電路圖3-12㈣同樣將圖3-12設(shè)計(jì)成一個(gè)名稱為QJQ的子電路，如圖3-13。㈤用邏輯轉(zhuǎn)換儀來(lái)驗(yàn)證一位全減器的正確性。①雙擊邏輯轉(zhuǎn)換儀。②點(diǎn)擊按鈕，得如圖3-14、圖3-15。圖3-14圖3-14圖3-15圖3-15四、實(shí)驗(yàn)設(shè)備電腦、Multisim10仿真軟件五、預(yù)習(xí)要求1、預(yù)習(xí)Multisim10軟件中虛擬儀器“邏輯轉(zhuǎn)換儀”的使用。六、實(shí)驗(yàn)報(bào)告要求1、總結(jié)74LS138譯碼電路的功能。2、用邏輯轉(zhuǎn)換儀設(shè)計(jì)一個(gè)一位全加器。實(shí)驗(yàn)四譯碼器和編碼器一、實(shí)驗(yàn)?zāi)康?、了解數(shù)碼顯示管的工作原理。2、熟悉中規(guī)模譯碼器的簡(jiǎn)單應(yīng)用。二、實(shí)驗(yàn)原理（一）譯碼器1、譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號(hào)輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換，終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存儲(chǔ)器尋址和組合控制信號(hào)等。實(shí)現(xiàn)不同的功能可選用不同種類的譯碼器。2、譯碼器可分為通用譯碼器和顯示譯碼器兩大類。前者又分為變量譯碼器和代碼變換譯碼器。（1）變量譯碼器（又稱二進(jìn)制譯碼器）：用以表示輸入變量的狀態(tài)。若有n個(gè)輸入變量，則有2n個(gè)不同的組合狀態(tài)，就有2n個(gè)輸出端供其使用。而每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于n個(gè)輸入變量的最小項(xiàng)（例如74LS138，74LS139等）。（2）代碼變換譯碼器：能將一種碼制變換成另一種碼制。例如將二進(jìn)制碼制碼轉(zhuǎn)換為循環(huán)碼；將四位二進(jìn)制數(shù)表示的二－十進(jìn)制轉(zhuǎn)換為十進(jìn)制數(shù)等。（3）數(shù)碼顯示譯碼器：用來(lái)驅(qū)動(dòng)各種顯示器件，它可以將數(shù)符或字符的二進(jìn)制碼信息“還原”成相應(yīng)的數(shù)符或字符。常用的有74LS47、74LS48、74LS247、74LS248等。（二）編碼器編碼與譯碼的過(guò)程剛好相反，通過(guò)編碼器可對(duì)一個(gè)有效輸入信號(hào)譯成一組二進(jìn)制代碼。優(yōu)先編碼器的功能是允許同時(shí)在幾個(gè)輸入端有輸入信號(hào)，編碼器按輸入信號(hào)排定的優(yōu)先的順序只對(duì)同時(shí)輸入的幾個(gè)信號(hào)中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。例如74LS148，它是一個(gè)8線－三線優(yōu)先編碼器，輸入和輸出都低電平有效。三、實(shí)驗(yàn)內(nèi)容1、熟悉數(shù)碼顯示器。2、碼制變換電路3、熟悉74LS138變量譯碼器。4、編碼器的簡(jiǎn)單應(yīng)用。四、實(shí)驗(yàn)器件1、74LS862、74LS1383、74LS204、74LS1485、74LS1756、74LS32五、實(shí)驗(yàn)步驟1、熟悉數(shù)碼顯示器將任意一只顯示譯碼／驅(qū)動(dòng)器的輸入D、C、B、A分別和邏輯電平開(kāi)關(guān)連接。按表4-1要求，撥動(dòng)邏輯電平開(kāi)關(guān)，記錄數(shù)碼顯示器顯示的字型。表4-1數(shù)碼顯示器字型表輸入輸出字型輸入輸出字型DCBADCBA00001000000110010010101000111011010011000101110101101110011111112、碼制變換譯碼器圖4-1是一個(gè)碼制變換譯碼器，它可以把一個(gè)四位二進(jìn)制碼B3B2B1B0輸入變成一個(gè)四位循環(huán)碼G3G2G圖圖4-1碼制變換譯碼器表3-2四位二進(jìn)制碼制轉(zhuǎn)換為四位循環(huán)碼的真值表輸入DCBA輸出G3G2G輸入DCBA輸出G3G2G輸入DCBA輸出G3G2G輸入DCBA輸出G3G2G00000100100011000001010110011101001001101010111000110111101111113、熟悉74LS138變量譯碼器（1）在圖4-2中74LS138是一種3線－8線譯碼器，三個(gè)輸入端CBA共有8種組合（000～111），可譯出8個(gè)輸出信號(hào)Y0～Y7。這種譯碼器設(shè)有三個(gè)使能端，當(dāng)G1=1，==0時(shí)，譯碼器處與工作狀態(tài)，輸出低電平。否則處于禁止?fàn)顟B(tài)時(shí)，輸出高電平。圖4-274LS138的引腳圖和真值表圖4-274LS138的引腳圖和真值表用實(shí)驗(yàn)手段驗(yàn)證74LS138邏輯功能。G1接Vcc,、接地，C、B、A接邏輯電平開(kāi)關(guān)，Y0～Y7分別接發(fā)光二極管。根據(jù)地址C、B、A的變化情況，觀察發(fā)光二極管亮暗狀態(tài)。（2）用74LS138實(shí)現(xiàn)組合邏輯電路圖4-3是用74LS138實(shí)現(xiàn)組合邏輯電路。G1接Vcc，G2A、G2B接地，C、B、A接邏輯電平開(kāi)關(guān)，CI、S分別接發(fā)光二極管。根據(jù)地址C、B、A變化情況，觀察輸出端CI、S的發(fā)光二極管亮暗變化狀態(tài)，填寫(xiě)表3-3。根據(jù)表3-3試分析這是什么組合邏輯電路。表4-3表4-3圖4-3用74LS138組成的組合邏輯電路4、用74LS148優(yōu)先編碼器構(gòu)成一個(gè)簡(jiǎn)易搶答器（1）芯片簡(jiǎn)介①74LS148優(yōu)先編碼器的真值表和引腳圖。圖4-474LS148的引腳圖和真值表圖4-474LS148的引腳圖和真值表符號(hào)功能說(shuō)明如：EI表示選通輸入端（低電平有效），只有EI=0時(shí)，編碼器正常工作，而在EI=1時(shí)所有輸出端均被封鎖；0～7表示編碼輸入端（低電平有效），8根輸入線中，有1根為0時(shí)，A2A1A在優(yōu)先編碼器中允許同時(shí)在幾個(gè)輸入線上加輸入信號(hào)。在幾個(gè)輸入線上同時(shí)出現(xiàn)幾個(gè)輸入信號(hào)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)輸入信號(hào)進(jìn)行編碼。圖4-4中輸入線7優(yōu)先權(quán)最高，輸入線0優(yōu)先權(quán)最低。②74LS175四上升沿D觸發(fā)器的引腳圖和真值表圖4-574LS175四上升沿D觸發(fā)器的引腳圖和真值表圖4-574LS175四上升沿D觸發(fā)器的引腳圖和真值表這是一個(gè)四D觸發(fā)器，依靠一個(gè)時(shí)鐘脈沖CLK同步觸發(fā)。當(dāng)清除端為低電平時(shí)輸出端Q為低電平；為高電平時(shí)在時(shí)鐘CLK上升沿作用下，輸出Q與數(shù)據(jù)端D一致；當(dāng)時(shí)鐘CLK為高電平、低電平或下降沿時(shí)，D對(duì)Q沒(méi)有影響。（2）74LS148優(yōu)先編碼器的簡(jiǎn)單應(yīng)用圖4-6用優(yōu)先編碼器組成的簡(jiǎn)易搶答器圖4-6用優(yōu)先編碼器組成的簡(jiǎn)易搶答器圖3-6是用74LS148和74LS175為主體組成的簡(jiǎn)易搶答器。Start開(kāi)關(guān)為“開(kāi)始搶答”開(kāi)關(guān)，接邏輯電平開(kāi)關(guān)。0～7可作為八個(gè)搶答者的輸入信號(hào)線，全部接到邏輯電平開(kāi)關(guān)。通過(guò)實(shí)驗(yàn)，試分析它的功能。①開(kāi)始時(shí)設(shè)置Start開(kāi)關(guān)為“0”電平即不允許搶答，74LS148的0～7輸入信號(hào)線設(shè)置為“1”電平，觀察數(shù)碼管顯示字符。②保持Start開(kāi)關(guān)為“0”電平，從0～7輸入信號(hào)開(kāi)關(guān)中，任意撥動(dòng)一個(gè)或幾個(gè)開(kāi)關(guān)的一個(gè)來(lái)回（即從高電平→低電平→高電平）即開(kāi)始搶答。觀察數(shù)碼管顯示字符。③把Start開(kāi)關(guān)撥向“H”，觀察數(shù)碼管顯示字符。④保持Start開(kāi)關(guān)為“1”電平，從0～7輸入信號(hào)開(kāi)關(guān)中，任意撥動(dòng)一個(gè)或幾個(gè)開(kāi)關(guān)的一個(gè)來(lái)回（即從高電平→低電平→高電平），例如先撥“2”再撥“4”。觀察數(shù)碼管顯示字符。⑤重新設(shè)置Start開(kāi)關(guān)為“0”電平，觀察數(shù)碼管顯示字符。⑥把Start開(kāi)關(guān)撥向“H”，觀察數(shù)碼管顯示字符。⑦保持Start開(kāi)關(guān)為“1”電平，從0～7輸入信號(hào)開(kāi)關(guān)中，任意撥動(dòng)一個(gè)或幾個(gè)開(kāi)關(guān)的一個(gè)來(lái)回（即從高電平→低電平→高電平），例如先撥“4”再撥“2”。觀察數(shù)碼管顯示字符。⑧仿照⑤⑥⑦過(guò)程，撥動(dòng)其他輸入信號(hào)線，觀察數(shù)碼管顯示的字符，小結(jié)搶答器的功能五、預(yù)習(xí)要求1、復(fù)習(xí)譯碼、顯示原理，及譯碼器的功能和使用方法。2、了解、掌握優(yōu)先編碼器的工作原理。3、查閱實(shí)驗(yàn)中所用的集成電路器件的真值表及引腳圖。4、在原理圖中標(biāo)出引腳號(hào)六、實(shí)驗(yàn)報(bào)告要求1、按實(shí)驗(yàn)操作步驟記錄有關(guān)實(shí)驗(yàn)數(shù)據(jù)。2、當(dāng)==0，并且G1=0時(shí)，譯碼器74LS138處于什么狀態(tài)？當(dāng)==0，并且G1=1時(shí)，譯碼器74LS138又處于什么狀態(tài)？74LS138輸出高電平有效還是低電平有效？3、用兩片74LS138設(shè)計(jì)一個(gè)4線─16線譯碼器，請(qǐng)畫(huà)出原理圖。4、74LS148編碼器輸入高電平有效還是低電平有效？輸出高電平有效還是低電平有效？當(dāng)幾個(gè)有效信號(hào)同時(shí)輸入時(shí)，74LS148的輸出會(huì)怎樣？5、根據(jù)搶答器實(shí)驗(yàn)操作步驟，試分析它的操作功能。實(shí)驗(yàn)五數(shù)據(jù)選擇器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康恼莆罩幸?guī)模集成電路數(shù)據(jù)選擇器的工作原理與邏輯功能。熟悉數(shù)據(jù)選擇器的應(yīng)用。二、工作原理數(shù)據(jù)選擇器又稱多路開(kāi)關(guān)。這是一種組合邏輯電路，其主要功能是從來(lái)自不同地址的多路數(shù)據(jù)信息中任意選出所需要的一路信息作為輸出，所以其等效的物理模型相當(dāng)于一個(gè)單刀多擲開(kāi)關(guān)。但是，它所控制和傳遞的是數(shù)字量，而不是模擬量，這是他與多路模擬開(kāi)關(guān)的根本區(qū)別。無(wú)論是TTL還是CMOS集成電路都有系列化的多路選擇器產(chǎn)品，如十六選一，八選一，雙四選一以及二選一多路選擇器等。盡管其具體線路區(qū)別很大，但組成原理大同小異。數(shù)據(jù)選擇器除了可以從m個(gè)數(shù)據(jù)源中選出相應(yīng)的一個(gè)數(shù)據(jù)送到輸出外，還可實(shí)現(xiàn)多通道數(shù)據(jù)傳輸，數(shù)碼比較器，并行碼變?yōu)榇写a以及任意組合邏輯函數(shù)等具體應(yīng)用電路。圖5-1示出了74LS151八選一數(shù)據(jù)選擇器的引腳圖以及真值表。圖中D0～D7是八個(gè)數(shù)據(jù)輸入端，G’是選通輸入端（又稱使能端），CBA是三個(gè)地址碼選擇輸入端，Y是同相輸出端，W是反向輸出端。X表示隨意態(tài)。G’=1時(shí)，禁止工作，Y端輸出始終為0，W端輸出始終為1；G’=0時(shí)，數(shù)據(jù)選擇器正常工作。圖5-1八選一數(shù)據(jù)選擇器的引腳圖和真值表圖5-1八選一數(shù)據(jù)選擇器的引腳圖和真值表圖5-2示出了74LS153雙四選一數(shù)據(jù)選擇器的引腳圖及其真值表圖5-2雙四選一數(shù)據(jù)選擇器的引腳圖和真值表圖5-2雙四選一數(shù)據(jù)選擇器的引腳圖和真值表三、實(shí)驗(yàn)器件74LS04（7404）、74LS32（7432）、74LS151（74151）、74LS153（74153）四、實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)步驟1、數(shù)據(jù)選擇器輸入端的擴(kuò)展用上述器件將雙四選一數(shù)據(jù)選擇器擴(kuò)展成一個(gè)八選一數(shù)據(jù)選擇器（用二種方法，要求畫(huà)出其邏輯圖）表5-1四選一擴(kuò)展成八選一的真值表數(shù)據(jù)輸入地址選擇輸出D7D6D5D4D3D2D1D0CBAY110100100000010100111001011101112、用74LS153雙四選一數(shù)據(jù)選擇器實(shí)現(xiàn)全減器圖5-3用數(shù)據(jù)選擇器實(shí)現(xiàn)的全減器圖5-3用數(shù)據(jù)選擇器實(shí)現(xiàn)的全減器圖5-3是用數(shù)據(jù)選擇器實(shí)驗(yàn)全減器的原理圖。圖中A表示被減數(shù)，B表示減數(shù)，C表示低位的借位，Y1表示差，Y2表示本位的借位。按表2-2要求驗(yàn)證圖2-3用數(shù)據(jù)選擇器實(shí)驗(yàn)的全減器是否正確。(預(yù)習(xí)時(shí)將懸空的輸入引腳接上合適的電平)表2-2全減器真值表CBAY1Y2000001010011100101110111 用74LS153作串行數(shù)碼比較器圖5-4是用74LS153組成的串行數(shù)碼比較器。觸發(fā)器狀態(tài)輸出Q1和Q2用發(fā)光二極管指示：A、B輸入端接邏輯電平開(kāi)關(guān)，CP接單脈沖信號(hào)輸出端。“SPACE”開(kāi)關(guān)用邏輯電平開(kāi)關(guān)代替。通過(guò)“SPACE”開(kāi)關(guān)預(yù)先將觸發(fā)器Q1，Q2置“0”。然后分別將兩個(gè)位數(shù)相同的二進(jìn)制數(shù)A和B，有高位開(kāi)始依次串行輸入A、B輸入端，每送入一位二進(jìn)制數(shù)，按一下單脈沖按鈕，觀察輸出端發(fā)光二極管亮暗變化情況。并填寫(xiě)表5表5-3比較器實(shí)驗(yàn)記錄第一組數(shù)第二組數(shù)第三組數(shù)A110110111011B111010111010Q1Q2結(jié)果ABABAB圖5-4用74LS153組成的串行數(shù)碼比較器圖5-4用74LS153組成的串行數(shù)碼比較器注意：輸出Q有變化，就不需要再比較下去用74LS151組成奇校驗(yàn)電路圖5-5是用74LS151八選一數(shù)據(jù)選擇器組成的奇校驗(yàn)電路。輸入端A、B、C、D接邏輯電平開(kāi)關(guān)，輸出端Z接發(fā)光二極管。變化輸入端A、B、C、D狀態(tài)，觀察輸出端Z亮暗變化情況。填寫(xiě)表2-4表5-4奇校驗(yàn)電路真值表輸入DCBA輸出Z輸入DCBA輸出Z輸入DCBA輸出Z輸入DCBA輸出Z0000010010001100000101011001110100100110101011100011011110111111圖5-5用74LS151組成的奇校驗(yàn)電路圖5-5用74LS151組成的奇校驗(yàn)電路表5-4奇校驗(yàn)電路真值表輸入DCBA輸出Z輸入DCBA輸出Z輸入DCBA輸出Z輸入DCBA輸出Z0000010010001100000101011001110100100110101011100011011110111111五、預(yù)習(xí)要求1、查閱、熟悉74LS153，74LS151數(shù)據(jù)選擇器的管腳排列圖。2、了解中規(guī)模數(shù)據(jù)選擇器的邏輯功能與使用方法。3、根據(jù)邏輯原理圖，畫(huà)出實(shí)驗(yàn)接線圖。六、實(shí)驗(yàn)報(bào)告要求1、畫(huà)出實(shí)驗(yàn)原理圖，分析記錄實(shí)驗(yàn)結(jié)果，畫(huà)出波形圖。2、用74LS153設(shè)計(jì)一個(gè)全加器邏輯電路。3、用74LS151設(shè)計(jì)一個(gè)四位偶校驗(yàn)邏輯電路。實(shí)驗(yàn)六組合邏輯電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、掌握組合邏輯電路的設(shè)計(jì)方法。2、熟悉小規(guī)模、中規(guī)模集成電路器件的使用，學(xué)會(huì)查閱手冊(cè)。3、驗(yàn)證所設(shè)計(jì)電路的邏輯功能。二、實(shí)驗(yàn)原理組合邏輯電路的特點(diǎn)是任何時(shí)刻的輸出信號(hào)（狀態(tài)）僅取決于讀時(shí)刻的輸入信號(hào)（狀態(tài)），而與電路原來(lái)狀態(tài)無(wú)關(guān)。組合邏輯電路的設(shè)計(jì)，根據(jù)所用器件的不同，有著不同的設(shè)計(jì)方法，一般的設(shè)計(jì)方法有：(a)使用小規(guī)模集成電路器件。(b)使用中規(guī)模集成電路器件實(shí)現(xiàn)其它組合邏輯功能。1、用小規(guī)模集成電路實(shí)現(xiàn)給定邏輯電路的設(shè)計(jì)步驟如下：第一步：根據(jù)設(shè)計(jì)要求，按邏輯功能列出真值表，并填入卡諾圖。第二步：利用卡諾圖或公式法求出最簡(jiǎn)邏輯表達(dá)式，有時(shí)要根據(jù)所給定的邏輯門或其它實(shí)際要求進(jìn)行邏輯交換。得到所需形式的邏輯表達(dá)式。第三步：有邏輯表達(dá)式畫(huà)出邏輯圖。第四步：用邏輯門或組件構(gòu)成實(shí)際電路，然后進(jìn)行功能測(cè)試。如果各步驟均正確，測(cè)試結(jié)果一般能符合設(shè)計(jì)要求，即完成了設(shè)計(jì)。以上所述是假設(shè)在理想情況下進(jìn)行的，即器件沒(méi)有傳輸延遲以及電路中的各個(gè)輸入信號(hào)發(fā)生變化時(shí)，都是在同一瞬間完成。但是實(shí)際并非如此，因?yàn)樵趯?shí)際電路中，當(dāng)輸入信號(hào)發(fā)生變化時(shí)，在輸出端有可能出現(xiàn)不應(yīng)有的尖峰信號(hào)（毛刺），這種現(xiàn)象稱為冒險(xiǎn)。這是必須注意的問(wèn)題。另外，設(shè)計(jì)中邏輯變換也是一個(gè)重要的問(wèn)題。2、用中規(guī)模集成電路器件實(shí)現(xiàn)組合邏輯電路設(shè)計(jì)。此種設(shè)計(jì)方法與用小規(guī)模設(shè)計(jì)組合邏輯電路方法不同，采用中規(guī)模集成電路的設(shè)計(jì)沒(méi)有固定的程式，主要取決于設(shè)計(jì)者對(duì)集成電路器件的熟悉程度和靈活應(yīng)用的能力。對(duì)器件各有關(guān)輸入端和控制端的巧妙使用，充分發(fā)揮器件的功能。以選用最少集成電路的種類和集成電路數(shù)量，獲得符合技術(shù)指標(biāo)的最佳設(shè)計(jì)要求。中規(guī)模集成電路器件一般說(shuō)來(lái)是一種具有專門功能的功能塊，常用的有譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器，全加器。借助器件手冊(cè)所提供的資料能正確地使用這些器件。三、實(shí)驗(yàn)器件74LS00、74LS02、74LS04、74LS08、74LS20、74LS21、74LS32、74LS51、74LS86、74LS138、74LS151、74LS153四、組合邏輯電路設(shè)計(jì)舉例設(shè)計(jì)一個(gè)對(duì)兩個(gè)無(wú)符號(hào)兩位二進(jìn)制數(shù)進(jìn)行比較的電路，假設(shè)一個(gè)數(shù)為A=A1A0，另一個(gè)數(shù)為B=B1B0，輸出分別為F2、F1、F0當(dāng)A>B時(shí)，F(xiàn)0=1，其它為0；當(dāng)A<B時(shí)，F(xiàn)1=1，其它為0；當(dāng)A=B時(shí)，F(xiàn)2=1，其它為0；設(shè)計(jì)步驟1、根據(jù)題意列出真值表，如下表所示，再填入相應(yīng)的卡諾圖輸入輸出輸入輸出A1A0B1B0F2F1F0A1A2B1B2F2F1F00000100100000100010101001001001001010101000011010101101001000011100001010110011010010110010111000101110101111100F2F2的卡諾圖F1的卡諾圖F0的卡諾圖2、利用卡諾圖或公式法求出最簡(jiǎn)邏輯表達(dá)式F2=+A0B0+A1A0B1B0+A1B1=(+A0B0)(+A1B1)F1=A1B1+B0+B1B0F0=A1+A0+A1A03、由邏輯表達(dá)式畫(huà)出邏輯原理圖邏輯原理圖略4、實(shí)驗(yàn)驗(yàn)證所設(shè)計(jì)的電路五、實(shí)驗(yàn)內(nèi)容1、人類有四種基本血型：A、B、O、AB型。輸血者和受血者的血型必須符合下述原則：O型血可以輸給任意血型的人，但O型血的人只能接受O型的血；AB型血只能輸給AB型血人，但AB型血的人能接受所有血型的血；A型血能輸給A型血和AB型血的人，而A型血者只能接受A型和O型血；B型血能輸給B型血和AB型血者，而B(niǎo)型血者只能接受B型血和O型血。血型關(guān)系的示意圖如圖4-1所示。設(shè)計(jì)一個(gè)滿足上述關(guān)系的組合邏輯電路。要求用與非門實(shí)現(xiàn)。供血者供血者受血者組合邏輯電路輸出指示圖6-1輸出者血型與受血者血型關(guān)系示意圖【提示：】（1）設(shè)供血者血型用AB變量表示，00表示O型；01表示A型；10表示B型；11表示AB型。（2）設(shè)受血者用CD變量表示，00表示O型；01表示A型；10表示B型；11表示AB型。（3）輸出用發(fā)光二極管表示，血型符合發(fā)光二極管點(diǎn)亮，否則發(fā)光二極管暗。2、設(shè)計(jì)一個(gè)保險(xiǎn)箱的數(shù)字代碼鎖，該鎖規(guī)定有4位代碼A1、A2、A3、A4的輸入端和一個(gè)開(kāi)鎖鑰匙孔信號(hào)E的輸入端，鎖的代碼可隨時(shí)設(shè)定。當(dāng)用鑰匙開(kāi)箱時(shí)（E＝l），如果輸入代碼符合該鎖設(shè)定代碼，保險(xiǎn)箱被打開(kāi)（Z1＝1）；如果不符合，電路將發(fā)出報(bào)警信號(hào)（Z0＝l）。檢測(cè)并記錄實(shí)驗(yàn)結(jié)果?！咎崾荆骸繉?shí)驗(yàn)時(shí)鎖被打開(kāi)或報(bào)警可以分別使用兩個(gè)發(fā)光二極管指示電路顯示。3、某實(shí)驗(yàn)室有紅、黃兩個(gè)故障指示燈，用來(lái)表示三臺(tái)設(shè)備的工作情況，當(dāng)只有一臺(tái)設(shè)備有故障時(shí)，黃燈亮；若有兩臺(tái)設(shè)備同時(shí)發(fā)生故障時(shí)，紅燈亮；當(dāng)三臺(tái)設(shè)備都發(fā)生故障時(shí)，才會(huì)使紅燈和黃燈都亮。設(shè)計(jì)一個(gè)控制燈亮的邏輯電路。4、現(xiàn)有四臺(tái)設(shè)備的兩臺(tái)發(fā)電機(jī)組供電，每臺(tái)設(shè)備用電均為十千瓦。若X發(fā)電機(jī)組功率為10千瓦，Y發(fā)電機(jī)組功率為20千瓦。四臺(tái)設(shè)備工作的情況為：四臺(tái)設(shè)備不能同時(shí)工作。但可能是任意的三臺(tái)、兩臺(tái)同時(shí)工作，或者有任意的一臺(tái)進(jìn)行工作，當(dāng)四臺(tái)都不工作，X、Y發(fā)電機(jī)組均不供電。請(qǐng)?jiān)O(shè)計(jì)一個(gè)供電控制電路，使發(fā)電機(jī)組既能滿足負(fù)載要求（即考慮安全為前提）又能達(dá)到盡量節(jié)省能源的目的。5、試用二個(gè)3線－8線譯碼器和與非門實(shí)現(xiàn)下列函數(shù)：（1）F1（A、B、C、D）＝Σ（0、1、5、7、10）（2）F2＝ABCD＋ABD＋ACD6、試用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)下列函數(shù)（1）F（A、B、C、D）＝Σ（0、4、5、8、12、13、14）（2）F＝AB＋BC＋AC7、設(shè)計(jì)一個(gè)將8421碼轉(zhuǎn)換為余3碼的邏輯電路。六、預(yù)習(xí)要求l、復(fù)習(xí)組合邏輯電路的設(shè)計(jì)方法。2、查閱集成電路手冊(cè)，選取實(shí)驗(yàn)所需元器件，并熟悉其邏輯功能，熟悉電性參數(shù)和引腳。3、根據(jù)課題要求設(shè)計(jì)好實(shí)驗(yàn)原理圖，并畫(huà)出實(shí)驗(yàn)電路，作好記錄所需圖表。4、列出實(shí)驗(yàn)所需器件清單。七、實(shí)驗(yàn)報(bào)告要求：l、寫(xiě)出完整的設(shè)計(jì)思想和過(guò)程。2、畫(huà)出設(shè)計(jì)原理圖，寫(xiě)出完整的實(shí)驗(yàn)驗(yàn)證結(jié)果。3、總結(jié)組合邏輯電路的設(shè)計(jì)與分析步驟。4、實(shí)驗(yàn)過(guò)程中的故障是如何解決的并分析其原因。實(shí)驗(yàn)七集成觸發(fā)器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、熟悉基本RS觸發(fā)器、D觸發(fā)器和JK觸發(fā)器的邏輯功能和特點(diǎn)，掌握測(cè)試方法。2、熟悉異步輸入信號(hào)、的作用，學(xué)會(huì)測(cè)試方法。3、掌握觸發(fā)器的簡(jiǎn)單應(yīng)用。二、實(shí)驗(yàn)內(nèi)容1、觸發(fā)器的異步輸入信號(hào)、的作用。2、D觸發(fā)器的邏輯功能測(cè)試。3、JK觸發(fā)器的邏輯功能測(cè)試。4、觸發(fā)器的簡(jiǎn)單應(yīng)用。三、實(shí)驗(yàn)器件1、74LS74一片2、74LS112一片四、實(shí)驗(yàn)步驟1、掌握D觸發(fā)器(1)D觸發(fā)器邏輯異步輸入復(fù)位端、置位端的功能測(cè)試。圖7-1（A）是一個(gè)帶異步輸入端的D觸發(fā)器，它是集成電路器件74LS74中的一個(gè)圖7-1（A）帶異步輸入端的圖7-1（A）帶異步輸入端的D觸發(fā)器邏輯符號(hào)圖7-1（B）D觸發(fā)器引腳圖圖7-1（B）中相當(dāng)于圖7-1（A）中的，稱為異步復(fù)位端；相當(dāng)于圖7-1（A）中的稱為異步置位端；CLK相當(dāng)于圖7-1（A)中的CP稱為時(shí)鐘輸入端。D稱為數(shù)據(jù)輸入端，Q和稱為輸出端。將D觸發(fā)器的異步輸入端和接邏輯電平開(kāi)關(guān)，D和CLK可以設(shè)置為任意狀態(tài)，Q接發(fā)光二極管。撥動(dòng)邏輯電平開(kāi)關(guān)，記錄發(fā)光二極管亮暗變化狀態(tài)，完成表7-1。根據(jù)實(shí)驗(yàn)結(jié)果可以得出：觸發(fā)器的1狀態(tài)，優(yōu)先取決于端；觸發(fā)器的0狀態(tài)，優(yōu)先取決于端。表表7-1異步復(fù)位、置位端的功能表表7-2D觸發(fā)器邏輯功能表（2）D觸發(fā)器邏輯功能測(cè)試斷開(kāi)+5V電源開(kāi)關(guān)。將D觸發(fā)器的異步輸入端、接高電平H，D輸入端接邏輯電平開(kāi)關(guān)，時(shí)鐘輸入端CP接單次脈沖按鈕，Q和接發(fā)光二極管。根據(jù)D輸入端的設(shè)置情況，按動(dòng)單次按鈕，記錄D觸發(fā)器Q端發(fā)光二極管亮暗變化情況。填寫(xiě)表7-2。（a）打開(kāi)+5V電源開(kāi)關(guān)。（b）連接的邏輯電平開(kāi)關(guān)接高電平，連接的邏輯電平開(kāi)關(guān)撥向低電平L，使D觸發(fā)器Q輸出為“0”。（c）連接的邏輯電平開(kāi)關(guān)保持不變，連接的邏輯電平開(kāi)關(guān)撥向高電平H。（d）接D輸入端的邏輯電平開(kāi)關(guān)撥向低電平L。（e）按下單次脈沖按鈕，記錄D觸發(fā)器Q端的發(fā)光二極管亮暗變化情況。（f）松開(kāi)單次脈沖按鈕，記錄D觸發(fā)器Q端的發(fā)光二極管亮暗變化情況。（g）接D輸入端的邏輯電平開(kāi)關(guān)撥高低電平H。（h）按下單次脈沖按鈕，記錄D觸發(fā)器Q端的發(fā)光二極管亮暗變化情況。（i）松開(kāi)單次脈沖按鈕，記錄D觸發(fā)器Q端的發(fā)光二極管亮暗變化情況。（j）連接的邏輯電平開(kāi)關(guān)保持不變，連接的邏輯電平開(kāi)關(guān)撥向低電平L，使D觸發(fā)器Q輸出為“1”。（k）連接的邏輯電平開(kāi)關(guān)保持不變，連接的邏輯電平開(kāi)關(guān)撥向高電平H。仿照實(shí)驗(yàn)步驟（d）～（i）完成表5-2右邊部分。(3)D觸發(fā)器的輸出與時(shí)鐘CP的關(guān)系測(cè)試將74LS74器件中的一只D觸發(fā)器按圖5-2連接，D觸發(fā)器的、接電源+5V，輸出Q端接D端，時(shí)鐘端CP接1KHZ的脈沖信號(hào)。示波器的兩個(gè)探頭分別接D觸發(fā)器的時(shí)鐘端CP和輸出端Q，觀察它們的波形，畫(huà)出波形圖。圖7-2用D觸發(fā)器組成的計(jì)數(shù)器圖7-2用D觸發(fā)器組成的計(jì)數(shù)器邊沿JK觸發(fā)器功能測(cè)試。圖7-3（A）JK觸發(fā)器邏輯符號(hào)圖7-3（A）JK觸發(fā)器邏輯符號(hào)圖7-3（B）74LS112雙JK觸發(fā)器引腳圖圖7-3（B）是集成電路器件74LS112的引腳圖，圖7-3（A）是JK觸發(fā)器的邏輯符號(hào)。74LS112是一個(gè)雙JK觸發(fā)器的集成電路器件。引腳的說(shuō)明和D觸發(fā)器的說(shuō)明基本一樣。將集成電路器件的異步復(fù)位、置位端、接邏輯電平開(kāi)關(guān)接高電平H，數(shù)據(jù)輸入端J、K接邏輯電平開(kāi)關(guān)，輸出Q接發(fā)光二極管，CP接單次脈沖按鈕。按表7-3要求，每改變一次J、K輸入狀態(tài)，按一下CP單次脈沖按鈕，觀察Q端發(fā)光二極管亮暗的變化狀態(tài)，完成表7-3。注意：★Q=0狀態(tài)實(shí)現(xiàn)方法（1）打開(kāi)+5V電源開(kāi)關(guān)。（2）連接的邏輯電平開(kāi)關(guān)接高電平，連接的邏輯電平開(kāi)關(guān)撥向低電平L，使Q輸出為“0”（3）連接的邏輯電平開(kāi)關(guān)保持不變，連接的邏輯電平開(kāi)關(guān)撥向高電平H。★Q=1狀態(tài)實(shí)現(xiàn)方法（1）打開(kāi)+5V電源開(kāi)關(guān)。（2）連接的邏輯電平開(kāi)關(guān)接高電平，連接的邏輯電平開(kāi)關(guān)撥向低電平L，使Q輸出為“1”。（3）連接的邏輯電平開(kāi)關(guān)保持不變，的邏輯電平開(kāi)關(guān)由低電平L撥向高電平H。表7-3JK觸發(fā)器邏輯功能表JKCPQn+1Qn=0Qn=1000→11→0010→11→0100→11→0110→11→03、觸發(fā)器的簡(jiǎn)單應(yīng)用（1）用D觸發(fā)器和J-K觸發(fā)器構(gòu)成異步四進(jìn)制加法計(jì)數(shù)器。圖7-4是用D觸發(fā)器和J-K觸發(fā)器構(gòu)成異步四進(jìn)制加法計(jì)數(shù)器，、是異步復(fù)位、置位端，Q1、Q2分別是D觸發(fā)器和J-K觸發(fā)器的輸出，CP是時(shí)鐘脈沖的輸入端。圖7-4異步四進(jìn)制加法計(jì)數(shù)器圖7-4異步四進(jìn)制加法計(jì)數(shù)器（a）、接邏輯電平開(kāi)關(guān)，CP接單脈沖按鈕，Q1、Q2分別接發(fā)光二極管。（b）打開(kāi)+5V電源開(kāi)關(guān)，連接的邏輯電平開(kāi)關(guān)接高電平，連接的邏輯電平開(kāi)關(guān)撥向低電平L，使觸發(fā)器輸出Q1、Q2為“0”（c）連接的邏輯電平開(kāi)關(guān)保持不變，連接的邏輯電平開(kāi)關(guān)撥向高電平H。（d）每按一次單脈沖按鈕，觀察Q1、Q2發(fā)光二極管的狀態(tài)，完成表7-4。表7-4異步四進(jìn)制加法計(jì)數(shù)器真值表CPQ1Q201234（e）根據(jù)表7-4畫(huà)出圖7-5時(shí)間波形圖。圖7-5異步四進(jìn)制加法計(jì)數(shù)器時(shí)間波形圖圖7-5異步四進(jìn)制加法計(jì)數(shù)器時(shí)間波形圖五、預(yù)習(xí)要求1、觸發(fā)器的邏輯功能及其表示方法。2、異步控制信號(hào)輸入端、邏輯功能。3、觸發(fā)器的特征方程。4、實(shí)驗(yàn)原理圖畫(huà)成實(shí)驗(yàn)接線圖。六、實(shí)驗(yàn)報(bào)告要求1、畫(huà)出實(shí)驗(yàn)原理圖，按表格要求整理實(shí)驗(yàn)數(shù)據(jù)，分析實(shí)驗(yàn)結(jié)果。2、由或非門構(gòu)成的RS觸發(fā)器，輸入信號(hào)低電平有效還是高電平有效？3、把圖7-4第二節(jié)觸發(fā)器的時(shí)鐘輸入端改成第一節(jié)Q輸出，其余不變。試畫(huà)出在五個(gè)時(shí)鐘脈沖CP作用下，輸出端Q1、Q2的波形。實(shí)驗(yàn)八集成計(jì)數(shù)器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法。2、掌握用中規(guī)模集成計(jì)數(shù)器的級(jí)聯(lián)方法。二、實(shí)驗(yàn)內(nèi)容1、利用清除端復(fù)位法實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器。2、利用置入控制端的置位法實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器。3、計(jì)數(shù)器的級(jí)聯(lián)。三、實(shí)驗(yàn)器件74LS160二片74LS161一片74LS00一片74LS20一片四、實(shí)驗(yàn)內(nèi)容及步驟集成計(jì)數(shù)器器件是應(yīng)用較廣泛的器件之一，它有很多種型號(hào)，各自完成不同的功能。例如74LS90（二－五十進(jìn)制計(jì)數(shù)器）、74LS160（十進(jìn)制計(jì)數(shù)器），74LS161（4位二進(jìn)制同步計(jì)數(shù)器），74LS190（十進(jìn)制同步加/減計(jì)數(shù)器），74LS191（4位二進(jìn)制同步加/減計(jì)數(shù)器）等等，供使用中根據(jù)不同的需要選用。1、74LS161（4位二進(jìn)制同步計(jì)數(shù)器）圖8-1是74LS161的引腳圖和功能表。74LS161的清除是異步的。當(dāng)清除端（）為低電平時(shí)，不管時(shí)鐘端（CLK）狀態(tài)如何。即可完成清除功能。74LS161預(yù)置數(shù)是同步的。當(dāng)置入控制端（）為低電平時(shí)在CLK上升沿作用下，輸出端（QD～QA）與數(shù)據(jù)輸入端（D～A）相一致。74LS161計(jì)數(shù)是同步的?？緾P同時(shí)加在4個(gè)觸發(fā)器上實(shí)現(xiàn)。當(dāng)、ENP和ENT均為高電平時(shí)，在CP上升沿作用下QD～QA同時(shí)變化。74LS161有超前進(jìn)位功能。引腳圖中RCO是進(jìn)位信號(hào)，平時(shí)處于低電平，當(dāng)QD、QC、QB、QA計(jì)到1、1、1、1狀態(tài)時(shí)，RCO輸出高電平，再來(lái)一個(gè)計(jì)數(shù)脈沖時(shí)輸出低電平。圖8-174LS161的引腳圖和真值表圖8-174LS161的引腳圖和真值表（1）利用清除端復(fù)位法實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器當(dāng)中規(guī)模N進(jìn)制計(jì)數(shù)器從S0狀態(tài)開(kāi)始計(jì)數(shù)時(shí)，計(jì)數(shù)脈沖輸入N個(gè)脈沖后，N進(jìn)制計(jì)數(shù)器處于SN狀態(tài)。利用SN狀態(tài)產(chǎn)生一個(gè)清除信號(hào)，加到清除端，使計(jì)數(shù)器返回到S0狀態(tài)，從而實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器。a、圖8-2是用此方法實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器原理圖。為了能進(jìn)行正常計(jì)數(shù)，、ENP、ENT均接高電平1；數(shù)據(jù)輸入端D、C、B、A可以懸空；QB、QC、QB、QA接發(fā)光二極管。用實(shí)驗(yàn)方法驗(yàn)證該電路是幾進(jìn)制計(jì)數(shù)器，根據(jù)實(shí)驗(yàn)結(jié)果完成表8-1。圖8-2利用清除端復(fù)位法實(shí)現(xiàn)的計(jì)數(shù)器圖8-2利用清除端復(fù)位法實(shí)現(xiàn)的計(jì)數(shù)器表8-1計(jì)數(shù)器真值表b、仿照上述方法設(shè)計(jì)一個(gè)十進(jìn)制計(jì)數(shù)器，并用實(shí)驗(yàn)方法驗(yàn)證。（2）利用置入控制端的置位法利用中規(guī)模器件的置入控制端，置入某一個(gè)固定的二進(jìn)制數(shù)，實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器。a、圖8-3是利用置入控制端的置位法實(shí)現(xiàn)的計(jì)數(shù)器，CP接單脈沖，輸出接發(fā)光二極管。為了能進(jìn)行正常計(jì)數(shù)，觀察在CP脈沖作用下，輸出QD～QA的狀態(tài)，完成表8-2，并說(shuō)明是幾進(jìn)制計(jì)數(shù)器。圖8-3利用置入控制端的置位法實(shí)現(xiàn)的計(jì)數(shù)器圖8-3利用置入控制端的置位法實(shí)現(xiàn)的計(jì)數(shù)器表8-2計(jì)數(shù)器真值表b、用示波器觀察圖8-4計(jì)數(shù)器在連續(xù)時(shí)鐘脈沖作用下，輸出端QD、QC、QB、QA的波形，畫(huà)出波形圖，并列出其計(jì)數(shù)真值表及說(shuō)明是幾進(jìn)制計(jì)數(shù)器。圖8-4利用置入控制端的置位法實(shí)現(xiàn)的計(jì)數(shù)器圖8-4利用置入控制端的置位法實(shí)現(xiàn)的計(jì)數(shù)器2、74LS160（十進(jìn)制計(jì)數(shù)器）級(jí)聯(lián)應(yīng)用圖8-574LS160（十進(jìn)制計(jì)數(shù)器）的引腳圖和功能表圖8-574LS160（十進(jìn)制計(jì)數(shù)器）的引腳圖和功能表圖8-5是74LS160（十進(jìn)制計(jì)數(shù)器）的引腳圖和功能表，引腳功能同74LS161完全一樣，詳細(xì)說(shuō)明見(jiàn)74LS161引腳說(shuō)明。（a）圖8-6是用兩片74LS160組成的兩位十進(jìn)制計(jì)數(shù)器，輸出同時(shí)接發(fā)光二極管和七端數(shù)碼管。CP接頻率約2HZ連續(xù)脈沖輸出，、、接高電平。觀察在CP脈沖作用下，數(shù)碼管顯示的字符于發(fā)光二極管亮暗變化的關(guān)系，按表8-3要求完成表格。圖8-6用兩片74LS160組成的計(jì)數(shù)器圖8-6用兩片74LS160組成的計(jì)數(shù)器表8-3數(shù)碼管發(fā)光二極管數(shù)碼管發(fā)光二極管數(shù)碼管發(fā)光二極管數(shù)碼管發(fā)光二極管0010608001196788052070900840779809557999分別用兩片74LS160或74LS161設(shè)計(jì)一個(gè)60進(jìn)制計(jì)數(shù)器。分別用兩片74LS160或74LS161設(shè)計(jì)一個(gè)數(shù)字鐘的24進(jìn)制計(jì)數(shù)器。五、預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)計(jì)數(shù)器部分內(nèi)容。2、按要求