基于PLL芯片的FSK調(diào)制解調(diào)模塊電路設(shè)計

摘要作為信道編碼器的FSK調(diào)制解調(diào)器在現(xiàn)代通信系統(tǒng)中有著重要的地位，而基于PLL進行FSK信號的調(diào)制解調(diào)又有著非常多的優(yōu)點，所以在實際應(yīng)用中有著很大意義。本文介紹了一種基于鎖相環(huán)的頻移鍵控FSK信號調(diào)制解調(diào)電路的設(shè)計。在信號的收發(fā)兩端均采用鎖相環(huán)芯片CD4046。發(fā)送端采用鎖相環(huán)芯片實現(xiàn)了基帶信號的FSK調(diào)制，接收端采用CD4046芯片進行解調(diào)，并采用了低通濾波電路和電壓比擬器電路恢復出其基帶信號。在本文中同時還介紹了設(shè)計和調(diào)試的具體過程，思路，選用器件的原因以及所用器件的工作原理和在本次設(shè)計過程中實際的應(yīng)用效果，在本文最后也給出了本次設(shè)計的最終調(diào)試結(jié)果?；鶐盘柾ㄟ^以CD4046為核心的調(diào)制電路后成功的對基帶信號進行了調(diào)制。同時，調(diào)制信號通過同樣以CD4046為核心的帶有有源低通濾波電路和電壓比擬電路的解調(diào)模塊后被成功的解調(diào)出來。該電路具有結(jié)構(gòu)簡單，工作可靠，誤碼率低，本錢低廉，易于實現(xiàn)等優(yōu)點。通過對該電路的設(shè)計，可以加深對數(shù)字頻移鍵控的的調(diào)制與解調(diào)的理解，同時還可以更加深入的學習了鎖相環(huán)的原理和鎖相環(huán)的應(yīng)用。關(guān)鍵詞：PLL；FSK；鎖相環(huán)；頻移鍵控；調(diào)制解調(diào)ABSTRACTFSKmodems,achanneloftheencoder,hasanimportantpositioninmoderncommunicationsystem，andFSKdemodulationbasedonthesignalforPLLhavemanygreatadvantages,soithasagreatpracticalsignificance.ThispaperdescribesamethodofFSKmodem.Adoptingthecheapphase-lockedloopchipCD4046atboththesendingendandthereceivingend.Thelowpassfiltercircuitandthevoltagecomperatorcircuitareusedtorecovertheirbasebandsignal.Thispaperalsointroducesthespecificprocess,ideasofthedesignandcommissioning,thereasonofthechooseddevice,theworkprincipleandactualapplicationeffectofthedevicesusedinthedesignprocess.Atthelastofthepaper,finaltestresultsisalsogiven.BasebandsignalgothroughthemodulationcircuitwhosecoreisCD4046,wecanachievethesuccessofbasebandsignalsmodulation.Atthesametime,modulationsignalgothroughthemoduledemodulationpartwithalowpassfiltercircuitandthevoltagecomparisoncircuit,itcanbedemodulatedoutsuccessfully.Thiskindofcircuithastheadvantageofsimplestructure,cheapcost,beingreliablework,lowbiterrorrateandtobeeasyrealizated.Bydesigningthecircuit,thebetterunderstandingofthedigitalfrequencyshiftkeyingmodulationanddemodulationoftheunderstandingoftheway;moreindepthstudyoftheprincipleofphase-lockedloopandphase-lockedloopapplications.Keywords：PLL;FSK;phase-lockedloop;frequency-shiftkeying;modem目錄MACROBUTTONInsertCrossReference第一章緒論11.1鎖相環(huán)及頻移鍵控產(chǎn)生與設(shè)計背景11.2設(shè)計目的與意義1第二章鎖相環(huán)工作原理及FSK調(diào)制解調(diào)原理32.1關(guān)于鎖相環(huán)32.1.1鎖相環(huán)的工作原理32.1.2鎖定狀態(tài)下鎖相環(huán)的數(shù)學模型52.1.3未鎖定狀態(tài)下的鎖相環(huán)性能62.2頻移鍵控FSK7第三章基于PLL芯片的FSK調(diào)制與解調(diào)模塊的設(shè)計原理113.1基于PLL芯片的FSK調(diào)制模塊設(shè)計113.1.1基于PLL芯片的FSK調(diào)制模塊原理113.2基于PLL芯片的FSK解調(diào)模塊設(shè)計123.2.1基于PLL芯片的FSK解調(diào)模塊原理12第四章器件選用及電路原理144.1CD4046在本次設(shè)計中的應(yīng)用144.1.1VCO模塊154.1.2鑒相器模塊164.2電壓比擬器模塊184.3低通濾波器模塊194.4LM324在本次設(shè)計中的應(yīng)用21第五章基于PLL芯片的FSK信號調(diào)制解調(diào)模塊的實現(xiàn)235.1電路設(shè)計235.1.1調(diào)制模塊235.1.2解調(diào)模塊235.1.3電壓比擬器模塊245.2具體數(shù)據(jù)及實現(xiàn)245.3實際調(diào)試過程30第六章實現(xiàn)過程中的問題及展望316.1關(guān)于鎖定范圍的問題316.1.1出現(xiàn)的問題316.1.2解決方法316.2關(guān)于基帶信號頻率的問題316.3其他問題32結(jié)束語33參考文獻34附錄135外文資料36中文翻譯39謝辭41緒論本次畢業(yè)設(shè)計設(shè)計的是一個基于鎖相環(huán)芯片的2FSK信號的數(shù)字調(diào)制解調(diào)電路，功能是實現(xiàn)輸入一個數(shù)字信號，經(jīng)過一個由鎖相環(huán)芯片構(gòu)成的調(diào)制系統(tǒng)，輸出一個2FSK信號，該信號再通過一個由鎖相環(huán)芯片構(gòu)成的解調(diào)系統(tǒng)，輸出原數(shù)字信號。本章將介紹本次設(shè)計的設(shè)計背景和設(shè)計目的及意義。鎖相環(huán)及頻移鍵控產(chǎn)生與設(shè)計背景鎖相環(huán)是線性電路。1965年鎖相環(huán)成為集成電路。第一個鎖相環(huán)是通過分立元件構(gòu)成的。其中第一個鎖相環(huán)是基于半導體技術(shù)的線性器件。它采用一個模擬乘法器作為鑒相器，用有源或者無源RC濾波器作為環(huán)路濾波器，由壓控振蕩器產(chǎn)生輸出信號。1970年，出現(xiàn)了第一個可以使用的數(shù)字鎖相環(huán)。但是只有其中的鑒相器是邏輯電路，用一個異或門網(wǎng)絡(luò)或者一個JK觸發(fā)器作為鑒頻器。其他如壓控振蕩器，環(huán)路濾波器還是模擬電路。幾年之后出現(xiàn)了全數(shù)字的鎖相環(huán)，其中所有的模塊均由數(shù)字功能模塊組成，其中不再包含任何無源元件。PLL集成環(huán)路在頻率合成，調(diào)制解調(diào)，電視機彩色副載波提取，遙控系統(tǒng)，F(xiàn)M解碼等很多方面都有應(yīng)用。為了有效的利用頻帶資源，所以在無線信道和光信息中需要把數(shù)字基帶信號的頻譜調(diào)制到一個適宜的頻段之后送入相應(yīng)的信道中再進行傳輸。和模擬信號對正弦波的調(diào)制一樣，數(shù)字信號對正弦波的3個參數(shù)振幅，頻率，相位，進行調(diào)制被稱為數(shù)字調(diào)制。與基帶傳輸系統(tǒng)相對應(yīng)的，數(shù)字調(diào)制系統(tǒng)被稱為頻帶傳輸系統(tǒng)。數(shù)字調(diào)制以后的調(diào)制波是M進制已編碼的數(shù)字基帶脈沖序列。用數(shù)字信號的離散值作為電鍵來控制載波的振幅或者頻率和相位是其調(diào)制過程。其中，控制載波的頻率即為頻移鍵控FSK。設(shè)計目的與意義本次設(shè)計的目的是：掌握電子系統(tǒng)的一般設(shè)計方法，深入理解根本電路結(jié)構(gòu)，為進一步理解現(xiàn)代電路設(shè)計打下根底，進一步理解2FSK信號調(diào)制解調(diào)原理，進行實物制作與調(diào)試，分析實際與理論的差異。深入理解根本電路結(jié)構(gòu)，為進一步理解現(xiàn)代電路設(shè)計打下根底。作為信道編碼器的FSK調(diào)制解調(diào)器在現(xiàn)代通信系統(tǒng)中有著重要的地位。例如，計算機通過線進行遠程通信時，通常都是借助于FSK調(diào)制解調(diào)器，把電腦上的數(shù)據(jù)調(diào)制到音頻上，再通過線進行傳送。無線數(shù)字通信系統(tǒng)中，通常也是采用FSK調(diào)制解調(diào)器進行數(shù)字信號基帶調(diào)制。所以，在現(xiàn)代通信中，F(xiàn)SK調(diào)制解調(diào)器是大多數(shù)數(shù)字通信系統(tǒng)中最重要最不可或缺的組成局部。能夠?qū)崿F(xiàn)FSK調(diào)制解調(diào)的方式有很多，其中我們可以通過用通用集成鎖相環(huán)進行FSK調(diào)制解調(diào)器的設(shè)計。它有如下優(yōu)點：可以利用較少的電路元件實現(xiàn)FSK的調(diào)制解調(diào)，本錢很低。工作原理簡單，易于實現(xiàn)，由于CMOS集成鎖相環(huán)的優(yōu)越性能，使得整體電路的體積減小，調(diào)試與維護容易。鎖相環(huán)工作原理及FSK調(diào)制解調(diào)原理鎖相環(huán)(Phase-LockedLoops,即PLL)電路使一個特殊系統(tǒng)跟蹤另外一個系統(tǒng)。進一步來說，鎖相環(huán)是一個使由振蕩器產(chǎn)生的輸出信號與參考信號或輸入信號在相位和頻率上同步的電路。鎖相環(huán)分為線性鎖相環(huán)(LPLL)、數(shù)字鎖相環(huán)(DPLL)、全數(shù)字鎖相環(huán)(ADPLL)。FSK(Frequency-shiftkeying)，即頻移鍵控。用二進制數(shù)字序列中的“1〞或“0〞控制輸出不同頻率載波得到的信號，稱為二進制頻移鍵控2FSK信號。是數(shù)字信號通信領(lǐng)域廣泛應(yīng)用的技術(shù)之一。在中速調(diào)制解調(diào)器中廣泛應(yīng)用二進制FSK。在這一章中將介紹一些有關(guān)于鎖相環(huán)及頻移鍵控的根本工作原理。關(guān)于鎖相環(huán)鎖相環(huán)的工作原理鎖相環(huán)的工作原理可以用一個線性鎖相環(huán)為例進行說明。鎖相環(huán)包含三個模塊：壓控振蕩器，即VCO；鑒相器，即PD；環(huán)路濾波器，即LF。如圖2-1所示。在有些鎖相環(huán)中還包括分頻器。鑒相器把周期性的輸入信號的相位與壓控振蕩器輸出信號的相位進行比擬，鑒相器的輸出信號是這兩個輸入信號之間相位誤差的度量，獲得的輸出信號近似正比于相位誤差。該輸出信號包含直流分量和疊加的交流分量，大多數(shù)情況下，我們不希望存在交流分量所以我們要用低通濾波器濾除交流分量，該輸出信號由環(huán)路濾波器進行濾波，濾除疊加的交流分量。而環(huán)路濾波器的輸出被用作控制電壓送入壓控振蕩器VCO?？刂齐妷焊淖僔CO的頻率，減小與輸入信號之間的相位差。經(jīng)過一定建立時間以后，VCO振蕩頻率會和輸入信號頻率完全相同。最終的相位誤差將減小到0或者一個固定值。鑒相器的輸出信號與兩個輸入信號的相位差成比例。在混合信號系統(tǒng)中主要使用三種鑒相器異或門、邊沿觸發(fā)的JK觸發(fā)器、鑒頻鑒相器的電路，即PFD。鑒相器的輸出信號包含很多分量，環(huán)路處于鎖定狀態(tài)時，這些分量中有一項為直流分量且近似與相位誤差成比例，剩下的分量都是交流分量。因為這些更高頻率的分量均為不需要的信號，所以他們要被環(huán)路濾波器濾除。由于環(huán)路濾波器必須讓低頻通過而抑制高頻分量，所以，環(huán)路濾波器必須是一個低通濾波器。最常用的一階濾波器有：無源超前滯后濾波器，有源超前滯后濾波器，有源比例積分濾波器。壓控振蕩器輸出信號的弧度頻率正比于控制信號，可以表示為〔2-1〕稱為VCO增益；單位是rad/s·V。是鎖相環(huán)的中心頻率。圖2-2為VCO的理想特性曲線圖〔和〕。假設(shè)控制信號的范圍關(guān)于點對稱。對于這個理想的VCO，在時輸出頻率為0，在時輸出頻率等于。但是實際的VCO特性并不是這樣，大多數(shù)VCO都是采用單極性電源供電。假設(shè)電源電壓為，那么的取值范圍必須介于0和之間。實際的VCO工作在中心頻率時，控制信號等于電源電壓的一半，即。為了保持數(shù)學上的一致性，對于單電源供電，式〔2-1〕應(yīng)該改寫為〔2-2〕鑒相器鑒相器環(huán)路濾波器壓控振蕩器輸入信號FM-output輸出信號圖2-1PLL模塊圖00圖2-2VCO特性鎖定狀態(tài)下鎖相環(huán)的數(shù)學模型如果假設(shè)鎖相環(huán)已經(jīng)鎖定，并且在以后一段時間內(nèi)一直處于鎖定狀態(tài)，我們就可以給系統(tǒng)建立線性數(shù)學模型。其相位傳輸函數(shù)可以表示為輸入信號相位和輸出信號相位之間的關(guān)系〔2-3〕其中，是的拉普拉斯變換，是的拉普拉斯變換。在鎖定狀態(tài)下鑒相器的輸出信號，可以被表示成〔2-4〕所以鑒相器的數(shù)學模型是一個增益為的簡單的零階模塊。鑒相器的傳輸函數(shù)〔2-5〕VCO的角頻率可以被表示為〔2-6〕可以利用對頻率變化積分得到相位〔2-7〕因此，VCO的傳輸函數(shù)〔2-8〕對與相位信號來說VCO可以簡單地視為一個積分器，那么我們可以得出鎖定狀態(tài)的數(shù)學模型如圖2-3所示。圖2-3鎖定狀態(tài)鎖相環(huán)的數(shù)學模型未鎖定狀態(tài)下的鎖相環(huán)性能線性鎖相環(huán)的線性模型只在鎖相環(huán)處于鎖定狀態(tài)時有效。如果鎖相環(huán)失鎖，它的數(shù)學模型會變得非常復雜，表現(xiàn)為非線性。想要使鎖相環(huán)系統(tǒng)保持相位跟蹤，必須滿足以下三個條件：〔1〕參考信號的角頻率必須在同步范圍內(nèi)?！?〕鎖相環(huán)參考輸入端施加的頻率階躍的最大值必須小于拉出范圍?！?〕參考信號的頻率變化速率必須小于。無論什么時候，只要不滿足上述三個條件之一，鎖相環(huán)就會失鎖。在鎖相環(huán)中有四個關(guān)鍵的參數(shù)可以標準鎖相環(huán)工作的頻率范圍：〔1〕同步范圍。這是鎖相環(huán)能夠靜態(tài)的保持相位跟蹤的頻率范圍。只有在這個范圍內(nèi)，鎖相環(huán)才能有條件的保持穩(wěn)定。〔2〕拉出范圍。這是鎖相環(huán)穩(wěn)定工作的動態(tài)界限。如果在這個范圍內(nèi)跟蹤喪失，一般情況下鎖相環(huán)還能再次鎖定，但如果是捕捉過程，這個過程會比擬慢?！?〕捕捉范圍。在此范圍內(nèi)鎖相環(huán)總能回到鎖定狀態(tài)，但過程會更加緩慢?！?〕鎖定范圍。在這個范圍內(nèi)，鎖相環(huán)可以在參考頻率和輸出頻率之間的一個單排音內(nèi)鎖定。通常情況下，鎖相環(huán)的工作頻率范圍限制在鎖定范圍。除此之外，還定義了一些鎖相環(huán)到達鎖定所需的時間的相關(guān)參數(shù)：〔1〕鎖定時間。這是捕獲過程為一個鎖定過程是鎖相環(huán)到達鎖定需要的時間?！?〕捕捉時間。這是當捕獲過程為一個捕捉過程是鎖相環(huán)到達鎖定需要的時間。頻移鍵控FSKFSK〔頻移鍵控〕是常用于調(diào)制解調(diào)器的一種調(diào)制方法FSK信號可以在基帶傳輸，也可以用于調(diào)制載波。已調(diào)信號的時域表達式為〔2-9〕式中，為單極性不歸0的矩形脈沖信號，為的反碼，假設(shè)只考慮在一個碼元的持續(xù)時間內(nèi)，那么〔2-10〕輸入序列為100101時，已調(diào)2FSK的輸出波形如下圖，圖2-4中代表1，代表0。圖2-42FSK輸出波形對于矩形脈沖序列頻移鍵控調(diào)制器可以采用模擬信號調(diào)頻電路實現(xiàn)，也可以采用鍵控法，即用輸入二進制序列去控制兩個獨立的載波發(fā)生器，序列中的1碼控制輸出載波頻率,0碼控制輸出載波頻率.兩種調(diào)制器的框圖分別如圖2-5，圖2-6所示。圖2-5模擬信號調(diào)制信號圖2-6鍵控法頻移鍵控信號的解調(diào)也可以采用相干解調(diào)或非相干解調(diào)，原理與二進制序列幅移鍵控信號的解調(diào)相同，如圖2-7及圖2-8所示。圖2-72FSK信號相干解調(diào)原理框圖輸入輸出輸入輸出帶通濾波器包絡(luò)檢波器帶通濾波器包絡(luò)檢波器抽樣判決器抽樣脈沖圖2-82FSK信號非相干解調(diào)原理框圖圖2-9為非相干解調(diào)原理框圖的各點波形。圖2-7中的抽樣判決電路是一個比擬器，對上下兩支路低通濾波器送出的信號電平進行比擬，如果上支路輸出的信號大于下支路，那么判為1碼。圖2-9非相干解調(diào)原理框圖對應(yīng)的各點波形解調(diào)2FSK信號還可以用鑒頻法、過零檢測法及差分檢波法等。其中過零檢測法的根本思想是，利用不同頻率的正弦波在一個碼元間隔內(nèi)過零點數(shù)目的不同，來檢測已調(diào)波中頻率的變化。其原理框圖幾個點波形如圖2-10所示。圖2-102FSK信號過零檢測原理框圖及波形圖2-10中限幅器將接收序列整形為矩形脈沖，送入微分和整流，得到尖脈沖〔尖脈沖的個數(shù)代表了過零點數(shù)〕，在一個碼元間隔內(nèi)尖脈沖數(shù)目的多少直接反映載波頻率的上下，所以只要將其展寬為具有相同寬度的矩形脈沖，經(jīng)低通濾波器濾除高次諧波之后，兩種不同的頻率就轉(zhuǎn)換成了兩種不同幅度的信號，送入抽樣判決器即可恢復原序列信息。基于PLL芯片的FSK調(diào)制與解調(diào)模塊的設(shè)計原理將在本章中主要討論有關(guān)FSK調(diào)制解調(diào)的一些設(shè)計思路，工作原理，常用實現(xiàn)方法以及它們之間的優(yōu)缺點?；赑LL芯片的FSK調(diào)制模塊設(shè)計基于PLL芯片的FSK調(diào)制模塊原理鎖相環(huán)應(yīng)用于FSK調(diào)制的電路大致分為兩類，一種是頻率合成法，一種是直接移頻法。頻率合成法的主要思路是，當FSK調(diào)制信號所需的兩個頻率和均已產(chǎn)生，就可以利用鎖相環(huán)得到相位連續(xù)的FSK信號。調(diào)制其框圖如圖3-1所示。數(shù)字信號控制能夠產(chǎn)生頻率分別為和的兩個振蕩器。當數(shù)字信號為“1〞時那么輸出頻率為的波形，當數(shù)字信號為“0〞時，輸出頻率為的波形。鎖相環(huán)的壓控振蕩器的輸出頻率適中跟蹤并鎖定在輸入信號的頻率上。通過這種方式就可以產(chǎn)生FSK的調(diào)制信號。直接移頻法的主要思路是用數(shù)字調(diào)制信號直接改變壓控振蕩器的振蕩頻率來實現(xiàn)FSK信號調(diào)制。其原理框圖如圖3-2所示。當VCO的控制電壓在一定的范圍內(nèi)時，VCO的振蕩頻率如式〔2-1〕。由于和為常量，所以當VCO處于線性工作范圍時，只要改變VCO的控制電壓為一個適宜值，就能得到所要的FSK調(diào)制頻率。這種FSK調(diào)制器的頻率穩(wěn)定度主要由VCO的外部元件確定。相比于頻率合成法，直接頻移法的FSK調(diào)制器的振蕩源只有一個壓控振蕩器，所以其電路參數(shù)非常容易調(diào)整，也有較高的工作穩(wěn)定性。同時，由于調(diào)制器的外圍電路很少，所以工作可靠性也很高。這種調(diào)制器性能好，本錢低。振蕩器1振蕩器1與門非門振蕩器2與門或門鎖相環(huán)數(shù)字調(diào)制信號FSK輸出圖3-1頻率合成法FSK信號調(diào)制原理框圖FSKFSK輸出參考鑒相電平鑒相器PD環(huán)路濾波器LF壓控振蕩器VCO定時元件〔容阻或晶振〕數(shù)字調(diào)制信號圖3-2直接頻移法FSK信號調(diào)制原理框圖基于PLL芯片的FSK解調(diào)模塊設(shè)計基于PLL芯片的FSK解調(diào)模塊原理當我們把一個已經(jīng)經(jīng)過頻率調(diào)制的輸入信號加到PLL時，為了保持環(huán)路鎖定，VCO頻率就會對輸入頻率進行密切跟蹤。在兩個頻率之間來回跟蹤并且鎖定。由于VCO的頻率正比于控制電壓，所以信號調(diào)制波形和控制電壓幾乎相同。這樣，調(diào)制信號就可以從VCO控制電壓中恢復出來。其原理框圖如圖3-3所示。調(diào)制信號輸入至PLL的參考信號引腳中，由VCO產(chǎn)生的信號輸入至相位比擬器輸入信號引腳中，兩個信號通過相位比擬器之后由于相互之間的相位差產(chǎn)生一個輸出方波，該方波通過濾波器之后成為直流電壓，作為VCO控制電壓送回VCO輸入引腳，控制VCO產(chǎn)生的信號的頻率，經(jīng)過一定時間之后完成對該輸入信號的鎖定。由于輸入信號的頻率在兩個頻率之間不斷變化，所以PLL也在兩個不同的頻率之間不斷的跟蹤鎖定，從而完成解調(diào)。FSKFSK解調(diào)輸出FSK輸入信號鑒相器PD環(huán)路濾波器LF壓控振蕩器VCO輸出濾波器圖3-3FSK解調(diào)原理框圖器件選用及電路原理在本章中主要介紹在本次設(shè)計中用到的器件以及模塊電路，工作原理及具體實現(xiàn)方法。在本次設(shè)計中選用了兩片由TI公司生產(chǎn)的型號為CD4046的PLL芯片，其中一片作為調(diào)制主控芯片，一片作為解調(diào)主控芯片。在有源濾波器的設(shè)計中選用的運放的芯片為最常見的LM324芯片，在電壓比擬器當中所使用的運放芯片也是LM324。CD4046在本次設(shè)計中的應(yīng)用在本次設(shè)計中，選用的PLL芯片為由TI公司生產(chǎn)的CD4046。在該芯片中包含一個壓控振蕩器和兩個相位比擬器。其中兩個相位比擬器分別為由異或網(wǎng)絡(luò)構(gòu)成的相位比擬器和由邊沿觸發(fā)的JK觸發(fā)器構(gòu)成的相位比擬器。芯片引腳圖如圖4-1所示。過去的鎖相環(huán)多采用分立元件和模擬電路構(gòu)成，現(xiàn)在常使用集成電路的鎖相環(huán)，CD4046是通用的CMOS鎖相環(huán)集成電路，其特點是電源電壓范圍寬〔為3V－18V〕，輸入阻抗高(約100)，動態(tài)功耗小，在中心頻率為10kHz下功耗僅為600，屬微功耗器件。采用16腳雙列直插式，各引腳功能如表1-1所示。圖4-1CD4046管腳圖CD4046內(nèi)部還有線性放大器和整形電路，可將14腳輸入的100mV左右的微弱輸入信號變成方波或脈沖信號送至兩相位比擬器。源跟隨器是增益為1的放大器，VCO的輸出電壓經(jīng)源跟隨器至10腳作FM解調(diào)用。齊納二極管可單獨使用，其穩(wěn)壓值為5V，假設(shè)與TTL電路匹配時，可用作輔助電源。表1-1CD4046引腳功能表符號引腳名稱功能1輸出端〔相位脈沖輸出〕相位比擬器2輸出的相位差信號，為上升沿控制邏輯。環(huán)路入鎖時為高電平，環(huán)路失鎖時為低電平。14相位比擬器輸入端〔基準信號輸入〕，相位比擬器輸入信號，輸入允許將0.1V左右的小信號或方波信號在內(nèi)部放大并再經(jīng)過整形電路后，輸出至相位比擬器。3相位比擬器輸入端〔比擬信號輸入〕通常PD來自VCO的參考信號。2PDⅠ輸出端相位比擬器1輸出的相位差信號，它采用異或門結(jié)構(gòu)，即鑒相特性為。13PDⅡ輸出端相位比擬器Ⅱ的輸出端，它采用，上升沿控制邏輯。9壓控振蕩器的控制端。4壓控振蕩器輸出端。5VCO禁止端，1有效控制信號輸入，高電平時禁止，低電平時允許壓控振蕩器工作。11VCO外接電阻R1。12VCO外接電阻R2。6.7并接振蕩電容C1，以控制VCO的振蕩頻率。10解調(diào)信號輸出端。15內(nèi)部獨立的齊納穩(wěn)壓二極管負極。CD4046工作原理如下：輸入信號從14腳輸入后，經(jīng)放大器A1進行放大、整形后加到相位比擬器Ⅰ、Ⅱ的輸入端，圖4-1開關(guān)K撥至2腳，那么比擬器Ⅰ將從3腳輸入的比擬信號與輸入信號作相位比擬，從相位比擬器輸出的誤差電壓那么反映出兩者的相位差。經(jīng)R3、R4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳，調(diào)整VCO的振蕩頻率，使迅速逼近信號頻率。VCO的輸出又經(jīng)除法器再進入相位比擬器Ⅰ，繼續(xù)與進行相位比擬，最后使得＝，兩者的相位差為一定值，實現(xiàn)了相位鎖定。VCO模塊VCO模塊需要一個接在C1A和C1B之間的電容C1和一個接在R1和地之間的電阻R1。或者需要一個接在C1A和C1B之間的電容，一個接在R1和地之間的電阻和一個接在R2和地之間的電阻R2。其中，R1和C1決定VCO的振蕩頻率。R2決定了提供應(yīng)VCO的偏置頻率。VCO的高輸入阻抗使得在設(shè)計濾波器時可以有很寬的電阻電容選擇范圍。VCO輸入的檢波器輸出在第10腳。如果這個引腳被用到的話，需要一個電阻Rs連接在第10腳和地之間。如果不用該引腳的話，就把該引腳開路。VCO的輸出端可以直接連接在相位比擬器的輸入端，或者可以再中間接一個分頻器。VCO輸出信號的占空比50%。當INH腳為低電平時，VCO及其檢波器被使能。典型的和R1，C1相關(guān)的VCO的中心頻率如圖4-2所示。圖4-2CD4046典型中心頻率鑒相器模塊相位比擬器I是由異或網(wǎng)絡(luò)構(gòu)成的。參考信號和比擬器輸入信號的占空比必須都為50%。只有這樣才能獲得最大的鎖定范圍。通過低通濾波器被回送到VCO輸入端的PC1的平均輸出電壓是由于參考信號和比擬器輸入信號的相位差產(chǎn)生的，如圖4-3所示。當VCO工作在中心頻率時，如果在參考信號輸入端沒有信號或者噪聲輸入，那么等于VCC的一半。PC1鎖定在中心頻率時的典型波形圖如圖4-3所示。通過PC1，基于濾波器特性的捕捉范圍可以和鎖定范圍一樣大。這種結(jié)構(gòu)使得即使輸入信號的噪聲很大，PLL也可以保持鎖定狀態(tài)。這種類型的相位比擬器可以鎖定在接近于VCO中心頻率的諧波頻率附近。相位比擬器II是一個上升沿觸發(fā)的鑒頻鑒相器。當PLL用這個比擬器時，環(huán)路被信號的上升沿所控制，并且對于參考信號和相位比擬器輸入信號的占空比沒有特殊要求。它由四個觸發(fā)器，門控和一個由P型和N型驅(qū)動器組成的三態(tài)輸出組成。當和頻率相等但是相位超前于時，P型輸出驅(qū)動器在PC2out引腳保持ON狀態(tài)，保持的時間與相位差相對應(yīng)。當相位滯后于時N型驅(qū)動器保持ON狀態(tài)。當?shù)念l率比頻率高時，P型輸出驅(qū)動器在輸入信號一個周期的大局部時間內(nèi)保持ON狀態(tài)，在剩余的時間內(nèi)，N型和P型驅(qū)動器都是OFF狀態(tài)。如果的頻率比頻率低，那么這個周期里的大局部時間N型驅(qū)動器都保持ON狀態(tài)。之后，低通濾波器中連接到PC2out的電容的電壓開始變化，直到參考信號和相位比擬器輸入信號的相位和頻率都相等時。此時這個點的電壓保持穩(wěn)定，并且此時9腳的VCOin為高阻態(tài)。PCPout引腳的輸出為高電平，所以可以被用于表示鎖定狀態(tài)。因此，對于PC2來說，在VCO的全頻率范圍內(nèi)和之間不存在相位差。之所以功率損耗由于低通濾波器而減少是因為P型和N型驅(qū)動器在信號輸入周期的大局部時間內(nèi)都處于OFF狀態(tài)。當使用這種相位比擬器時，PLL的鎖定范圍獨立于低通濾波器并且等于捕捉范圍。在端沒有信號輸入時通過PC2調(diào)節(jié)VCO可以使之到達最低頻率。鎖定于中心頻率時使用鑒相器II時的典型波形如圖4-4所示。圖4-3鎖定于中心頻率時使用鑒相器I時的典型波形圖4-4鎖定于中心頻率時使用鑒相器II時的典型波形電壓比擬器模塊電壓比擬器有三種常見的類型：單限比擬器，滯回比擬器，窗口比擬器。在本次設(shè)計中用到的是單限比擬器。單限比擬器分為過零比擬器和一般比擬器。圖4-4所示為一般單限比擬器，為外加參考電壓。根據(jù)疊加原理可知，運放反相輸入端的電位〔4-1〕令，那么求出閾值電壓〔4-2〕當時，，所以，；當時，，所以，。假設(shè)，那么圖4-4所示電路的電壓傳輸特性如圖4-5所示。根據(jù)式〔4-2〕可知，只要改變參考電壓的大小和極性，以及電阻R1和R2的阻值，就可以改變閾值電壓的大小和極性。假設(shè)要改變過時的躍變方向，那么應(yīng)將運放的同相輸入端和反相輸入端所接外電路互換。圖4-4單限比擬器電路電路圖圖4-5單限比擬器電壓傳輸特性低通濾波器模塊假設(shè)濾波器僅由無源原件如，電阻、電容、電感組成，那么稱為無源濾波電路。假設(shè)濾波電路由無源元件和有源元件如雙極性管、單極性管、集成運放共同組成，那么稱為有源濾波電路。本次設(shè)計采用有二階有源低通濾波器。由于一階電路的過渡帶較寬，幅頻特性的最大衰減斜率僅為-20dB/十倍頻。所以增加RC環(huán)節(jié)，可加大衰減斜率。如圖4-6所示為簡單二階低通濾波電路。其帶通放大倍數(shù)為〔4-3〕傳遞函數(shù)〔4-4〕當C1=C2=C時，〔4-5〕〔4-6〕代入式，整理可得〔4-7〕用取代s，且令，得出電壓放大倍數(shù)表達式為〔4-8〕令式分母的模等于，可解出通帶截止頻率〔4-9〕幅頻特性如圖4-7所示。雖然衰減斜率達-40dB/十倍頻，但是遠離。假設(shè)使附近的電壓放大倍數(shù)數(shù)值增大，那么可使接近，濾波特性趨于理想。圖4-6二階低通濾波電路電路圖圖4-7二階低通濾波電路幅頻特性4.4LM324在本次設(shè)計中的應(yīng)用LM324系列器件帶有真差動輸入的四運算放大器。與單電源應(yīng)用場合的標準運算放大器相比，它們有一些顯著優(yōu)點。該四放大器可以工作在低到3V或者高到32V的電源下，靜態(tài)電流為MC1741的靜態(tài)電流的五分之一。共模輸入范圍包括負電源，因而消除了在許多應(yīng)用場合中采用外部偏置元件的必要性。每一組運算放大器可用圖4-8所示的符號來表示，它有5個引出腳，其中“+〞、“-〞為兩個信號輸入端，“V+〞、“V-〞為正、負電源端，“Vo〞為輸出端。其中1，2，3腳是一組，5，6，7腳是一組，8，9，10腳是一組，12，13，14腳是一組，剩下的兩個腳是電源。1，7，8，14是各組放大器的輸出腳，其他的就是輸入腳。LM324的引腳排列如圖4-8。LM324系列有四個獨立，高增益，內(nèi)部頻率補償運算放大器，其中專為從單電源供電的電壓范圍經(jīng)營。從分裂電源的操作也有可能和低電源電流消耗是獨立的電源電壓的幅度。應(yīng)用領(lǐng)域包括傳感器放大器，直流增益模塊和所有傳統(tǒng)的運算放大器現(xiàn)在可以更容易地在單電源系統(tǒng)中實現(xiàn)的電路。例如，可直接操作的LM324系列，這是用來在數(shù)字系統(tǒng)中，輕松的將提供所需的接口電路，而無需額外的±15V電源標準的5V電源電壓，其運放類型為低功率，帶寬是1.2MHz，工作溫度范圍在0°C到+70°C之間，3dB帶寬增益乘積是1.2MHz，變化斜率為0.5V/，有1.2MHz的增益帶寬。輸入偏移電壓最大是7mV。具有短路保護輸出，內(nèi)部補償，輸入端靜電保護，共模范圍擴展到負電源等功能。圖4-8LM324引腳圖基于PLL芯片的FSK信號調(diào)制解調(diào)模塊的實現(xiàn)本章主要介紹本次設(shè)計的具體實現(xiàn)過程以及結(jié)果。電路設(shè)計調(diào)制模塊調(diào)制模塊電路如圖5-1所示。C1和R1為VCO外接電容電阻，使VCO振蕩?；鶐盘柦尤胫烈_，通過上下電平改變VCO振蕩頻率，從而完成調(diào)制,調(diào)制信號從引腳輸出。圖5-1FSK調(diào)制電路解調(diào)模塊解調(diào)模塊電路如圖5-2所示。C2和R2為VCO外接電容電阻，使VCO振蕩。且振蕩頻率同調(diào)制端相同。調(diào)制信號接入至端，作為參考信號。端同端相接，將VCO輸出作為相位比擬器輸入。參考信號同相位比擬器輸入信號的相位差信號通過輸出，該信號通過二階有源低通濾波器濾除高頻分量后成為直流信號且該信號被回送至端。電壓比擬器模塊電壓比擬器模塊如圖5-2所示。通過低通濾波器輸出的信號被送入電壓比擬器，當直流電壓較高時輸出高電平，直流電壓較低時輸出低電平。電壓比擬器的輸出信號即為解調(diào)信號。圖5-2解調(diào)電路及電壓比擬器電路具體數(shù)據(jù)及實現(xiàn)本次設(shè)計中基帶傳輸信號為頻率為100Hz的方波，其高電平電壓3V，低電平電壓為1V，如圖5-3所示。經(jīng)過PLL調(diào)制之后，輸出波形為4.8KHz和47.62KHz交替的方波信號。當基帶信號為高電平時調(diào)制信號頻率為47.62KHz，當基帶信號為低電平時調(diào)制信號頻率為4.8KHz，如圖5-5及圖5-9所示。該調(diào)制信號輸入至解調(diào)端，當調(diào)制信號頻率為47.62KHz,經(jīng)過一段時間之后解調(diào)端的PLL鎖定在47.63KHz處。當調(diào)制信號頻率為4.8KHz時，解調(diào)端的PLL經(jīng)過一段時間后鎖定在4.8KHz處，如圖5-6及圖5-10所示。此后經(jīng)過相位比擬器輸出的信號如圖5-7所示，通過低通濾波器濾除高頻信號后成為直流電壓。該濾波器電壓放大倍數(shù)為3。高電平時電壓為3.5V，低電平時電壓為1V，其波形如圖5-8所示。該波形通過電壓比擬器，電壓比擬器將閾值電壓設(shè)為2.5V，如果電壓高于閾值電壓即2.5V時輸出高電平，如果電壓低于2.5V的閾值電壓時輸出低電平。該波形即為FSK解調(diào)后的波形，如圖5-4所示。調(diào)制和解調(diào)端的PLL的外接電阻值均為100,電容均為150nF，并且由此確定的PLL的中心頻率均為30.67KHz。進行調(diào)試時使用的實際電路如圖5-11所示。圖5-3基帶信號頻率圖5-4基帶信號與解調(diào)后輸出信號波形圖5-5基帶信號及調(diào)制信號波形圖5-6基帶信號及解調(diào)端VCO輸出波形圖5-7基帶信號及解調(diào)端相位比擬器輸出信號波形圖5-8基帶信號及濾波器輸出信號圖5-9調(diào)制信號中高頻率信號頻率圖5-10解調(diào)端VCO輸出信號高頻局部頻率圖5-11實際調(diào)試電路實際調(diào)試過程首先搭建調(diào)制電路，按照設(shè)計好的電路在面包板上進行搭建，在搭建好解調(diào)電路之后，首先測量解調(diào)端PLL芯片中的VCO的中心頻率，并調(diào)整外接電容和外接電阻，使得解調(diào)端的PLL芯片中VCO的中心頻率適中。由于調(diào)試時所用試驗箱的電壓只有5V，所以在面包板上串聯(lián)10個完全相等的電阻，這樣可以方便取得1-5V之間的0.5V各整數(shù)倍電壓，并記下VCO輸出的相應(yīng)的頻率并選擇適宜的電壓范圍。之后，按照設(shè)計好的解調(diào)端電路搭好解調(diào)端PLL和低通濾波電路將調(diào)制信號送至解調(diào)端。在低通濾波器輸出端測量輸出波形，發(fā)現(xiàn)波形不正確。測量比擬器輸出發(fā)現(xiàn)波形正確。由此可知低通濾波電路設(shè)計不合理。由于設(shè)計的一階濾波電路濾波效果不理想。故決定將一階有源低通濾波器改為二階有源低通濾波器。經(jīng)過反復調(diào)試，最終確定二階有源低通濾波器的參數(shù)和結(jié)構(gòu)。在確定好濾波器的參數(shù)之后，用示波器測量出低通濾波器的輸出波形，分別記錄下與調(diào)制端輸入電壓相對應(yīng)的濾波器輸出的波形與電壓