硬件基礎(chǔ)知識及學(xué)習(xí)體會論述

硬件基礎(chǔ)知識及個(gè)人學(xué)習(xí)心得北京航空航天大學(xué)硬件設(shè)計(jì)常用的軟件工具電路設(shè)計(jì)流程電路設(shè)計(jì)中的搜索與參考注意事項(xiàng)個(gè)人讀博士學(xué)習(xí)心得Outline硬件設(shè)計(jì)包括了原理圖及PCB圖的設(shè)計(jì)、硬件代碼設(shè)計(jì)等幾個(gè)部分。原理圖及PCB版圖設(shè)計(jì)工具：1）protel、cadence（原理圖繪制部分是capture軟件，PCB版圖設(shè)計(jì)部分是PCB

Editor）。Capture設(shè)計(jì)包括原理圖封裝及原理圖中各元器件連接；PCB設(shè)計(jì)部分主要是各元器件的PCB封裝，

及元器件間連線，還包括差分對處理，電磁隔離，電源層和地層的設(shè)計(jì)。硬件設(shè)計(jì)中常用到的軟件工具可編程器件的開發(fā)工具：DSP主流產(chǎn)品分為浮點(diǎn)型和定點(diǎn)型產(chǎn)品：開發(fā)工具是CCSFPGA主要分為兩大主流產(chǎn)品：altera公司的

cyclone\Stratix系列的產(chǎn)品，及Xillinx公司的

Spartan\Virtex系列產(chǎn)品。相應(yīng)的開發(fā)軟件分別為QuartusII及ISE軟件，第三方軟件Synplify不常用（大同小異）。硬件設(shè)計(jì)中常用到的軟件工具至上而下的設(shè)計(jì)思路1）分析功能需求劃分為幾個(gè)子功能模塊，單獨(dú)設(shè)計(jì)每個(gè)子模塊。主要就是器件選型、器件典型工作電路配置（芯片資料網(wǎng)：TI官網(wǎng)：電源、AD/DAXillinx官網(wǎng)：FPGA\CPLD\FLASHAltera官網(wǎng)：FPGAAD公司官網(wǎng)：AD/DA器件）2）統(tǒng)籌考慮各模塊間匹配、隔離、及供電3）跳線（0歐）電阻的應(yīng)用，減少風(fēng)險(xiǎn)。電路設(shè)計(jì)流程至上而下的設(shè)計(jì)思路4）利用capture軟件完成原理圖繪制5）利用Allego軟件完成PCB版圖繪制PCB版圖與原理圖設(shè)計(jì)是個(gè)迭代完善的過程6)硬件電路的調(diào)試：先檢查供電是否正常，程序下載是否正常;測試芯片的供電及輸入輸出，對于關(guān)鍵功能芯片，留有測試孔方便調(diào)試電路設(shè)計(jì)流程對于可編程芯片后期程序開發(fā)：（針對DSP\FPGA\CPLD）編程語言：DSP：c程序，開發(fā)流程類似于單片機(jī)，主要初始化文件cmd配置，定義了各存儲區(qū)起始地址及長度；同時(shí)定義了各外部接口的地址運(yùn)行主程序：先完成DSP初始化配置：設(shè)置其工作頻率及中斷允許控制等完成相應(yīng)功能的子程序或中斷程序設(shè)計(jì)開發(fā)工具CCS,支持軟調(diào)試;在線JTAG測試及FLASH工作方式電路設(shè)計(jì)流程對于可編程芯片后期程序開發(fā)：（針對DSP\FPGA\CPLD）編程語言：FPGA：verilog程序，主要特點(diǎn)是并發(fā)式操作1）不同的always模塊，在同一時(shí)刻執(zhí)行，參考夏宇聞老師的教材，做幾個(gè)實(shí)例，c的基礎(chǔ)，并行的思維；A=90;d1=1,d2=6,d3=3;Always

@

(clk)begind1<=A;D2<=d1;D3<=d2;end電路設(shè)計(jì)流程對于可編程芯片后期程序開發(fā)：（針對DSP\FPGA\CPLD）編程語言：2）幾個(gè)常用的簡單原則：

Always模塊里的變量賦值均采用非阻塞式（<=）操作,硬件綜合的效果相當(dāng)于一個(gè)寄存器，盡量讓信號在時(shí)鐘clock控制下同步變化

不同模塊間的數(shù)據(jù)傳遞通常要經(jīng)過寄存器緩沖一下；如data_adly<=data_a電路設(shè)計(jì)流程對于可編程芯片后期程序開發(fā)：（針對DSP\FPGA\CPLD）編程語言：FPGA：開發(fā)流程：從上到下，分析總體功能，劃分各個(gè)子模塊（module）；定義模塊間接口，包括端口信號名稱，位寬等。為增強(qiáng)程序可讀性，一定要盡可能多加注釋，尤其是輸入輸出口部分的定義，同時(shí)變量名或端口名要盡可能有明確的意義。下面是一個(gè)例子。電路設(shè)計(jì)流程stream_detect(clk50m,rst,sync_rfifo0_rdb,//同步接收FIFO0的狀態(tài)和控制信號

sync_rfifo0_ren,sync_rfifo0_STS,stream_db_in, //接收遙測碼流的數(shù)據(jù)信號stream_clk_in, //接收遙測碼流的時(shí)鐘信號//接收數(shù)據(jù)使能//幀同步狀態(tài)，0=搜索，1=校驗(yàn)，3=鎖定，2=保護(hù)rx_ena,syn_status,//用戶設(shè)置的參數(shù)FrameLen,FrameHead,FrameHeadLen,//幀長0～2047//幀頭四字節(jié)向前對齊//幀頭長度1～4字節(jié)Rand_en,Src_type,err_valid,//擾碼使能//發(fā)送數(shù)據(jù)源類型//錯誤有效標(biāo)志，高有效err_frame_cnt,//誤幀計(jì)數(shù)

total_frm_cnt,//總幀計(jì)數(shù)

err_bit_cnt,//比特錯誤計(jì)數(shù)

frmerr_limit//誤幀上限);電路設(shè)計(jì)流程軟仿真Modelsim時(shí)序仿真主要是測試模塊的編寫testbench(參見夏宇聞老師的書充分利用實(shí)驗(yàn)室資源，大家以前做過的項(xiàng)目用過的

模塊及測試程序的編寫，拿來主義，先會用了。qurtus或Ise軟件均支持后仿真，及編譯綜合完成之后再仿真，比較接近真實(shí)電路，考慮了延時(shí)及程序

中可能存在的競爭冒險(xiǎn)等問題實(shí)時(shí)在線測試：邏輯分析儀或chipscope.就是通過JTAG口采集硬件板卡中某個(gè)信號的狀態(tài)在軟件上顯示，這個(gè)工具非常方便，可以觀察示波器和萬用表所不能觀察的好多信號，并且可設(shè)出發(fā)條件。電路設(shè)計(jì)流程（仿真部分）電路設(shè)計(jì)流程（仿真部分）電路設(shè)計(jì)流程（仿真部分）前人栽樹，后人乘涼面對一個(gè)新的需求，可以跟師兄師姐討論一下，那些部分跟以前設(shè)計(jì)的部分基本相同，或直接拿來應(yīng)用，或稍作修改，節(jié)省開發(fā)時(shí)間。同時(shí)要求我們再做任何一個(gè)項(xiàng)目時(shí)，保證友好的接口風(fēng)格寫好文檔，對已成功的設(shè)計(jì)版本打包壓縮。搜索主要是指芯片的選型及外圍電路設(shè)計(jì)主要原則是：參考已有開發(fā)板的電路設(shè)計(jì)，參考芯片數(shù)據(jù)手冊中給出的用戶外圍電路設(shè)計(jì)，常用網(wǎng)站：(AD)；(datasheet)

(FPGA)；

www.triquint.com(filt

(AD\DSP\power\memorizer)

(FPAG);(or)硬件設(shè)計(jì)中的參考與搜索良好的習(xí)慣成就卓越的能力和效率原理圖和PCB的每一點(diǎn)進(jìn)展都打包存儲，很多操作不當(dāng)會導(dǎo)致前功盡棄；對一些操作步驟可以寫txt記錄，如反標(biāo)操作，生成

Gerb文件等；當(dāng)然也可以隨時(shí)百度，（百度很聰明）避免一切可能燒板的行為，如帶電插拔、電源和地的短接等。注意積累，最好有個(gè)專門的筆記本來記錄電路設(shè)計(jì)中學(xué)到的經(jīng)驗(yàn)和教訓(xùn)；也包括搜索技巧，（更推薦電子版管理資料時(shí)，可以項(xiàng)目為文件夾，在頂層最好能有個(gè)txt文檔對所有子文件做個(gè)說明，好記性不如爛筆頭。對項(xiàng)目中已完成的原理機(jī)或板卡或測試環(huán)境拍照記錄，積累畢設(shè)資料；電路設(shè)計(jì)中的注意事項(xiàng)良好的習(xí)慣成就卓越的能力和效率原理圖和PCB的每一點(diǎn)進(jìn)展都打包存儲，很多操作不當(dāng)會導(dǎo)致前功盡棄；對一些操作步驟可以寫txt記錄，如反標(biāo)操作，生成

Garb文件等；當(dāng)然也可以隨時(shí)百度，（百度很聰明）避免一切可能燒板的行為，如帶電插拔、電源和地的短接等。注意積累，最好有個(gè)專門的筆記本來記錄電路設(shè)計(jì)中學(xué)到的經(jīng)驗(yàn)和教訓(xùn)；也包括搜索技巧，（更推薦電子版管理資料時(shí)，可以項(xiàng)目為文件夾，在頂層最好能有個(gè)txt文檔對所有子文件做個(gè)說明，好記性不如爛筆頭。對項(xiàng)目中已完成的原理機(jī)或板卡或測試環(huán)境拍照記錄，積累畢設(shè)資料；電路設(shè)計(jì)中的注意事項(xiàng)目標(biāo)明確，發(fā)揮優(yōu)勢不管會不會做，一定要動手做，瞎做亂做，做多了就會做了，對于硬件設(shè)計(jì)，在保證不燒板卡的情況下，大膽嘗試。不管想得對不對，一定要敢于勤于提出自己的想法，再粗淺的想法，可以在討論中逐步深入，沒有想法就是可怕也是可恥的。建議研一博一的同學(xué)，找跟自己研究方向較接近的經(jīng)典教材或論文，翻譯并做仿真嘗試，研究比較深入時(shí)，一些經(jīng)典的基礎(chǔ)的理論功底還是很重要的。個(gè)人讀博士學(xué)習(xí)心得目標(biāo)明確，發(fā)揮優(yōu)勢不管你信不信，個(gè)人牛逼的時(shí)代已經(jīng)結(jié)束，項(xiàng)目工程也好，學(xué)術(shù)研究也罷，要注重合作和討論，三個(gè)臭皮匠頂個(gè)諸葛亮。在合作中注意學(xué)習(xí)伙伴的優(yōu)點(diǎn)，適時(shí)地給予別人贊美和鼓勵吧，見證奇跡。一個(gè)看似沒有希望的課題，過了幾天重新來做，你又可以發(fā)現(xiàn)一些驚喜，