同步時(shí)序邏輯電路

4.1時(shí)序電路概述數(shù)字邏輯電路可分為兩大類(lèi)：

組合邏輯電路時(shí)序邏輯電路組合電路的輸出僅由當(dāng)前輸入決定。時(shí)序電路是指它的輸出不僅取決于當(dāng)前輸入，而且也取決于過(guò)去的輸入序列，即過(guò)去輸入序列不同，則在同一當(dāng)前輸入的情況下，輸出也可能不同。第四章同步時(shí)序邏輯電路

SequentialLogicCircuit4.1.1時(shí)序電路的一般形式Structure組合電路存儲(chǔ)電路???x1xnz1zm?????????y1yr??????Y1Yr時(shí)序電路輸出輸出存儲(chǔ)電路輸入內(nèi)部輸出激勵(lì)（控制）時(shí)序電路輸入輸入存儲(chǔ)電路輸出內(nèi)部輸入狀態(tài)時(shí)鐘脈沖4.1.2時(shí)序電路的分類(lèi)1、按照引起狀態(tài)發(fā)生變化的原因可分為：

同步時(shí)序電路：其狀態(tài)的改變受同一個(gè)時(shí)鐘脈沖控制，與時(shí)鐘脈沖同步，即電路在統(tǒng)一時(shí)鐘控制下，同步改變狀態(tài)。

異步時(shí)序電路：無(wú)統(tǒng)一的時(shí)鐘脈沖使整個(gè)系統(tǒng)的工作同步，輸入直接引起狀態(tài)改變。2、按輸入信號(hào)的特性可分為：

脈沖輸入：信號(hào)完成0→1→0(或1→0→1)兩次變化后對(duì)電路的影響；

電平輸入：信號(hào)完成0→1(或1→0)一次變化對(duì)電路的影響。3、按輸出特性可分為：Mealy型和Moore型。次態(tài)邏輯

G輸出邏輯

F

狀態(tài)存儲(chǔ)器

時(shí)鐘輸入輸出輸入時(shí)鐘信號(hào)激勵(lì)現(xiàn)態(tài)Mealy型電路次態(tài)邏輯

G輸出邏輯

F

狀態(tài)存儲(chǔ)器

時(shí)鐘輸入輸出輸入時(shí)鐘信號(hào)激勵(lì)現(xiàn)態(tài)Moore型電路狀態(tài)：表示時(shí)序電路的過(guò)去屬性現(xiàn)態(tài)：當(dāng)前狀態(tài)yn；次態(tài)：改變后的狀態(tài)yn+11、狀態(tài)表State-table無(wú)外部輸出的狀態(tài)表yn+1(次態(tài))y2y0y3y1y3y2y0y2y1y3y1y010xyMealy型狀態(tài)表yn+1/z(次態(tài)/輸出)y2/0y0/1y3y1/0y3/0y2y0/0y2/0y1y3/1y1/0y010xyyn+1(次態(tài))Moore型狀態(tài)表y2y1y0y311y0y30y3y20y2y10y1y0z0xy4.1.3時(shí)序電路的描述方法Moore型的特殊情況：無(wú)外部輸出，此時(shí)，電路的現(xiàn)態(tài)看作電路的輸出注意：次態(tài)的改變?cè)跁r(shí)鐘脈沖到來(lái)時(shí)才發(fā)生的！而輸出則是隨次態(tài)和輸入改變而改變！2、狀態(tài)圖State-diagramsy0y1y2y30/01/00/00/00/11/01/01/1(a)Mealy型狀態(tài)圖y0/0x(b)Moore型狀態(tài)圖y1/0y2/0y3/1xxxxxxxMealy型電路的讀表（或圖）的次序是：現(xiàn)態(tài)yn→

輸入x

→

輸出z

→

次態(tài)yn+1Moore型電路的讀表（或圖）的次序是：現(xiàn)態(tài)yn→

輸出z

→

輸入x

→

次態(tài)yn+14.2存儲(chǔ)元件——觸發(fā)器（flip-flop）

時(shí)序邏輯電路中使用的存儲(chǔ)單元通常采用觸發(fā)器，它是能存儲(chǔ)一位（bit）信息的二進(jìn)制單元，其特點(diǎn)是：⑴有兩個(gè)穩(wěn)定狀態(tài)，分別表示存儲(chǔ)0或1。⑵在一定的觸發(fā)信號(hào)作用下，它可從一個(gè)穩(wěn)態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)態(tài)。

作用：每個(gè)觸發(fā)器可保存一位二進(jìn)制數(shù)，對(duì)應(yīng)一個(gè)狀態(tài)變量。每個(gè)觸發(fā)器有兩個(gè)互反的輸出端Q和/Q，

分別被稱(chēng)為：1態(tài)(Q=1，/Q=0)0態(tài)(Q=0，/Q=1)

觸發(fā)器翻轉(zhuǎn)前的狀態(tài)稱(chēng)為現(xiàn)態(tài)Qn

(Q)，

翻轉(zhuǎn)后的狀態(tài)稱(chēng)為次態(tài)Qn+1。輸入和輸出之間的邏輯關(guān)系是：（1）S及R都是低有效，因此當(dāng)S＝R＝1時(shí)，電路輸出保持不變；（2）當(dāng)S及R同時(shí)有效時(shí)，即均為0，是不允許的；（3）R=0、S=1時(shí)，觸發(fā)器置為0狀態(tài)；（4）R=1、S=0時(shí)，觸發(fā)器置為1狀態(tài)；4.2.1基本R-S觸發(fā)器&&SRQ/Q由與非門(mén)構(gòu)成的具有低有效置位及復(fù)位輸入端的電路。SRQQn+1000d001d010101111000101011001111&&SRQ/Q①電路圖②次態(tài)真值表Q11010101d00Qn+1SR③功能表1010110100011d001dSRQ④卡諾圖⑤次態(tài)方程Qn+1=S+RQ約束條件：S+R=1/S/RQQSRQQ⑥邏輯符號(hào)基本R-S觸發(fā)器也可以用“或非”門(mén)構(gòu)成一對(duì)或非門(mén)組成的S-R觸發(fā)器Q/Q≥1≥1RSSRQQSR11邏輯符號(hào)SRQQn+1000000110100011010011011110d111dSRQn+100Q01010111d00011110000d1110d1次態(tài)真值表功能表SRQ次態(tài)方程Qn+1=S+R?Q約束條件：S?R=0卡諾圖4.2.2時(shí)鐘控制R-S觸發(fā)器問(wèn)題：

R-S觸發(fā)器的輸入端信號(hào)在任何時(shí)刻都影響輸出，但在實(shí)際工作中，常常要求鎖存器按一定的時(shí)鐘節(jié)拍工作，其它時(shí)間無(wú)論輸入如何變化，觸發(fā)器仍保持原來(lái)的狀態(tài)不變解決方案：用時(shí)鐘脈沖控制觸發(fā)器狀態(tài)變化的時(shí)刻；輸入信號(hào)確定觸發(fā)器狀態(tài)變化后的值用與非門(mén)實(shí)現(xiàn)的電路Q(chēng)/Q&S時(shí)鐘R&&&時(shí)鐘：按一定時(shí)間間隔重復(fù)出現(xiàn)的脈沖串&&RSQ/Q&&CSRQQCSRCQ/Q001保持不變0110110110111dddd0保持不變功能表可以看出，帶時(shí)鐘控制R-S

觸發(fā)器在時(shí)鐘信號(hào)為1時(shí)，其真值表和卡諾圖與“或非”門(mén)構(gòu)成的R-S觸發(fā)器是完全一樣的。其次態(tài)方程也是：

Qn+1=S+R?Q

約束條件：S?R=0時(shí)鐘控制R-S觸發(fā)器的工作過(guò)程(1)：初態(tài)：Q=0SRCQ/QQ/QSCR電路圖&&&&時(shí)鐘控制R-S觸發(fā)器的工作過(guò)程(2)：SRCQ/QQ/QSCR電路圖&&&&時(shí)鐘控制R-S觸發(fā)器的工作過(guò)程(3)：SRCQ/QQ/QSCR電路圖&&&&時(shí)鐘控制R-S觸發(fā)器的工作過(guò)程(4)：SRCQ/QQ/QSCR電路圖&&&&時(shí)鐘控制R-S觸發(fā)器的工作過(guò)程(5)：SRCQ/QQ/QSCR電路圖&&&&時(shí)鐘控制R-S觸發(fā)器的工作過(guò)程(6)：SRCQ/QQ/QSCR電路圖&&&&時(shí)鐘控制R-S觸發(fā)器解決了觸發(fā)器工作定時(shí)控制的問(wèn)題，而且結(jié)構(gòu)簡(jiǎn)單，但在實(shí)際應(yīng)用中仍存在問(wèn)題。主要有兩個(gè)缺點(diǎn)：（1）輸入信號(hào)仍然存在約束條件：RS=0；（2）可能出現(xiàn)“空翻”現(xiàn)象：在時(shí)鐘脈沖有效期間，輸入信號(hào)的隨意變化，仍然會(huì)造成觸發(fā)器的狀態(tài)的不穩(wěn)定和系統(tǒng)工作的混亂，除非輸入信號(hào)在脈沖有效期間嚴(yán)格保持穩(wěn)定?！翱辗保涸谕粋€(gè)時(shí)鐘脈沖作用期間，觸發(fā)器的狀態(tài)發(fā)生兩次或兩次以上變化的現(xiàn)象。4.2.3D觸發(fā)器

R-S觸發(fā)器由于能夠獨(dú)立地控制復(fù)位端及置位端，因此，它可應(yīng)用在根據(jù)某些條件置位而在某些條件下復(fù)位的場(chǎng)所，但這需要置位復(fù)位二根輸入線。在實(shí)際工作中經(jīng)常需要簡(jiǎn)單地存儲(chǔ)一位二進(jìn)制，這時(shí)應(yīng)用D鎖存器更方便些。用時(shí)鐘控制S-R觸發(fā)器稍稍改動(dòng)就可以構(gòu)成D觸發(fā)器，如右圖。由于C=1時(shí)：

S＝DR＝D因此S端及R端不會(huì)出現(xiàn)同時(shí)為1

的情況。(a)用與非門(mén)實(shí)現(xiàn)D觸發(fā)器&&DQ/Q&&C（S）（R）D觸發(fā)器的特性：(b)功能表(c)次態(tài)真值表(d)簡(jiǎn)化的次態(tài)真值表DQCQ(f)邏輯符號(hào)CDQ/Q10110d0110保持不變DQQn＋1000110110011DQn＋10101(e)次態(tài)方程

Qn＋1=D

D觸發(fā)器的工作過(guò)程(1)：DCQCDQ/Q10110d0110保持不變&&DQ/Q&&C（S）（R）D觸發(fā)器的工作過(guò)程(2)：DCQCDQ/Q10110d0110保持不變&&DQ/Q&&C（S）（R）D觸發(fā)器的工作過(guò)程(3)：DCQCDQ/Q10110d0110保持不變&&DQ/Q&&C（S）（R）D觸發(fā)器的工作過(guò)程(4)：DCQCDQ/Q10110d0110保持不變&&DQ/Q&&C（S）（R）D觸發(fā)器的工作過(guò)程(5)：DCQCDQ/Q10110d0110保持不變&&DQ/Q&&C（S）（R）D觸發(fā)器的工作過(guò)程(6)：DCQCDQ/Q10110d0110保持不變&&DQ/Q&&C（S）（R）D觸發(fā)器的工作過(guò)程(7)：DCQCDQ/Q10110d0110保持不變&&DQ/Q&&C（S）（R）D觸發(fā)器的工作過(guò)程(8)：DCQCDQ/Q10110d0110保持不變&&DQ/Q&&C（S）（R）D觸發(fā)器小結(jié)③次態(tài)真值表④簡(jiǎn)化的次態(tài)真值表⑤次態(tài)方程：

Qn+1=D①電路圖DQQn＋1000110110011DQn＋10101DQCQ⑥邏輯符號(hào)DQ10110010②功能表CDQ/Q10110d0110保持不變&&DQ/Q&&C（S）（R）維持阻塞D觸發(fā)器D觸發(fā)器要求：在控制(時(shí)鐘)輸入CLK有效期間內(nèi)，輸入數(shù)據(jù)D穩(wěn)定不變。由于上述D觸發(fā)器仍存在“空翻”線性，因而提出了維持阻塞D觸發(fā)器。3246Q/QSDRDCLKDabc51置0維持線置1維持線置0阻塞線維持阻塞D觸發(fā)器的功能分析3246Q/QSDRDCLKDabc51置0維持線置1維持線置0阻塞線S1S2S3S4異步置數(shù)（不管CLK是否到來(lái)均有效）：RD：置0SD：置1CLK上升沿：接收D此時(shí)的信號(hào)送入觸發(fā)器其它時(shí)間：觸發(fā)器狀態(tài)保持不變維持阻塞D觸發(fā)器的工作過(guò)程(1)：初態(tài)Q=0CLKDQ3246Q/QSDRDCLKDabc51置0維持線置1維持線置0阻塞線置1阻塞線維持阻塞D觸發(fā)器的工作過(guò)程(2)：CLKDQ3246Q/QSDRDCLKDabc51置0維持線置1維持線置0阻塞線置1阻塞線維持阻塞D觸發(fā)器的工作過(guò)程(3)：CLKDQ3246Q/QSDRDCLKDabc51置0維持線置1維持線置0阻塞線置1阻塞線維持阻塞D觸發(fā)器的工作過(guò)程(4)：CLKDQ3246Q/QSDRDCLKDabc51置0維持線置1維持線置0阻塞線置1阻塞線維持阻塞D觸發(fā)器的工作過(guò)程(5)：CLKDQ3246Q/QSDRDCLKDabc51置0維持線置1維持線置0阻塞線置1阻塞線維持阻塞D觸發(fā)器的工作過(guò)程(6)：CLKDQ3246Q/QSDRDCLKDabc51置0維持線置1維持線置0阻塞線置1阻塞線維持阻塞D觸發(fā)器的工作過(guò)程(7)：CLKDQ3246Q/QSDRDCLKDabc51置0維持線置1維持線置0阻塞線置1阻塞線維持阻塞D觸發(fā)器的工作過(guò)程(8)：CLKDQ3246Q/QSDRDCLKDabc51置0維持線置1維持線置0阻塞線置1阻塞線維持阻塞D觸發(fā)器小結(jié)DQn+10011c.次態(tài)真值表d.次態(tài)方程：

Qn+1=DDQa.前沿觸發(fā)D觸發(fā)器DQQ>CLKPRCLR01001101

DCLKQQn+10↑011↑10d0

保持不變d1

保持不變b.功能表4.2.4J-K觸發(fā)器在時(shí)鐘控制S-R觸發(fā)器的使用過(guò)程中不允許S、R輸入同時(shí)有效，這給應(yīng)用帶來(lái)不便。J-K觸發(fā)器利用輸出Q及/Q不會(huì)同時(shí)為1或0這一特性，將輸入J、K先分別同/Q及Q“相與”后再輸入到主觸發(fā)器的S及R輸入端，從而保證主觸發(fā)器的S及R端不會(huì)同時(shí)有效，見(jiàn)圖。時(shí)鐘未到來(lái)時(shí)，觸發(fā)器狀態(tài)保持不變；時(shí)鐘到來(lái)時(shí)，J、K控制觸發(fā)器的狀態(tài)。(a)電路圖J-K觸發(fā)器的特性：(b)次態(tài)真值表(d)簡(jiǎn)化的次態(tài)真值表(f)次態(tài)方程Qn＋1=J?Q+K?QJKCQ/Qdd0000010100110

保持不變

保持不變置0置1

變反（c）功能表JKQn＋100011011Q01QJKQQn＋100000101001110010111011101001110000111100001111001JKQ(e)卡諾圖

上述J-K觸發(fā)器未能解決“空翻”問(wèn)題，不僅要求時(shí)鐘脈沖寬度要求非?？量?，而且要求時(shí)鐘脈沖有效期間輸入信號(hào)穩(wěn)定。所以實(shí)際應(yīng)用中使用的是一種主從J-K觸發(fā)器。主從JK觸發(fā)器邏輯圖&&G5G6Q’Q’??&&JCPK?G7G8&&G1G2QQ??&&S’R’?G3G41?G9CP’??主從J-K觸發(fā)器的工作原理CLK沒(méi)到來(lái)：主觸發(fā)器被封鎖，主從J-K觸發(fā)器的狀態(tài)不變CLK到來(lái)：上升沿：接收輸入信號(hào)并暫存到主觸發(fā)器；從觸發(fā)器被封鎖下降沿：主觸發(fā)器的狀態(tài)送入從觸發(fā)器，整個(gè)觸發(fā)器變到新的狀態(tài)；主觸發(fā)器被封鎖，不受輸入信號(hào)變化的影響前沿采樣，后沿定局無(wú)約束、無(wú)空翻、功能較全主從J-K觸發(fā)器工作過(guò)程時(shí)序圖：

（前沿采樣，后沿定局）JQQ’時(shí)序圖KC主從J-K觸發(fā)器的邏輯符號(hào)：

當(dāng)J＝K＝0時(shí)，觸發(fā)器處于保持狀態(tài)，而當(dāng)J＝K＝1時(shí)，Qn＋1＝/Q.觸發(fā)器具有計(jì)數(shù)功能。為使觸發(fā)器穩(wěn)定工作，要求觸發(fā)脈沖的最小寬度需大于主觸發(fā)器的狀態(tài)轉(zhuǎn)換穩(wěn)定時(shí)間，即大于2個(gè)門(mén)的傳輸時(shí)間；觸發(fā)脈沖的時(shí)間間隔（即觸發(fā)脈沖的0電平的持續(xù)時(shí)間）要大于4個(gè)門(mén)的延遲。時(shí)鐘端的小圓圈表示觸發(fā)器狀態(tài)的改變是在時(shí)鐘脈沖后沿產(chǎn)生的。為了使觸發(fā)器預(yù)先置于某一初始狀態(tài)，在電路中還設(shè)置了一個(gè)直接置位端SD及直接復(fù)位端RD，邏輯符號(hào)JCLKKSDQRDQ4.2.5T觸發(fā)器

TFlip-flop

J-K觸發(fā)器的J端和K端連接起來(lái)，作為一個(gè)輸入端，并用符號(hào)T表示，構(gòu)成T觸發(fā)器。時(shí)鐘未到來(lái)時(shí)，觸發(fā)器狀態(tài)保持不變；時(shí)鐘到來(lái)時(shí)，T控制觸發(fā)器的狀態(tài)(T=J=K)：Qn＋1=T?Q+T?Q4.2.5T觸發(fā)器

TFlip-flop

T觸發(fā)器是一個(gè)計(jì)數(shù)觸發(fā)器，其功能為：當(dāng)T輸入端為1時(shí)，每來(lái)一個(gè)計(jì)數(shù)脈沖CLK，輸出就變反一次。（利用邊沿觸發(fā)J-K觸發(fā)器組成的T觸發(fā)器）（a）邏輯符號(hào)

T

Q

CLK>Q（c）功能表(b)次態(tài)真值表TQQn＋1000110110110TQn＋101保持不變變反Qn＋1=T?Q+T?Q(e)次態(tài)方程上述T觸發(fā)器同樣存在“空翻”和脈沖寬度苛刻的問(wèn)題，這是計(jì)數(shù)器所不允許的。所以實(shí)際應(yīng)用中使用的是集成T觸發(fā)器，通常采用主從結(jié)構(gòu)或者增加維持阻塞功能。CLKTSDQRDQ4.3同步時(shí)序電路的分析方法

ClockedSynchronousCircuitAnalysisMethods時(shí)序電路的分析是根據(jù)邏輯電路圖得到反映時(shí)序電路工作特性的狀態(tài)表及狀態(tài)圖，以分析電路的工作過(guò)程和輸入輸出之間的關(guān)系。常用方法有兩種：1.列表法的一般步驟：（1）根據(jù)給定電路，列出激勵(lì)函數(shù)及輸出函數(shù)表達(dá)式：激勵(lì)函數(shù)=G(輸入，現(xiàn)態(tài))

Mealy型輸出=F(輸入，現(xiàn)態(tài))

Moore型輸出=F(現(xiàn)態(tài))

（2）根據(jù)激勵(lì)函數(shù)、輸出函數(shù)、觸發(fā)器的次態(tài)方程，建立狀態(tài)轉(zhuǎn)移真值表（輸入、現(xiàn)態(tài)=>激勵(lì)、輸出；現(xiàn)態(tài)、激勵(lì)=>次態(tài)）同步時(shí)序電路的分析方法(續(xù))（3）每一個(gè)狀態(tài)分配一個(gè)狀態(tài)名，從而得到電路的狀態(tài)輸出表（可省）。（4）根據(jù)狀態(tài)輸出表，畫(huà)出狀態(tài)圖。（5）描述電路特性，確定電路的邏輯功能。下面結(jié)合實(shí)例，對(duì)上述步驟作具體說(shuō)明。1.驅(qū)動(dòng)方程和輸出方程例1:分析如圖所示電路的邏輯功能2.建立狀態(tài)轉(zhuǎn)移真值表000001010011100101110111

D2D10000010010101010Q2Q1n+1n+100011011000001010011011011001001011101110000010000000101001110101010100101110111XQ2Q1

Q2n+1Q1n+1/Z3.狀態(tài)轉(zhuǎn)換表000001010011100101110111

D2D10000010010101010Q2Q1n+1n+100011011000001010011011011001001011101110000010000000101001110101010100101110111XQ2Q1

4.狀態(tài)轉(zhuǎn)換圖Q2Q1Q2n+1Q1n+1/Z101序列監(jiān)測(cè)器輸出波形圖Q1Q25.功能分析Q2n+1Q1n+1/Z2.代數(shù)分析法的一般步驟：（1）根據(jù)給定電路，列出激勵(lì)函數(shù)及輸出函數(shù)表達(dá)式：

激勵(lì)函數(shù)=G(輸入，現(xiàn)態(tài))

Mealy型輸出=F(輸入，現(xiàn)態(tài))

Moore型輸出=F(現(xiàn)態(tài))（2）把激勵(lì)函數(shù)表達(dá)式帶入觸發(fā)器的次態(tài)方程，得到電路的次態(tài)方程組；（3）根據(jù)次態(tài)方程組、輸出函數(shù)表達(dá)式填寫(xiě)二進(jìn)制狀態(tài)輸出表；（4）每一個(gè)狀態(tài)分配一個(gè)字母狀態(tài)名，從而得到狀態(tài)輸出表。（5）根據(jù)狀態(tài)輸出表，畫(huà)出狀態(tài)圖。（6）電路特性描述，確定電路的邏輯功能。下面結(jié)合實(shí)例，對(duì)上述步驟作具體說(shuō)明。例2分析圖6-7所示同步時(shí)序電路的邏輯功能。解：①

求輸出方程和激勵(lì)方程。

②求狀態(tài)方程。

③列狀態(tài)表，畫(huà)狀態(tài)圖。④畫(huà)波形圖。設(shè)Q1Q0的初始狀態(tài)為00，輸入變量X的波形如圖6-10第二行所示。⑤邏輯功能分析。從以上分析可以看出，當(dāng)外部輸入X=0時(shí)，狀態(tài)轉(zhuǎn)移按00→01→10→11→00→…規(guī)律變化，實(shí)現(xiàn)模4加法計(jì)數(shù)器的功能；當(dāng)X=1時(shí)，狀態(tài)轉(zhuǎn)移按00→11→10→01→00→…規(guī)律變化，實(shí)現(xiàn)模4減法計(jì)數(shù)器的功能。所以，該電路是一個(gè)同步模4可逆計(jì)數(shù)器。X為加/減控制信號(hào)，Z為借位輸出。例3分析如圖所示電路的特性。QDCKQQDCKQDCKQQDCK.......CLKQ1D4D3D2

D12D11Q4Q3/Q4Q2/Q1

&

&分析步驟如下：（1）列出激勵(lì)函數(shù)及輸出函數(shù)表達(dá)式：

D4=Q3D3=Q2D2=Q1D1=D11?D12=Q4Q3Q1=Q4Q3+Q4Q1

電路的輸出函數(shù)為：Q4、Q3、Q2、

Q1。（2）列出狀態(tài)變量的次態(tài)方程組：Q4n+1=D4=Q3Q3n+1=D3=Q2Q2n+1=D2=Q1Q1n+1=D1=D11?D12=Q4Q3+Q4Q1(3)

列出電路次態(tài)真值表表(a)（4）設(shè)狀態(tài) 0000=S0

0001=S10010=S2

???1111=S15

代入左表中，得到狀態(tài)表(b)Q4Q3Q2Q1Q4n+1Q3n+1Q2n+1Q1n+100000001001000110100010101100111100010011010101111001101111011110001001101010111100011011100111100000010010001101000101011001110（5）狀態(tài)圖(c)表(b)狀態(tài)表S0S1(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14表(b)狀態(tài)表S0S3S1(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14表(b)狀態(tài)表S0S7S3S1(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14表(b)狀態(tài)表S0S15S7S3S1(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14表(b)狀態(tài)表S0S15S7S14S3S1(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14表(b)狀態(tài)表S0S15S7S14S3S12S1(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14表(b)狀態(tài)表S0S15S7S14S3S12S1S8(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14表(b)狀態(tài)表S0S15S7S14S3S12S1S8(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14表(b)狀態(tài)表S0S15S7S14S3S12S1S8(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14S2S5S11S6表(b)狀態(tài)表S0S15S7S14S3S12S1S8(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14S2S5S11S6S4表(b)狀態(tài)表S0S15S7S14S3S12S1S8(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14S2S5S9S11S6S4表(b)狀態(tài)表S0S15S7S14S3S12S1S8(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14S2S5S9S11S6S10S4表(b)狀態(tài)表S0S15S7S14S3S12S1S8(c)狀態(tài)圖Q4Q3

Q2Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14S2S5S9S11S6S10S4S13(5)電路特性描述：該電路共有16個(gè)狀態(tài)。只要電路的初始態(tài)為狀態(tài)圖閉合環(huán)中某一狀態(tài)，在時(shí)鐘脈沖作用下，電路將按箭頭所指方向在閉合環(huán)中8個(gè)狀態(tài)間循環(huán)。這是一個(gè)模8步進(jìn)碼計(jì)數(shù)器。時(shí)鐘脈沖就是計(jì)數(shù)信號(hào)，這8個(gè)狀態(tài)稱(chēng)為“有效序列”。在閉環(huán)以外的8個(gè)狀態(tài)稱(chēng)為“無(wú)效序列”。這種電路稱(chēng)為格雷碼計(jì)數(shù)器或

Johnson計(jì)數(shù)器，也叫“自恢復(fù)扭環(huán)移位寄存器”。如果將電路改動(dòng)為：D11=D12=Q4，電路就成了單純的扭環(huán)移位寄存器，如圖所示：QDCKQQDCKQDCKQQDCKCLKQ1D4D3D2

D1Q4Q3/Q4Q2狀態(tài)圖如圖所示。圖(a)中的狀態(tài)循環(huán)符合格雷碼編碼，故為有效序列；而圖(b)中狀態(tài)循環(huán)為無(wú)效序列。無(wú)效序列也是一個(gè)獨(dú)立的閉合環(huán)。若電路一旦進(jìn)入無(wú)效序列就無(wú)法退出，此現(xiàn)象稱(chēng)為“掛起”。00001111011111100011110000011000(a)有效序列00101101011010101011010001011001(b)無(wú)效序列4.4同步時(shí)序電路的設(shè)計(jì)

Synchronous–circuitDesign同步時(shí)序電路分析與設(shè)計(jì)的比較：邏輯電路圖邏輯表達(dá)式二進(jìn)制狀態(tài)表狀態(tài)圖狀態(tài)表功能特性描述分析過(guò)程設(shè)計(jì)過(guò)程1、建立原始狀態(tài)圖和狀態(tài)表2、狀態(tài)化簡(jiǎn)求得最簡(jiǎn)狀態(tài)表3、狀態(tài)編碼求得二進(jìn)制狀態(tài)表4、選擇觸發(fā)器，確定激勵(lì)函數(shù)和輸出函數(shù)5、畫(huà)出邏輯電路圖4.4.1建立原始狀態(tài)圖(表)

SequencerecognizerStateDiagram(Table)建立原始狀態(tài)表的關(guān)鍵是確定以下三個(gè)問(wèn)題：

1、所描述的電路應(yīng)包括多少狀態(tài)？

2、狀態(tài)之間的轉(zhuǎn)換關(guān)系如何？

3、輸入、輸出情況如何？設(shè)計(jì)要求：只求正確，不求最簡(jiǎn)。設(shè)計(jì)方法：

1、起點(diǎn)——假設(shè)初態(tài)；

2、輸入信號(hào)為n位，則每個(gè)狀態(tài)發(fā)出2n條帶箭頭線；

3、直到不再有新的狀態(tài)出現(xiàn)。例1

設(shè)計(jì)一個(gè)“1101”序列檢測(cè)器。當(dāng)輸入x連續(xù)出現(xiàn)“1101”(或在出現(xiàn)“1101”后，x一直保持為1)時(shí)，輸出Z=1；否則Z=0。S1S1101/00/01/10/01/00/00/01/00/01/1S11S0S11011、畫(huà)出原始狀態(tài)圖2、寫(xiě)出原始狀態(tài)表01S0S0/0S1/0S1S0/0S11/0S11S110/0S11/0S110S0/0S1101/1S1101S0/0S1101/1xy例2

設(shè)計(jì)一個(gè)8421碼序列檢測(cè)器。輸入

x為串行輸入8421碼，先輸入高位，后輸入低位，每4位一組進(jìn)行檢測(cè)。當(dāng)輸入為8421碼時(shí)，輸出Z=1；否則Z=0。S0S000S00SINITS10S1S01S001S010S011S11S100S101S110S1110/00/00/00/11/11/01/00/01/00/11/10/11/10/11/10/11/10/01/00/01/00/01/00/01/00/01/00/01/01/0例3

設(shè)計(jì)一個(gè)五進(jìn)制可逆計(jì)數(shù)器。當(dāng)輸入x為0

時(shí)，加1

計(jì)數(shù)；x為1

時(shí)，減1

計(jì)數(shù)。1、畫(huà)出原始狀態(tài)圖S0S1S4S3S20/00/00/00/00/11/01/01/01/01/12、寫(xiě)出原始狀態(tài)表01S0S1/0S4/1S1S2/0S0/0S2S3/0S1/0S3S4/0S2/0S4S0/1S3/0xy例4設(shè)計(jì)一個(gè)用于引爆控制的同步時(shí)序電路，該電路有一個(gè)輸入端x和一個(gè)輸出端Z。平時(shí)輸入x始終為0，一旦需要引爆，則從x連續(xù)輸入4個(gè)1信號(hào)(不被0間斷)，電路收到第四個(gè)1后在輸出端Z產(chǎn)生一個(gè)1信號(hào)點(diǎn)火引爆，該電路連同引爆裝置一起被炸

毀。試建立該電路狀態(tài)圖和狀態(tài)表。1、畫(huà)出原始狀態(tài)圖S1dS3S21/02、寫(xiě)出原始狀態(tài)表d

/1d

/0S3S3/0d/0S2S2/0d

/0S1S1/0S0/0S010xy1/01/01/10/0S04.4.2狀態(tài)化簡(jiǎn)

SimplificationtheStates完全給定同步時(shí)序電路狀態(tài)表的化簡(jiǎn)

1、等效的概念

⑴

狀態(tài)等效(StateEquivalence)

設(shè)：S1

和S2

是完全給定時(shí)序電路M1和M2(M1和M2可以是同一個(gè)電路)的兩個(gè)狀態(tài)，作為初態(tài)同時(shí)加入任意輸入序列，所產(chǎn)生的輸出序列完全一致，則狀態(tài)

S1和S2是等效(或等價(jià))的，稱(chēng)S1和S2

是等效對(duì)，記為

(S1，S2)。等效狀態(tài)可以合并為一個(gè)狀態(tài)。即：(S1，S2)→S⑵等效的傳遞性Transitivity如果有狀態(tài)S1和S2等效，狀態(tài)S2和S3等效，則狀態(tài)S1和S3也等效，記為：

(S1，S2)，(S2，S3)→(S1，S3)

⑶等效類(lèi)EquivalencePartition

所含狀態(tài)都可以相互構(gòu)成等效對(duì)的等效狀態(tài)的集合，稱(chēng)為等效類(lèi)。即：(S1，S2，S3)→(S1，S2)(S2，S3)(S1，S3)(S1，S2)(S2，S3)(S1，S3)→(S1，S2，S3)

⑷最大等效類(lèi)在一個(gè)原始狀態(tài)表中，不能被其他等效類(lèi)所包含的等效類(lèi)稱(chēng)為最大等效類(lèi)。等效對(duì)的判斷標(biāo)準(zhǔn)在輸入的各種取值組合下，同時(shí)滿足：條件1：它們的輸出完全相同。條件2：它們的次態(tài)滿足下列條件之一：①次態(tài)相同②次態(tài)交錯(cuò)③次態(tài)維持④后續(xù)狀態(tài)等效⑤次態(tài)循環(huán)等效關(guān)系判斷條件的說(shuō)明1/00/0①次態(tài)相同0/01/11/10/01/1②次態(tài)交錯(cuò)S1S2S3S41/00/0S1,S2S30/01/0S4S1S2S3S1,S2S30/0等效關(guān)系判斷條件的說(shuō)明0/01/11/10/01/1③次態(tài)維持S1S2S3S1,S2S30/00/00/01/11/11/01/00/10/10/00/01/11/10/10/01/11/00/1④后繼狀態(tài)等效S1S2S3S4S5S1S2S51/0S3,S4S1,S2S3,S4S5等效關(guān)系判斷條件的說(shuō)明0/01/10/11/10/01/00/00/01/11/11/00/10/1⑤次態(tài)循環(huán)S1S2S3S4S5S5,S6S3,S4S60/00/01/11/11/0S1,S2圖中次態(tài)的等效依賴(lài)關(guān)系(S1,S2)(S5,S6)(S3,S4)2、狀態(tài)化簡(jiǎn)（1）觀察法：根據(jù)前面給出的等效關(guān)系的判斷標(biāo)準(zhǔn)，直接對(duì)原始狀態(tài)表中的各個(gè)狀態(tài)進(jìn)行觀察，找出等效對(duì)進(jìn)行合并，從而求出最簡(jiǎn)狀態(tài)表。

具體過(guò)程：①觀察原始狀態(tài)表中的輸出部分，找出輸出完全相同的那些現(xiàn)態(tài)；②進(jìn)一步觀察這些現(xiàn)態(tài)的次態(tài)是否滿足等效對(duì)判斷條件2中列出的五個(gè)情況之一。

例子見(jiàn)書(shū)P119-120例4.9、例4.10

（2）利用隱含表進(jìn)行狀態(tài)化簡(jiǎn)例化簡(jiǎn)下圖所示的原始狀態(tài)表y

x00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0yn+1/z⑴畫(huà)隱含表(缺頭少尾表)BCDEFGHABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy⑵進(jìn)行順序比較ABB×CDEFGHABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較

ACB×C×DEFGHABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較ADB×C×DAFBDEFGHABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出相同比較次態(tài)⑵進(jìn)行順序比較AEB×C×DAFBDE×FGHABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較AFB×C×DAFBDE×F√GHABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出相同次態(tài)滿足：次態(tài)交錯(cuò)、次態(tài)維持⑵進(jìn)行順序比較AGB×C×DAFBDE×F√GAFDGHABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出相同比較次態(tài)⑵進(jìn)行順序比較AHB×C×DAFBDE×F√GAFDGH×ABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較

BCB×C×AFDAFBDE×F√GAFDGH×ABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出相同比較次態(tài)⑵進(jìn)行順序比較

BDB×C×AFDAFBD×E×F√GAFDGH×ABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較BEB×C×AFDAFBD×E×AFDFF√GAFDGH×ABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出相同比較次態(tài)⑵進(jìn)行順序比較BFB×C×AFDAFBD×E×AFDFF√×GAFDGH×ABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較BGB×C×AFDAFBD×E×AFDFF√×GAFDG×H×ABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較

BHB×C×AFDAFBD×E×AFDFF√×GAFDG×H×AFBCABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較

CDB×C×AFDAFBD××E×AFDFF√×GAFDG×H×AFBCABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較

CEB×C×AFDAFBD××E×AFDFDFF√×GAFDG×H×AFBCABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出相同比較次態(tài)⑵進(jìn)行順序比較CFB×C×AFDAFBD××E×AFDFDFF√××GAFDG×H×AFBCABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較CGB×C×AFDAFBD××E×AFDFDFF√××GAFDG××H×AFBCABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較CHB×C×AFDAFBD××E×AFDFDFF√××GAFDG××H×AFBCBCABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出相同比較次態(tài)⑵進(jìn)行順序比較

DEB×C×AFDAFBD××E×AFDFDF×F√××GAFDG××H×AFBCBCABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較

DFB×C×AFDAFBD××E×AFDFDF×F√××BDGAFDG××H×AFBCBCABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出相同比較次態(tài)⑵進(jìn)行順序比較DGB×C×AFDAFBD××E×AFDFDF×F√××BDGAFDG××AFBGH×AFBCBCABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出相同比較次態(tài)⑵進(jìn)行順序比較DHB×C×AFDAFBD××E×AFDFDF×F√××BDGAFDG××AFBGH×AFBCBC×ABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy輸出不同⑵進(jìn)行順序比較

EFB×C×AFDAFBD××E×AFDFDF×F√××BD×GAFDG××AFBGH×AFBCBC×ABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy⑵進(jìn)行順序比較EGB×C×AFDAFBD××E×AFDFDF×F√××BD×GAFDG××AFBG×H×AFBCBC×ABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy⑵進(jìn)行順序比較

EHB×C×AFDAFBD××E×AFDFDF×F√××BD×GAFDG××AFBG×H×AFBCBC×BCDFABCDEFG00011011AD/0D/0F/0A/0BC/1D/0E/1F/0CC/1D/0E/1A/0DD/0B/0A/0F/0EC/1F/0E/1A/0FD/0D/0A/0F/0GG/0G/0A/0A/0HB/1D/0E/1A/0xy⑵進(jìn)行順序比較FGB×C×AFDAFBD××E×AFDFDF×F√××BD×GAFDG××AFBG×AFDGH×AFBCBC×BCDFABCDEFG00011011AD