計算機組成原理第4章作業(yè)答案課件

存儲器習題參考答案1.解釋概念：

主存：主存儲器的簡稱，主要特點是可以和CPU直接交換信息。(P70)輔存：輔助存儲器的簡稱，是主存儲器的后援存儲器，用來存放當前暫時不用的程序和數(shù)據(jù)，它不能與

CPU直接交換信息。(P70)

Cache：高速緩沖存儲器，用在主存和CPU之間使兩者速度更好地匹配。(P71)RAM：隨機存儲器，是一種可讀/

ROM：只讀存儲器，是能對其

存儲的內(nèi)容讀出，而不能對其重新寫入的存儲器。這種存儲器一旦存入了原始信息后，在程序執(zhí)行的過程中，只能將內(nèi)部信息讀出，而不能隨意重新寫入新的信息去改變原始信息。(P69)

PROM：是可以實現(xiàn)一次性編程的只讀存儲器。(P89)

EPROM：是一種可擦除可編程

只讀存儲器。它可以由用戶對其快，接近于Cac而尋址空間和位價卻接近于主存。主存—輔存層次在存儲（物理地址空間虛擬地址空間（邏輯地址空間）編程，當程序運行時，再由軟、硬件自動配合完成=160Mb/s=20MB/s=5MW/s注意字長（32位）不是16位。（注：本題的兆單位來自時0?1

?2

?3……按字4

節(jié)編?址5時的?6主存?7配圖如下：……

……

……字地址

HB—————字節(jié)地址—————LB?0?4?8……

65532

65533

65534

65535655282K×8：16K×32

/2K

×

8

=8×4=32片4K×4：16K×32

/4K

×

4

=4×8=32片集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進行刷新；分散式：在每個讀/寫周時=2ms/256行=0.0078125ms

=7.8125μs即：每7.8125μs刷新一行。分散2ms內(nèi)可重復刷新遍數(shù)=2ms/51.2μs≈39遍8位=

512K位=219位；思路：如要滿足地址線少，片字長越長，引腳數(shù)越多。片字數(shù)、片位數(shù)均按2的冪變化。結論：如果滿足地址線有幾片RAM芯片共有多少片

RAM？CPU如何選擇各（4）總片數(shù)=128片；板地（址5片）地C址PU通過片內(nèi)最地高址3位地址譯3

碼選3

板，次高123位地址譯17 15

1412

11電平為讀，低電平為寫）?，F(xiàn)的芯片，畫出CPU和存儲芯片的連接圖。要求如下：（1）最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為A15

…

A12

A11…

A8A7 …

A4

A3

…

A00

0

0

0

0

0

0

0

0

00

0

0

0

0

0?…0

0

00

1

1

1

1

1

1?…最小4K×8位系統(tǒng)程序區(qū)相鄰12K×8位序區(qū)第二步，根據(jù)地址范圍的容量及其在計算機系統(tǒng)1中1的作1用，1

確1定最1小4KB最小系統(tǒng)程序區(qū)選擇2片4K×4位ROM；與其相鄰的12KB用戶?程用序戶程區(qū)選擇3片4K×8位RAM。第三步，分配CPU地址線。將?0CPU0的低012位1

地0址線0A101~A00與02片40K×4位R0OM和03片04K0×80位R0AM的地址線相連。第四步，形成片選信號。CPU和存儲器連接邏輯圖及片選邏輯：-MREQA15A14A13A12?7C41-3G82（A

3：-8G）2B?B?A+5VA11…A0CPUD7…D4?A4K1×1

4

…?4AK1×A104

…?4AK1×1A80

…?4AK1×1A80

…?A4K1×1A80

…ROM

ROM

RAM

RAM

RAM?D7

…?D3D4

…?D7D0

…?D7

D0…?D7

D0…-CS0-Y0-Y1-CS1G1?-Y2

?-Y-CS2-理由：字擴展需設計片選譯碼，較麻煩，而位擴展只需將數(shù)據(jù)線按位引出即可。本題如選用2K×8

ROM，則

RAM也應選2K×8的。否則片選要采用二級譯碼，實現(xiàn)較麻煩。當需要RAM、ROM等多種芯片混用時，應盡量選容量等外特性較為一致的芯片，以便于簡化連線。

2）應盡可能的避免使用二級譯

碼，以使設計簡練。但要注意在需；（ROM無讀/寫控制端）（1）用74138譯碼器畫，儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。（4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與接邏輯圖：D7?…D0-MREQA15A14A13CPU?A12?…A074138（3：8）?B?AC

-G2A-G2BG1+5VA12…8K×8

A0SRAMA12…8K×8

A0SRAMA12…8K×8

A0SRAMA12……8K×8A0SRAM?D07

…?D7 …

?D7D0

…

?D7D0

…?--CSY00-Y2-CS1…-CS2

-Y1…-Y7（2）每片RAM的地址0~81918192~1638316384~2457524576~3276732768~4095940960~49151A15

…

A12

A11

…A8…A7A0…A4

A3?0000000000000000?…0

00111111

11111110

01000000

0000000?…?00111111MREQ端錯連或短路；

3）該片的-CS端與地線錯連或短路；在此，假設芯片與譯碼行問到A13=1的對應空間中去。、1100001，檢查上述代碼是1100000糾錯如下：

P4=0，P2=1，P1=1，011表示第3位出錯。

1100001糾錯如下：解：本題中，只有訪=（63/4+1）T

=16.75T與常規(guī)存儲器的速度相比，加快了：（64-16.75）T

=47.25T因為C

che和理以及訪問機制不同（主存是按地址訪問，Cache是按內(nèi)容及地址訪問）。在全相聯(lián)映射方式下，設計主存地址格式。若存儲字長為32位，解：（1）/view14/M00/04/0E/wKh2Dl_A7r6AE4F0AAe字塊內(nèi)地址緩存字塊地址主存字塊標記7位9位2位塊內(nèi)地址緩存字塊地址9位2位（3）在四路組相聯(lián)映射方式下，緩存分2^9/4=2^7組，即q=7，則主存字塊標記在四路組相聯(lián)映射下為18-q-b=18-7-2=9位。組地址主存字塊標記

字塊內(nèi)地址9位7位2位（4）全相聯(lián)映射下主存字塊標記為18-b=18-2=1位。主存字塊標記

字塊內(nèi)地址16位2位（5）主存容量為256K字*32位=2^20B，得主存地址為20位。緩存容量為2K字*32位=2^13B。得/view14/M00/04/0E/wKh2Dl_A7r6AE4F0AAedjQQ_字塊內(nèi)地址主存字塊標記16位4位字塊內(nèi)地址緩存字塊地址主存字塊標記7位9位4位4800/(4800Cache-主存系統(tǒng)的平均訪問時間為：

30ns*96%+150ns*（1-96%）解：主存容量為4096*128字=2^19字，故主存字地址有19位。/view14/M00/04/0E/wKh2Dl_A7r6AE4F0AAedjQQ_組地址

字塊內(nèi)地址主存字塊標記8位4位4路組相7連位，設計一個四路組相聯(lián)映2（主存一次讀出一個字），并重復按此次序讀8次，問命中率是多少？（3）若Cache的速度是主出操作。當主存時，將主存0號字塊（0~7）調(diào)入/view14/M00/04/0E/wKh2?主存字

?Cache組地