基于FPGA的LCD12864液晶漢字顯示設(shè)計(jì) 及VHDL語(yǔ)言的應(yīng)用

本科畢業(yè)論文（設(shè)計(jì)）基于FPGA的LCD12864漢字顯示設(shè)計(jì)1、引言2、系統(tǒng)設(shè)計(jì)（包括設(shè)計(jì)任務(wù)和要求）3、結(jié)束語(yǔ)4、參考文獻(xiàn)5、致謝1引言1.1本設(shè)計(jì)的研究背景和研究目的LCD液晶顯示器是LiquidCrystalDisplay的簡(jiǎn)稱(chēng)，LCD的構(gòu)造是在兩片平行的玻璃當(dāng)中放置液態(tài)的晶體，兩片玻璃中間有許多垂直和水平的細(xì)小電線，透過(guò)通電與否來(lái)控制桿狀水晶分子改變方向，將光線折射出來(lái)產(chǎn)生畫(huà)面。比CRT要好的多，但是價(jià)錢(qián)較其它顯示器貴。FPGA是英文Field－ProgrammableGateArray的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。本課題主要任務(wù)是設(shè)計(jì)基于FPGA的LCD控制器，兼顧好程序的易用性，以方便之后模塊的移植和應(yīng)用。最后在FPGA上的任意位置顯示任意的16*16D的中文字符以及16*8的英文字符，另外要能根據(jù)輸入數(shù)據(jù)的變化同步變化LCD上顯示的內(nèi)容。同時(shí)要能將儲(chǔ)存模塊中的圖片數(shù)據(jù)正常地顯示在LCD上。該課題的研究將有助于采用FPGA的系列產(chǎn)品的開(kāi)發(fā)，特別是需要用到LCD得采用FPGA的產(chǎn)品的開(kāi)發(fā)。同時(shí)可以大大縮短FPGA的開(kāi)發(fā)時(shí)間。另外，由于模塊的易用性，也將使得更多的采用FPGA的產(chǎn)品之上出現(xiàn)LCD，增加人機(jī)之間的交互性，為行業(yè)和我們的生活帶來(lái)新的變化。1.2EDA概述本設(shè)計(jì)采用EDA的自頂向下的設(shè)計(jì)方法。EDA(ElectronicDesignAutomation，即電子設(shè)計(jì)自動(dòng)化)技術(shù)是微電子和計(jì)算機(jī)技術(shù)飛速發(fā)展的產(chǎn)物，它融多學(xué)科于一體，是一門(mén)綜合性的學(xué)科。它以計(jì)算機(jī)硬件和系統(tǒng)軟件為基本的工作平臺(tái)，繼承和借鑒前人在電路和系統(tǒng)、數(shù)據(jù)庫(kù)、圖形學(xué)、圖論和拓?fù)溥壿?、?jì)算數(shù)學(xué)、優(yōu)化理論等多學(xué)科的最新科技成果而研制成的商品化EDA通用支撐軟件和應(yīng)用軟件包，其目的在于幫助電子設(shè)計(jì)工程師在計(jì)算機(jī)上完成電路的功能設(shè)計(jì)、邏輯設(shè)計(jì)、性能分析、時(shí)序測(cè)試直至PCB(印刷電路板)的自動(dòng)設(shè)計(jì)等。與早期的電子CAD軟件相比，EDA軟件的自動(dòng)化程度更高，功能更完善，運(yùn)行速度更快，而且操作界面友好，有良好的數(shù)據(jù)開(kāi)放性和互換性，即不同廠商的EDA軟件可相互兼容。因此，EDA技術(shù)一經(jīng)出現(xiàn)，就很快在世界各大公司、企業(yè)和科研單位得到了廣泛的應(yīng)用，并已成為衡量一個(gè)國(guó)家電子技術(shù)發(fā)展水平的重要標(biāo)志。1.3.1狀態(tài)機(jī)簡(jiǎn)介本設(shè)計(jì)通過(guò)編寫(xiě)狀態(tài)機(jī)的VHDL語(yǔ)言來(lái)完成控制部分。狀態(tài)機(jī)在某種程度上可以稱(chēng)是一種時(shí)序電路，如前面的觸發(fā)器、計(jì)數(shù)器等，都可以看成是功能固定的狀態(tài)機(jī)。在狀態(tài)機(jī)中常使用以狀態(tài)圖及狀態(tài)表描述的方式，然后根據(jù)這個(gè)狀態(tài)圖去設(shè)計(jì)符合要求的電路。狀態(tài)機(jī)簡(jiǎn)寫(xiě)為FSM(FiniteStateMachine),主要分為2大類(lèi)：第一類(lèi)，若輸出只和狀態(tài)有關(guān)而與輸入無(wú)關(guān)，則稱(chēng)為Moore狀態(tài)機(jī)：第二類(lèi)，輸出不僅和狀態(tài)有關(guān)而且和輸入有關(guān)系，則稱(chēng)為Melay狀態(tài)機(jī)。要特別注意的是，因?yàn)镸elay狀態(tài)機(jī)和輸入有關(guān)，輸出會(huì)受到輸入的干擾，所以可能會(huì)產(chǎn)生毛刺（Gitch）現(xiàn)象，使用時(shí)應(yīng)當(dāng)注意。事實(shí)上現(xiàn)在市面上有很多EDA工具可以很方便的將采用狀態(tài)圖的描述轉(zhuǎn)換成可以綜合的VHDL程序代碼。1.3.2一般狀態(tài)機(jī)的VHDL設(shè)計(jì)用VHDL設(shè)計(jì)有限狀態(tài)機(jī)方法有多種，但最一般和最常用的狀態(tài)機(jī)設(shè)計(jì)通常包括說(shuō)明部分，主控時(shí)序部分，主控組合部分和輔助進(jìn)程部分。1)說(shuō)明部分說(shuō)明部分中使用TYPE語(yǔ)句定義新的數(shù)據(jù)類(lèi)型，此數(shù)據(jù)類(lèi)型為枚舉型，其元素通常都用狀態(tài)機(jī)的狀態(tài)名來(lái)定義。狀態(tài)變量定義為信號(hào)，便于信息傳遞，并將狀態(tài)變量的數(shù)據(jù)類(lèi)型定義為含有既定狀態(tài)元素的新定義的數(shù)據(jù)類(lèi)型。說(shuō)明部分一般放在結(jié)構(gòu)體的ARCHITECTURE和BEGIN之間。2)主控時(shí)序進(jìn)程是指負(fù)責(zé)狀態(tài)機(jī)運(yùn)轉(zhuǎn)和在時(shí)鐘驅(qū)動(dòng)正負(fù)現(xiàn)狀態(tài)機(jī)轉(zhuǎn)換的進(jìn)程。狀態(tài)機(jī)隨外部時(shí)鐘信號(hào)以同步方式工作，當(dāng)時(shí)鐘的有效跳變到來(lái)時(shí)，時(shí)序進(jìn)程將代表次態(tài)的信號(hào)next_state中的內(nèi)容送入現(xiàn)態(tài)信號(hào)current_state中，而next_state中的內(nèi)容完全由其他進(jìn)程根據(jù)實(shí)際情況而定，此進(jìn)程中往往也包括一些清零或置位的控制信號(hào)。3)主控組合進(jìn)程根據(jù)外部輸入的控制信號(hào)（包括來(lái)自外部的和狀態(tài)機(jī)內(nèi)容的非主控進(jìn)程的信號(hào)）或（和）當(dāng)前狀態(tài)值確定下一狀態(tài)next_state的取值內(nèi)容，以及對(duì)外或?qū)?nèi)部其他進(jìn)程輸出控制信號(hào)的內(nèi)容。4)輔助進(jìn)程用于配合狀態(tài)機(jī)工作的組合、時(shí)序進(jìn)程或配合狀態(tài)機(jī)工作的其他時(shí)序進(jìn)程。在一般狀態(tài)機(jī)的設(shè)計(jì)過(guò)程中，為了能獲得可綜合的，高效的VHDL狀態(tài)機(jī)描述，建議使用枚舉類(lèi)數(shù)據(jù)類(lèi)型來(lái)定義狀態(tài)機(jī)的狀態(tài)，并使用多進(jìn)程方式來(lái)描述狀態(tài)機(jī)的內(nèi)部邏輯。例如可使用兩個(gè)進(jìn)程來(lái)描述，—個(gè)進(jìn)程描述時(shí)序邏輯，包括狀態(tài)寄存器的工作和寄存器狀態(tài)的輸出，另一個(gè)進(jìn)程描述組合邏輯，包括進(jìn)程間狀態(tài)值的傳遞邏輯以及狀態(tài)轉(zhuǎn)換值的輸出。必要時(shí)還可以引入第三個(gè)進(jìn)程完成其它的邏輯功能。（1）設(shè)計(jì)任務(wù)和要求（2）總體設(shè)計(jì)方案（3）軟件設(shè)計(jì)2、系統(tǒng)設(shè)計(jì)（1）設(shè)計(jì)任務(wù)和要求本設(shè)計(jì)的主要任務(wù)是基于FPGA的LCD控制器的設(shè)計(jì)研究，并兼顧程序的易用性以方便以后模塊的移植。該設(shè)計(jì)到得FPGA的應(yīng)用，LCD驅(qū)動(dòng)的研究，字符的顯示模式的研究等知識(shí)。并利用QUARTUSII9.1實(shí)現(xiàn)相關(guān)模塊的設(shè)計(jì)，在FPGA上實(shí)現(xiàn)對(duì)LCD的控制，顯示任意中文。a）能通過(guò)VHDL程序，在QUARTUSII9.1軟件的編譯仿真下，并在EDA實(shí)驗(yàn)箱上進(jìn)行下載顯示，驗(yàn)證程序的正確性。b）要求顯示的字符為“廣西師范學(xué)院”、“物理與電子工程院”、“07電本陳岸”、“指導(dǎo)老師：劉桂英”

1）方案一：用單片機(jī)實(shí)現(xiàn)，可以用AT89S52單片機(jī)實(shí)現(xiàn)128*64液晶屏顯示。程序方面可以用C語(yǔ)言成語(yǔ)，亦可以用匯編程序。整個(gè)設(shè)計(jì)首先是在protues軟件中進(jìn)行硬件的搭建及仿真的，然后才下載到目標(biāo)芯片上，進(jìn)行調(diào)試。其連接方式如下：（2）總體設(shè)計(jì)方案圖1單片機(jī)與液晶屏的連接其工作的具體流程圖如下：開(kāi)始結(jié)束延時(shí)使LCD復(fù)位脈沖函數(shù)設(shè)置顯示方式設(shè)置地址指針取消連續(xù)寫(xiě)方式輸送數(shù)據(jù)到顯示器設(shè)置成連續(xù)寫(xiě)方式設(shè)置起始地址寫(xiě)數(shù)據(jù)輸送命令到顯示器設(shè)置顯示屏列數(shù)寫(xiě)完否？可否連續(xù)寫(xiě)NNYY

圖7用單片機(jī)設(shè)計(jì)的具體流程圖2）方案二：采用EDA的自頂向下的思想，并在EDA實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)。使用的軟件是QUARTUSII9.1，可以用Verilog語(yǔ)言，也可以用VHDL語(yǔ)言，這里采用的是VHDL語(yǔ)言。并使用Altera公司的cycloneII系列的EP2C8Q208C8來(lái)作為核心的控制器。具體設(shè)計(jì)流程圖如下：圖8用EDA的設(shè)計(jì)方法設(shè)計(jì)的流程圖3）方案比較兩種方法都能實(shí)現(xiàn)漢字的顯示，盡管設(shè)計(jì)思路不同，但最終效果是一樣的?？紤]到單片機(jī)的設(shè)計(jì)方法更適合用在點(diǎn)陣LED的顯示設(shè)計(jì)方面，EDA的設(shè)計(jì)方法明顯更適合用于LCD的漢字顯示，并且考慮到學(xué)校實(shí)驗(yàn)室的資源，實(shí)驗(yàn)室里有完善的EDA實(shí)驗(yàn)箱，并且有設(shè)計(jì)所需要的控制芯片和顯示器件，而如果用單片機(jī)的設(shè)計(jì)方法實(shí)現(xiàn)的話，資源明顯不夠。兩相比較之下，EDA的設(shè)計(jì)方法明顯有優(yōu)勢(shì)，所以選用方法二。（3）軟件設(shè)計(jì)a)QUARTUSII概述QuartusII是Altera公司的綜合性PLD開(kāi)發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescriptionLanguage）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。QuartusII可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。QuartusII支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫(kù)，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方EDA工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方EDA工具。此外，QuartusII通過(guò)和DSPBuilder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。b）VHDL代碼（頂層設(shè)計(jì)）LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYlcd12864ISPORT(CLOCK:INstd_logic;--全局時(shí)鐘Q_KEY:INstd_logic;--異步復(fù)位--LCD12864的接口LCD12864_DATA:OUTstd_logic_vector(7DOWNTO0);--數(shù)據(jù)總線LCD12864_E:OUTstd_logic;LCD12864_RS:OUTstd_logic;--數(shù)據(jù)/指令LCD12864_RW:OUTstd_logic);--讀/寫(xiě)ENDlcd12864;這個(gè)部分主要實(shí)現(xiàn)的功能是實(shí)例化LCD12864顯示驅(qū)動(dòng)模塊并且把要輸入的數(shù)據(jù)傳給底層，由于所使用的GJ12864C-1帶有字庫(kù)，這就需要調(diào)用字庫(kù)，字庫(kù)的調(diào)用其實(shí)很簡(jiǎn)單，首先是要在字庫(kù)中找到所要現(xiàn)實(shí)的漢字，然后轉(zhuǎn)換成VHDL語(yǔ)言能識(shí)別的ASCII碼，再寫(xiě)入程序中即可，更改程序可以顯示任意漢字、英文和標(biāo)點(diǎn)符號(hào)等。例如，“廣”字在字庫(kù)中的代碼為B9E3，轉(zhuǎn)換成ASCII碼就是“1011100111100011”。C)底層設(shè)計(jì)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYlcd12864_driveISPORT(clk:INstd_logic;-- 全局時(shí)鐘rst_n:INstd_logic;--異步復(fù)位row1_val:INstd_logic_vector(127DOWNTO0);--數(shù)據(jù)的第一行row2_val:INstd_logic_vector(127DOWNTO0);--數(shù)據(jù)的第二行row3_val:INstd_logic_vector(127DOWNTO0);--數(shù)據(jù)的第三行row4_val:INstd_logic_vector(127DOWNTO0);--數(shù)據(jù)的第四行l(wèi)cd_data:OUTstd_logic_vector(7DOWNTO0);--數(shù)據(jù)總線lcd_e:OUTstd_logic;lcd_rs:OUTstd_logic;--數(shù)據(jù)/指令lcd_rw:OUTstd_logic);--讀/寫(xiě)ENDlcd12864_drive;這個(gè)部分的主要功能是實(shí)現(xiàn)具體功能，并進(jìn)行時(shí)鐘分頻，寫(xiě)入數(shù)據(jù)。這個(gè)部分狀態(tài)機(jī)描述部分的功能是實(shí)現(xiàn)狀態(tài)轉(zhuǎn)變，不停的改變狀態(tài)，把次態(tài)賦給當(dāng)前狀態(tài)。達(dá)到不斷寫(xiě)入數(shù)據(jù)的目的。d）字庫(kù)的調(diào)用由于所使用的GJ12864C-1液晶模塊是自帶有字庫(kù)的，所以要寫(xiě)入漢字之前，必須先調(diào)用12864液晶模塊里面的字庫(kù)，調(diào)用字庫(kù)的方法如下：首先必須在字庫(kù)中找到做要顯示的漢字，確定其在字庫(kù)中的編碼，使用編碼就可以直接調(diào)用了。本實(shí)驗(yàn)所要顯示的是“廣西師范學(xué)院”、“物理與電子工程院”、“07電本陳岸”、“指導(dǎo)老師：劉桂英”。以下是這些漢字在字庫(kù)中的編碼。由于使用的語(yǔ)言是VHDL，還需要把這些十六進(jìn)制的編碼改成ASCII碼，然后放入頂層程序的數(shù)據(jù)寫(xiě)入部分即可?！皬V”：B9E3、“西”：CEF7、“師”：CAA6、“范”：B7B6、“學(xué)”：D1A7、“院”：D4BA“物”:CEEF、“理”:C0ED、“與”:D3EB、“電”:B5E7、“子”:D7D3、“工”:B9A4、“程”

:B3CC、“院”:D4BA“0”:A3B0、“7”:A3B7、“電”:B5E7、“本”

:B1BE、“陳”:B3C2、“岸”:B0B6“指”

:D6B8、“導(dǎo)”:B5BC、“老”:C0CF、“師”:CAA6、“：”:A1C3、“劉”:C1F5、“桂”:B9F0、“英”:D3A2e）仿真結(jié)果f）實(shí)物演示結(jié)果分析仿真結(jié)果和實(shí)驗(yàn)演示均一致，符合本設(shè)計(jì)要求。3、結(jié)束語(yǔ)經(jīng)過(guò)這次畢業(yè)設(shè)計(jì)，我對(duì)VHDL語(yǔ)言有了更加深刻的認(rèn)識(shí)。VHDL是超高速集成電路的硬件描述語(yǔ)言，它能夠描述硬件的結(jié)構(gòu)、行為與功能。另外，VHDL具有并發(fā)性，采用自上而下的結(jié)構(gòu)式設(shè)計(jì)方法，適合大型設(shè)計(jì)工程的分工合作。在編寫(xiě)程序的時(shí)候，我才發(fā)現(xiàn)能看懂程序和能自己寫(xiě)程序是兩個(gè)完全不同的概念，自己一開(kāi)始寫(xiě)程序時(shí)，即便是一個(gè)很簡(jiǎn)單的功能模塊，在編譯時(shí)也可能產(chǎn)生很多錯(cuò)誤，在不斷的改錯(cuò)過(guò)程中，自己對(duì)VHDL語(yǔ)言的語(yǔ)法結(jié)構(gòu)有了深刻的理解，對(duì)編譯過(guò)程中常見(jiàn)的錯(cuò)誤也有了全面的認(rèn)識(shí)。通過(guò)這次畢業(yè)設(shè)計(jì)，我在熟悉了基于FPGA設(shè)計(jì)的同時(shí)，也學(xué)到了很多在學(xué)習(xí)課本知識(shí)時(shí)所體會(huì)不到的東西。通過(guò)這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合起來(lái)，從理論中得出結(jié)論，才能真正為社會(huì)服務(wù)，從而提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。在設(shè)計(jì)的過(guò)程中遇到問(wèn)題，可以說(shuō)得是困難重重，這畢竟第一次做的，難免會(huì)遇到過(guò)各種各樣的問(wèn)題，同時(shí)在設(shè)計(jì)的過(guò)程中發(fā)現(xiàn)了自己的不足之處，對(duì)以前所學(xué)過(guò)的知識(shí)理解得不夠深刻，掌握得不夠牢固。完成此次設(shè)計(jì)后，我不僅能對(duì)QuartusII開(kāi)發(fā)仿真軟件熟練操作，能達(dá)到學(xué)以致用，同時(shí)還掌握了點(diǎn)陣型液晶12864的工作原理。經(jīng)過(guò)這一過(guò)程，我發(fā)現(xiàn)平常的學(xué)習(xí)在注重理論知識(shí)的掌握同時(shí)，要加強(qiáng)實(shí)驗(yàn)環(huán)節(jié)，只有通過(guò)不斷地實(shí)踐，我們才能把知識(shí)掌握的更牢固，理解的更透徹。參考文獻(xiàn)楊恒，F(xiàn)PGA/CPLD最新實(shí)用技術(shù)指南[M]，清華大學(xué)出版社.2005。劉皖，F(xiàn)PGA設(shè)計(jì)與應(yīng)用[M]，清華大學(xué)出版社，2006。潘松，EDA技術(shù)實(shí)用教程[M]，科學(xué)出版社，2005。朱正偉，數(shù)字電路邏輯設(shè)計(jì)[M]，清華大學(xué)出版社，2006。李維，液晶顯示應(yīng)用技術(shù)[M]，電子工業(yè)出版社，2000。[英]渥倫斯基，VHDL數(shù)字系統(tǒng)設(shè)計(jì)[M]，電子工業(yè)出版社，2004。郭振東，常昌云，吳金等.STN-LCD顯示驅(qū)動(dòng)技術(shù)[J]，電子器件，2001（4）：338~345。柳義筠，李湘?zhèn)?，熊建?液晶顯示控制器HD61202的接口方式研究與編程[J]匡安云，劉湘云.SMG12864液晶模塊在中文人機(jī)界面設(shè)計(jì)中的應(yīng)用，中國(guó)科技信息[J]，2008(19)：85~89。SungguLee，AdvancedDigitalLogicDesign[M]，Pohan