DSP原理及應(yīng)用課件

2023年11月16日DSP原理及應(yīng)用1第1章DSP緒論內(nèi)容提要

進(jìn)入21世紀(jì)之后，數(shù)字化浪潮正在席卷全球，數(shù)字信號(hào)處理器DSP（DigitalSignalProcessor）正是這場(chǎng)數(shù)字化革命的核心，無(wú)論在其應(yīng)用的廣度還是深度方面，都在以前所未有的速度向前發(fā)展。本章主要對(duì)數(shù)字信號(hào)處理進(jìn)行簡(jiǎn)要介紹。

首先對(duì)數(shù)字信號(hào)處理進(jìn)行了概述，介紹了DSP的基本知識(shí)；接著介紹了可編程DSP芯片，對(duì)DSP芯片的發(fā)展、特點(diǎn)、分類、應(yīng)用和發(fā)展趨勢(shì)作了論述；然后介紹DSP系統(tǒng)，對(duì)DSP系統(tǒng)的構(gòu)成、特點(diǎn)、設(shè)計(jì)過(guò)程以及芯片的選擇進(jìn)行了詳細(xì)的介紹；最后對(duì)DSP產(chǎn)品作了簡(jiǎn)要介紹。

2023年11月16日DSP原理及應(yīng)用2第1章DSP緒論知識(shí)要點(diǎn)●

數(shù)字信號(hào)處理●

DSP芯片的特點(diǎn)●

DSP系統(tǒng)●

DSP系統(tǒng)的設(shè)計(jì)過(guò)程2023年11月16日DSP原理及應(yīng)用3第1章DSP緒論1.1數(shù)字信號(hào)處理概述1.2可編程DSP芯片1.3DSP系統(tǒng)1.4DSP產(chǎn)品簡(jiǎn)介

2023年11月16日DSP原理及應(yīng)用4第1章DSP緒論1.1數(shù)字信號(hào)處理概述

數(shù)字信號(hào)處理（簡(jiǎn)稱DSP）是一門涉及多門學(xué)科并廣泛應(yīng)用于很多科學(xué)和工程領(lǐng)域的新興學(xué)科。

數(shù)字信號(hào)處理是利用計(jì)算機(jī)或?qū)Ｓ锰幚碓O(shè)備，以數(shù)字的形式對(duì)信號(hào)進(jìn)行分析、采集、合成、變換、濾波、估算、壓縮、識(shí)別等加工處理，以便提取有用的信息并進(jìn)行有效的傳輸與應(yīng)用。

數(shù)字信號(hào)處理是以眾多學(xué)科為理論基礎(chǔ),它所涉及的范圍極其廣泛。如數(shù)學(xué)領(lǐng)域中的微積分、概率統(tǒng)計(jì)、隨機(jī)過(guò)程、數(shù)字分析等都是數(shù)字信號(hào)處理的基礎(chǔ)工具。它與網(wǎng)絡(luò)理論、信號(hào)與系統(tǒng)、控制理論、通信理論、故障診斷等密切相關(guān)。2023年11月16日DSP原理及應(yīng)用5第1章DSP緒論

DSP可以代表數(shù)字信號(hào)處理技術(shù)（DigitalSignal

Processing）,也可以代表數(shù)字信號(hào)處理器（Digital

Signal

Processor）。前者是理論和計(jì)算方法上的技術(shù),后者是指實(shí)現(xiàn)這些技術(shù)的通用或?qū)Ｓ每删幊涛⑻幚砥餍酒?/p>

數(shù)字信號(hào)處理包括兩個(gè)方面的內(nèi)容:

1．算法的研究2．?dāng)?shù)字信號(hào)處理的實(shí)現(xiàn)

2023年11月16日DSP原理及應(yīng)用6第1章DSP緒論1．算法的研究

算法的研究是指如何以最小的運(yùn)算量和存儲(chǔ)器的使用量來(lái)完成指定的任務(wù)，如20世紀(jì)60年代出現(xiàn)的快速傅里葉變換（FFT），使數(shù)字信號(hào)處理技術(shù)發(fā)生了革命性的變化。

近幾年來(lái)，數(shù)字信號(hào)處理的理論和方法得到了迅速的發(fā)展，諸如：語(yǔ)音與圖像的壓縮編碼、識(shí)別與鑒別，信號(hào)的調(diào)制與解調(diào)、加密和解密，信道的辨識(shí)與均衡，智能天線，頻譜分析等各種快速算法都成為研究的熱點(diǎn)、并取得了長(zhǎng)足的進(jìn)步，為各種實(shí)時(shí)處理的應(yīng)用提供了算法基礎(chǔ)。

2023年11月16日DSP原理及應(yīng)用7第1章DSP緒論2．?dāng)?shù)字信號(hào)處理的實(shí)現(xiàn)

數(shù)字信號(hào)處理的實(shí)現(xiàn)是用硬件、軟件或軟硬結(jié)合的方法來(lái)實(shí)現(xiàn)各種算法。數(shù)字信號(hào)處理的實(shí)現(xiàn)一般有以下幾種方法：

①在通用計(jì)算機(jī)（PC機(jī)）上用軟件（如Fortran、C語(yǔ)言）實(shí)現(xiàn)，但速度慢，不適合實(shí)時(shí)數(shù)字信號(hào)處理，只用于算法的模擬；

②在通用計(jì)算機(jī)系統(tǒng)中加入專用的加速處理機(jī)實(shí)現(xiàn)，用以增強(qiáng)運(yùn)算能力和提高運(yùn)算速度。不適合于嵌入式應(yīng)用，專用性強(qiáng)，應(yīng)用受到限制；

③用單片機(jī)實(shí)現(xiàn)，用于不太復(fù)雜的數(shù)字信號(hào)處理。不適合于以乘法-累加運(yùn)算為主的密集型DSP算法；

④用通用的可編程DSP芯片實(shí)現(xiàn)，具有可編程性和強(qiáng)大的處理能力，可完成復(fù)雜的數(shù)字信號(hào)處理的算法，在實(shí)時(shí)DSP領(lǐng)域中處于主導(dǎo)地位；

⑤用專用的DSP芯片實(shí)現(xiàn)，可用在要求信號(hào)處理速度極快的特殊場(chǎng)合，如專用于FFT、數(shù)字濾波、卷積、相關(guān)算法的DSP芯片，相應(yīng)的信號(hào)處理算法由內(nèi)部硬件電路實(shí)現(xiàn)。用戶無(wú)需編程，但專用性強(qiáng)，應(yīng)用受到限制；

⑥用基于通用DSP核的ASIC芯片實(shí)現(xiàn)。隨著專用集成電路ASIC(Application

SpecificIntegrated

Circuit)的廣泛使用,可以將DSP的功能集成到ASlC中。一般說(shuō)來(lái)，DSP核是通用DSP器件中的CPU部分，再配上用戶所需的存儲(chǔ)器(包括Cache、RAM、ROM、flash、EPROM)和外設(shè)(包括串口、并口、主機(jī)接口、DMA、定時(shí)器等)，組成用戶的ASIC。

2023年11月16日DSP原理及應(yīng)用8第1章DSP緒論1.2可編程DSP芯片

數(shù)字信號(hào)處理器（DSP）是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器，主要用于實(shí)時(shí)快速實(shí)現(xiàn)各種數(shù)字信號(hào)處理的算法。

在20世紀(jì)80年代以前，由于受實(shí)現(xiàn)方法的限制,數(shù)字信號(hào)處理的理論還不能得到廣泛的應(yīng)用。直到20世紀(jì)80年代初，世界上第一塊單片可編程DSP芯片的誕生，才使理論研究成果廣泛應(yīng)用到實(shí)際的系統(tǒng)中，并且推動(dòng)了新的理論和應(yīng)用領(lǐng)域的發(fā)展?？梢院敛豢鋸埖刂v，DSP芯片的誕生及發(fā)展對(duì)近20年來(lái)通信、計(jì)算機(jī)、控制等領(lǐng)域的技術(shù)發(fā)展起到十分重要的作用。

2023年11月16日DSP原理及應(yīng)用9第1章DSP緒論1.2.1DSP芯片的發(fā)展概況

DSP芯片誕生于20世紀(jì)70年代末，至今已經(jīng)得到了突飛猛進(jìn)的發(fā)展，并經(jīng)歷了以下三個(gè)階段。第一階段，DSP的雛形階段（1980年前后）。

1978年AMI公司生產(chǎn)出第一片DSP芯片S2811。

1979年美國(guó)Intel公司發(fā)布了商用可編程DSP器件Intel2920,由于內(nèi)部沒(méi)有單周期的硬件乘法器，使芯片的運(yùn)算速度、數(shù)據(jù)處理能力和運(yùn)算精度受到了很大的限制。運(yùn)算速度大約為單指令周期200~250ns，應(yīng)用領(lǐng)域僅局限于軍事或航空航天部門。

這個(gè)時(shí)期的代表性器件主要有：Intel2920（Intel）、

PD7720（NEC）、TMS32010（TI）、DSP16（AT&T）、S2811（AMI）、ADSp—21（AD）等。

2023年11月16日DSP原理及應(yīng)用10第1章DSP緒論1.2.1DSP芯片的發(fā)展概況

第二階段，DSP的成熟階段（1990年前后）。這個(gè)時(shí)期的DSP器件在硬件結(jié)構(gòu)上更適合數(shù)字信號(hào)處理的要求，能進(jìn)行硬件乘法、硬件FFT變換和單指令濾波處理，其單指令周期為80~100ns。

如TI公司的TMS320C20，它是該公司的第二代DSP器件,采用了CMOS制造工藝，其存儲(chǔ)容量和運(yùn)算速度成倍提高，為語(yǔ)音處理、圖像硬件處理技術(shù)的發(fā)展奠定了基礎(chǔ)。

20世紀(jì)80年代后期，以TI公司的TMS320C30為代表的第三代DSP芯片問(wèn)世，伴隨著運(yùn)算速度的進(jìn)一步提高，其應(yīng)用范圍逐步擴(kuò)大到通信、計(jì)算機(jī)領(lǐng)域。

這個(gè)時(shí)期的器件主要有:TI公司的TMS320C20、30、40、50系列，Motorola公司的DSP5600、9600系列，AT&T公司的DSP32等。

2023年11月16日DSP原理及應(yīng)用11第1章DSP緒論1.2.1DSP芯片的發(fā)展概況

第三階段，DSP的完善階段（2000年以后）。這一時(shí)期各DSP制造商不僅使信號(hào)處理能力更加完善,而且使系統(tǒng)開(kāi)發(fā)更加方便、程序編輯調(diào)試更加靈活、功耗進(jìn)一步降低、成本不斷下降。尤其是各種通用外設(shè)集成到片上,大大地提高了數(shù)字信號(hào)處理能力。這一時(shí)期的DSP運(yùn)算速度可達(dá)到單指令周期10ns左右，可在Windows環(huán)境下直接用C語(yǔ)言編程,使用方便靈活，使DSP芯片不僅在通信、計(jì)算機(jī)領(lǐng)域得到了廣泛的應(yīng)用，而且逐漸滲透到人們?nèi)粘ＯM(fèi)領(lǐng)域。

目前,DSP芯片的發(fā)展非常迅速。硬件方面主要是向多處理器的并行處理結(jié)構(gòu)、便于外部數(shù)據(jù)交換的串行總線傳輸、大容量片上RAM和ROM、程序加密、增加I/O驅(qū)動(dòng)能力、外圍電路內(nèi)裝化、低功耗等方面發(fā)展。軟件方面主要是綜合開(kāi)發(fā)平臺(tái)的完善，使DSP的應(yīng)用開(kāi)發(fā)更加靈活方便。

2023年11月16日DSP原理及應(yīng)用12第1章DSP緒論1.2.2DSP芯片的特點(diǎn)

數(shù)字信號(hào)處理不同于普通的科學(xué)計(jì)算與分析，它強(qiáng)調(diào)運(yùn)算的實(shí)時(shí)性。除了具備普通微處理器所強(qiáng)調(diào)的高速運(yùn)算和控制能力外,針對(duì)實(shí)時(shí)數(shù)字信號(hào)處理的特點(diǎn),在處理器的結(jié)構(gòu)、指令系統(tǒng)、指令流程上作了很大的改進(jìn),其主要特點(diǎn)如下：1．采用哈佛結(jié)構(gòu)

DSP芯片普遍采用數(shù)據(jù)總線和程序總線分離的哈佛結(jié)構(gòu)或改進(jìn)的哈佛結(jié)構(gòu),比傳統(tǒng)處理器的馮·諾伊曼結(jié)構(gòu)有更快的指令執(zhí)行速度。

2023年11月16日DSP原理及應(yīng)用13第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

(1)馮·諾伊曼（VonNeuman）結(jié)構(gòu)

該結(jié)構(gòu)采用單存儲(chǔ)空間，即程序指令和數(shù)據(jù)共用一個(gè)存儲(chǔ)空間，使用單一的地址和數(shù)據(jù)總線，取指令和取操作數(shù)都是通過(guò)一條總線分時(shí)進(jìn)行。

當(dāng)進(jìn)行高速運(yùn)算時(shí)，不但不能同時(shí)進(jìn)行取指令和取操作數(shù)，而且還會(huì)造成數(shù)據(jù)傳輸通道的瓶頸現(xiàn)象，其工作速度較慢。

2023年11月16日DSP原理及應(yīng)用14第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

(1)馮·諾伊曼（VonNeuman）結(jié)構(gòu)

圖1.2.1馮·諾伊曼結(jié)構(gòu)CPUI/O口ROM串行接口RAM并行接口外部存儲(chǔ)器接口地址總線AB數(shù)據(jù)總線DB2023年11月16日DSP原理及應(yīng)用15第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

（2）哈佛（Harvard）結(jié)構(gòu)

該結(jié)構(gòu)采用雙存儲(chǔ)空間，程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器分開(kāi)，有各自獨(dú)立的程序總線和數(shù)據(jù)總線，可獨(dú)立編址和獨(dú)立訪問(wèn)，可對(duì)程序和數(shù)據(jù)進(jìn)行獨(dú)立傳輸，使取指令操作、指令執(zhí)行操作、數(shù)據(jù)吞吐并行完成，大大地提高了數(shù)據(jù)處理能力和指令的執(zhí)行速度，非常適合于實(shí)時(shí)的數(shù)字信號(hào)處理。微處理器的哈佛結(jié)構(gòu)如圖1.2.2所示。

2023年11月16日DSP原理及應(yīng)用16第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

（2）哈佛（Harvard）結(jié)構(gòu)外部管理數(shù)據(jù)總線外部管理地址總線數(shù)據(jù)總線數(shù)據(jù)地址總線程序數(shù)據(jù)總線程序地址總線CPUI/O口ROM串行接口RAM并行接口外部存儲(chǔ)器接口圖1.2.2哈佛結(jié)構(gòu)外部管理數(shù)據(jù)總線外部管理地址總線數(shù)據(jù)總線數(shù)據(jù)地址總線程序數(shù)據(jù)總線程序地址總線2023年11月16日DSP原理及應(yīng)用17第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

（3）改進(jìn)型的哈佛結(jié)構(gòu)

改進(jìn)型的哈佛結(jié)構(gòu)是采用雙存儲(chǔ)空間和數(shù)條總線，即一條程序總線和多條數(shù)據(jù)總線。其特點(diǎn)如下：

①允許在程序空間和數(shù)據(jù)空間之間相互傳送數(shù)據(jù),使這些數(shù)據(jù)可以由算術(shù)運(yùn)算指令直接調(diào)用,增強(qiáng)芯片的靈活性；

②提供了存儲(chǔ)指令的高速緩沖器（cache）和相應(yīng)的指令,當(dāng)重復(fù)執(zhí)行這些指令時(shí),只需讀入一次就可連續(xù)使用，不需要再次從程序存儲(chǔ)器中讀出,從而減少了指令執(zhí)行作需要的時(shí)間。如：TMS320C6200系列的DSP,整個(gè)片內(nèi)程序存儲(chǔ)器都可以配制成高速緩沖結(jié)構(gòu)。2023年11月16日DSP原理及應(yīng)用18第1章DSP緒論1.2.2DSP芯片的特點(diǎn)

2．采用多總線結(jié)構(gòu)

DSP芯片都采用多總線結(jié)構(gòu)，可同時(shí)進(jìn)行取指令和多個(gè)數(shù)據(jù)存取操作，并由輔助寄存器自動(dòng)增減地址進(jìn)行尋址，使CPU在一個(gè)機(jī)器周期內(nèi)可多次對(duì)程序空間和數(shù)據(jù)空間進(jìn)行訪問(wèn)，大大地提高了DSP的運(yùn)行速度。如：TMS320C54x系列內(nèi)部有P、C、D、E等4組總線，每組總線中都有地址總線和數(shù)據(jù)總線，這樣在一個(gè)機(jī)器周期內(nèi)可以完成如下操作：

①?gòu)某绦虼鎯?chǔ)器中取一條指令；

②從數(shù)據(jù)存儲(chǔ)器中讀兩個(gè)操作數(shù)；

③向數(shù)據(jù)存儲(chǔ)器寫一個(gè)操作數(shù)。

2023年11月16日DSP原理及應(yīng)用19第1章DSP緒論1.2.2DSP芯片的特點(diǎn)

3．采用流水線技術(shù)每條指令可通過(guò)片內(nèi)多功能單元完成取指、譯碼、取操作數(shù)和執(zhí)行等多個(gè)步驟，實(shí)現(xiàn)多條指令的并行執(zhí)行，從而在不提高系統(tǒng)時(shí)鐘頻率的條件下減少每條指令的執(zhí)行時(shí)間。其過(guò)程如圖1.2.3所示。時(shí)鐘取指令指令譯碼取操作數(shù)執(zhí)行指令T1T2T3T4NN-1N-2N-3N+1NN-1N-2N+2N+1NN-1N+3N+2N+1N圖1.2.3四級(jí)流水線操作

利用這種流水線結(jié)構(gòu)，加上執(zhí)行重復(fù)操作，就能保證在單指令周期內(nèi)完成數(shù)字信號(hào)處理中用得最多的乘法-累加運(yùn)算。如：

2023年11月16日DSP原理及應(yīng)用20第1章DSP緒論1.2.2DSP芯片的特點(diǎn)

4.配有專用的硬件乘法-累加器

為了適應(yīng)數(shù)字信號(hào)處理的需要，當(dāng)前的DSP芯片都配有專用的硬件乘法-累加器，可在一個(gè)周期內(nèi)完成一次乘法和一次累加操作，從而可實(shí)現(xiàn)數(shù)據(jù)的乘法-累加操作。如矩陣運(yùn)算、FIR和IIR濾波、FFT變換等專用信號(hào)的處理。

5.具有特殊的DSP指令

為了滿足數(shù)字信號(hào)處理的需要，在DSP的指令系統(tǒng)中，設(shè)計(jì)了一些完成特殊功能的指令。如：TMS320C54x中的FIRS和LMS指令，專門用于完成系數(shù)對(duì)稱的FIR濾波器和LMS算法。2023年11月16日DSP原理及應(yīng)用21第1章DSP緒論1.2.2DSP芯片的特點(diǎn)

6．快速的指令周期

由于采用哈佛結(jié)構(gòu)、流水線操作、專用的硬件乘法器、特殊的指令以及集成電路的優(yōu)化設(shè)計(jì)，使指令周期可在20ns以下。如：TMS320C54x的運(yùn)算速度為100MIPS，即100百萬(wàn)條/秒。7．硬件配置強(qiáng)

新一代的DSP芯片具有較強(qiáng)的接口功能，除了具有串行口、定時(shí)器、主機(jī)接口（HPI）、DMA控制器、軟件可編程等待狀態(tài)發(fā)生器等片內(nèi)外設(shè)外，還配有中斷處理器、PLL、片內(nèi)存儲(chǔ)器、測(cè)試接口等單元電路，可以方便地構(gòu)成一個(gè)嵌入式自封閉控制的處理系統(tǒng)。

2023年11月16日DSP原理及應(yīng)用22第1章DSP緒論1.2.2DSP芯片的特點(diǎn)

8．支持多處理器結(jié)構(gòu)

為了滿足多處理器系統(tǒng)的設(shè)計(jì)，許多DSP芯片都采用支持多處理器的結(jié)構(gòu)。如：TMS320C40提供了6個(gè)用于處理器間高速通信的32位專用通信接口，使處理器之間可直接對(duì)通，應(yīng)用靈活、使用方便；9．省電管理和低功耗

DSP功耗一般為0.5~4W，若采用低功耗技術(shù)可使功耗降到0.25W，可用電池供電，適用于便攜式數(shù)字終端設(shè)備。

2023年11月16日DSP原理及應(yīng)用23第1章DSP緒論1.2.3DSP芯片的分類

為了適應(yīng)數(shù)字信號(hào)處理各種各樣的實(shí)際應(yīng)用，DSP廠商生產(chǎn)出多種類型和檔次的DSP芯片。在眾多的DSP芯片中，可以按照下列3種方式進(jìn)行分類。

1.按基礎(chǔ)特性分類2.

按用途分類3.按數(shù)據(jù)格式分類2023年11月16日DSP原理及應(yīng)用24第1章DSP緒論1.2.3DSP芯片的分類1．按基礎(chǔ)特性分類

這種分類是依據(jù)DSP芯片的工作時(shí)鐘和指令類型進(jìn)行的。

可分為靜態(tài)DSP芯片和一致性DSP芯片。

如果DSP芯片在某時(shí)鐘頻率范圍內(nèi)的任何頻率上都能正常工作，除計(jì)算速度有變化外，沒(méi)有性能的下降，這類DSP芯片一般稱之為靜態(tài)DSP芯片。

例如，TI公司的TMS320系列芯片、日本OKI電氣公司的DSP芯片都屬于這一類芯片。

如果有兩種或兩種以上的DSP芯片，它們的指令集和相應(yīng)的機(jī)器代碼及管腳結(jié)構(gòu)相互兼容，則這類DSP芯片被稱之為一致性的DSP芯片。

例如，TI公司的TMS320C54x。2023年11月16日DSP原理及應(yīng)用25第1章DSP緒論1.2.3DSP芯片的分類2.

按用途分類按照用途，可將DSP芯片分為通用型和專用型兩大類。

通用型DSP芯片：一般是指可以用指令編程的DSP芯片，適合于普通的DSP應(yīng)用，具有可編程性和強(qiáng)大的處理能力，可完成復(fù)雜的數(shù)字信號(hào)處理的算法。

專用型DSP芯片：是為特定的DSP運(yùn)算而設(shè)計(jì)，通常只針對(duì)某一種應(yīng)用，相應(yīng)的算法由內(nèi)部硬件電路實(shí)現(xiàn)，適合于數(shù)字濾波、FFT、卷積和相關(guān)算法等特殊的運(yùn)算。主要用于要求信號(hào)處理速度極快的特殊場(chǎng)合。2023年11月16日DSP原理及應(yīng)用26第1章DSP緒論1.2.3DSP芯片的分類3．按數(shù)據(jù)格式分類

根據(jù)芯片工作的數(shù)據(jù)格式，按其精度或動(dòng)態(tài)范圍，可將通用DSP劃分為定點(diǎn)DSP和浮點(diǎn)DSP兩類。若數(shù)據(jù)以定點(diǎn)格式工作的——定點(diǎn)DSP芯片。若數(shù)據(jù)以浮點(diǎn)格式工作的——浮點(diǎn)DSP芯片。

不同的浮點(diǎn)DSP芯片所采用的浮點(diǎn)格式有所不同，有的DSP芯片采用自定義的浮點(diǎn)格式，有的DSP芯片則采用IEEE的標(biāo)準(zhǔn)浮點(diǎn)格式。

2023年11月16日DSP原理及應(yīng)用27第1章DSP緒論1.2.4DSP芯片的應(yīng)用隨著DSP芯片價(jià)格的下降，性能價(jià)格比的提高，DSP芯片具有巨大的應(yīng)用潛力。

主要應(yīng)用：

1.信號(hào)處理

2.通信3.語(yǔ)音4.圖像處理5.軍事

6.儀器儀表7.自動(dòng)控制8.醫(yī)療工程9.家用電器10.計(jì)算機(jī)如：數(shù)字濾波、自適應(yīng)濾波、快速傅氏變換、Hilbert變換、相關(guān)運(yùn)算、頻譜分析、卷積、模式匹配、窗函數(shù)、波形產(chǎn)生等；

如：調(diào)制解調(diào)器、自適應(yīng)均衡、數(shù)據(jù)加密、數(shù)據(jù)壓縮、回波抵消、多路復(fù)用、傳真、擴(kuò)頻通信、移動(dòng)通信、糾錯(cuò)編譯碼、可視電話、路由器等；如：語(yǔ)音編碼、語(yǔ)音合成、語(yǔ)音識(shí)別、語(yǔ)音增強(qiáng)、語(yǔ)音郵件、語(yǔ)音存儲(chǔ)、文本—語(yǔ)音轉(zhuǎn)換等；如：二維和三維圖形處理、圖像壓縮與傳輸、圖像鑒別、圖像增強(qiáng)、圖像轉(zhuǎn)換、模式識(shí)別、動(dòng)畫、電子地圖、機(jī)器人視覺(jué)等；

如：保密通信雷達(dá)處理聲納處理導(dǎo)航導(dǎo)彈制導(dǎo)電子對(duì)抗全球定位GPS搜索與跟蹤情報(bào)收集與處理等如：頻譜分析、函數(shù)發(fā)生、數(shù)據(jù)采集、鎖相環(huán)、模態(tài)分析、暫態(tài)分析、石油/地質(zhì)勘探、地震預(yù)測(cè)與處理等；

如：引擎控制聲控發(fā)動(dòng)機(jī)控制自動(dòng)駕駛機(jī)器人控制磁盤/光盤伺服控制神經(jīng)網(wǎng)絡(luò)控制等如：助聽(tīng)器X-射線掃描心電圖/腦電圖超聲設(shè)備核磁共振診斷工具病人監(jiān)護(hù)等如：高保真音響音樂(lè)合成音調(diào)控制玩具與游戲數(shù)字電話/電視高清晰度電視HDTV變頻空調(diào)機(jī)頂盒等如：震裂處理器圖形加速器工作站多媒體計(jì)算機(jī)等2023年11月16日DSP原理及應(yīng)用28第1章DSP緒論1.2.5DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)1．DSP芯片的現(xiàn)狀（1）制造工藝

早期DSP采用4

m的NMOS工藝。現(xiàn)在的DSP芯片普遍采用0.25

m或0.18

m亞微米的CMOS工藝。芯片引腳從原來(lái)的40個(gè)增加到200個(gè)以上，需要設(shè)計(jì)的外圍電路越來(lái)越少，成本、體積和功耗不斷下降。（2）存儲(chǔ)器容量

早期的DSP芯片，其片內(nèi)程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器只有幾百個(gè)單元。目前，片內(nèi)程序和數(shù)據(jù)存儲(chǔ)器可達(dá)到幾十K字，而片外程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器可達(dá)到16M

48位和4G

40位以上。

2023年11月16日DSP原理及應(yīng)用29第1章DSP緒論1.2.5DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)1．DSP芯片的現(xiàn)狀（3）內(nèi)部結(jié)構(gòu)

目前，DSP內(nèi)部均采用多總線、多處理單元和多級(jí)流水線結(jié)構(gòu)，加上完善的接口功能，使DSP的系統(tǒng)功能、數(shù)據(jù)處理能力和與外部設(shè)備的通信功能都有了很大的提高。

（4）運(yùn)算速度

近20年的發(fā)展，使DSP的指令周期從400ns縮短到10ns以下，其相應(yīng)的速度從2.5MIPS提高到2000MIPS以上。如TMS320C6201執(zhí)行一次1024點(diǎn)復(fù)數(shù)FFT運(yùn)算的時(shí)間只有66

S。

2023年11月16日DSP原理及應(yīng)用30第1章DSP緒論1.2.5DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)1．DSP芯片的現(xiàn)狀（5）高度集成化

集濾波、A/D、D/A、ROM、RAM和DSP內(nèi)核于一體的模擬混合式DSP芯片已有較大的發(fā)展和應(yīng)用。

（6）運(yùn)算精度和動(dòng)態(tài)范圍

DSP的字長(zhǎng)從8位已增加到32位，累加器的長(zhǎng)度也增加到40位，從而提高了運(yùn)算精度。同時(shí)，采用超長(zhǎng)字指令字（VLIW）結(jié)構(gòu)和高性能的浮點(diǎn)運(yùn)算，擴(kuò)大了數(shù)據(jù)處理的動(dòng)態(tài)范圍。

2023年11月16日DSP原理及應(yīng)用31第1章DSP緒論1.2.5DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)1．DSP芯片的現(xiàn)狀（7）開(kāi)發(fā)工具

具有較完善的軟件和硬件開(kāi)發(fā)工具，如：軟件仿真器Simulator、在線仿真器Emulator、C編譯器和集成開(kāi)發(fā)環(huán)境CCS等，給開(kāi)發(fā)應(yīng)用帶來(lái)很大方便。

CCS是TI公司針對(duì)本公司的DSP產(chǎn)品開(kāi)發(fā)的集成開(kāi)發(fā)環(huán)境。它集成了代碼的編輯、編譯、鏈接和調(diào)試等諸多功能，而且支持C/C++和匯編的混合編程。開(kāi)放式的結(jié)構(gòu)允許外擴(kuò)用戶自身的模塊。2023年11月16日DSP原理及應(yīng)用32第1章DSP緒論1.2.5DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)2．國(guó)內(nèi)DSP的發(fā)展現(xiàn)狀進(jìn)入21世紀(jì)以后，中國(guó)新興的數(shù)字消費(fèi)類電子產(chǎn)品進(jìn)入增長(zhǎng)期，市場(chǎng)呈現(xiàn)高增長(zhǎng)態(tài)勢(shì)，普及率大幅度提高，從而帶動(dòng)了DSP市場(chǎng)的高速發(fā)展。此外，計(jì)算機(jī)、通信和消費(fèi)類電子產(chǎn)品的數(shù)字化融合也為DSP提供了進(jìn)一步的發(fā)展機(jī)會(huì)。隨著中國(guó)數(shù)字消費(fèi)類產(chǎn)品需求的大幅增長(zhǎng)，以及DSP對(duì)數(shù)字信號(hào)高速運(yùn)算與同步處理能力的提高，DSP的應(yīng)用領(lǐng)域?qū)⒅饾u從移動(dòng)電話領(lǐng)域擴(kuò)展到新型數(shù)字消費(fèi)類領(lǐng)域。

應(yīng)用：用于圖像壓縮與傳輸?shù)葓D像信號(hào)的處理，語(yǔ)音的編碼、合成、識(shí)別和高保真等語(yǔ)音信號(hào)的處理以及通信信號(hào)的調(diào)制解調(diào)、加密、多路復(fù)用、擴(kuò)頻、糾錯(cuò)編碼等處理。2023年11月16日DSP原理及應(yīng)用33第1章DSP緒論1.2.5DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)3．DSP技術(shù)的發(fā)展趨勢(shì)未來(lái)的10年，全球DSP產(chǎn)品將向著高性能、低功耗、加強(qiáng)融合和拓展多種應(yīng)用的趨勢(shì)發(fā)展，DSP芯片將越來(lái)越多地滲透到各種電子產(chǎn)品當(dāng)中，成為各種電子產(chǎn)品尤其是通信類電子產(chǎn)品的技術(shù)核心。DSP技術(shù)將會(huì)有以下一些發(fā)展趨勢(shì)：（1）DSP的內(nèi)核結(jié)構(gòu)將進(jìn)一步改善

多通道結(jié)構(gòu)和單指令多重?cái)?shù)據(jù)（SIMD）、特大指令字組（VLIM）將在新的高性能處理器中占主導(dǎo)地位，如AD公司的ADSP-2116x。

2023年11月16日DSP原理及應(yīng)用34第1章DSP緒論1.2.5DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)3．DSP技術(shù)的發(fā)展趨勢(shì)（2）DSP和微處理器的融合

微處理器MPU：是一種執(zhí)行智能定向控制任務(wù)的通用處理器，它能很好地執(zhí)行智能控制任務(wù)，但是對(duì)數(shù)字信號(hào)的處理功能很差。

DSP處理器：具有高速的數(shù)字信號(hào)處理能力。

在許多應(yīng)用中均需要同時(shí)具有智能控制和數(shù)字信號(hào)處理兩種功能。

將DSP和微處理器結(jié)合起來(lái)，可簡(jiǎn)化設(shè)計(jì)，加速產(chǎn)品的開(kāi)發(fā)，減小PCB體積，降低功耗和整個(gè)系統(tǒng)的成本。

2023年11月16日DSP原理及應(yīng)用35第1章DSP緒論1.2.5DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)3．DSP技術(shù)的發(fā)展趨勢(shì)（3）DSP和高檔CPU的融合大多數(shù)高檔MCU，如Pentium和PowerPC都是SIMD指令組的超標(biāo)量結(jié)構(gòu)，速度很快。

在DSP中融入高檔CPU的分支預(yù)示和動(dòng)態(tài)緩沖技術(shù)，具有結(jié)構(gòu)規(guī)范，利于編程，不用進(jìn)行指令排隊(duì)，使DSP性能大幅度提高。

（4）DSP和SOC的融合

SOC是指把一個(gè)系統(tǒng)集成在一塊芯片上。這個(gè)系統(tǒng)包括DSP和系統(tǒng)接口軟件等。

2023年11月16日DSP原理及應(yīng)用36第1章DSP緒論1.2.5DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)3．DSP技術(shù)的發(fā)展趨勢(shì)（5）DSP和FPGA的融合

FPGA是現(xiàn)場(chǎng)可編程門陣列器件。它和DSP集成在一塊芯片上，可實(shí)現(xiàn)寬帶信號(hào)處理，大大提高信號(hào)處理速度。

（6）實(shí)時(shí)操作系統(tǒng)RTOS與DSP的結(jié)合

隨著DSP處理能力的增強(qiáng)，DSP系統(tǒng)越來(lái)越復(fù)雜，使得軟件的規(guī)模越來(lái)越大，往往需要運(yùn)行多個(gè)任務(wù)，各任務(wù)間的通信、同步等問(wèn)題就變得非常突出。

隨著DSP性能和功能的日益增強(qiáng)，對(duì)DSP應(yīng)用提供RTOS的支持已成為必然的結(jié)果。

2023年11月16日DSP原理及應(yīng)用37第1章DSP緒論1.2.5DSP芯片的發(fā)展現(xiàn)狀和趨勢(shì)3．DSP技術(shù)的發(fā)展趨勢(shì)（7）DSP的并行處理結(jié)構(gòu)為了提高DSP芯片的運(yùn)算速度，各DSP廠商紛紛在DSP芯片中引入并行處理機(jī)制。這樣，可以在同一時(shí)刻將不同的DSP與不同的任一存儲(chǔ)器連通，大大提高數(shù)據(jù)傳輸?shù)乃俾省＃?）功耗越來(lái)越低

隨著超大規(guī)模集成電路技術(shù)和先進(jìn)的電源管理設(shè)計(jì)技術(shù)的發(fā)展，DSP芯片內(nèi)核的電源電壓將會(huì)越來(lái)越低。

2023年11月16日DSP原理及應(yīng)用38第1章DSP緒論1.3DSP系統(tǒng)1.3.1DSP系統(tǒng)的構(gòu)成

一個(gè)典型的DSP系統(tǒng)應(yīng)包括抗混疊濾波器、數(shù)據(jù)采集A/D轉(zhuǎn)換器、數(shù)字信號(hào)處理器DSP、D/A轉(zhuǎn)換器和低通濾波器等組成。

x(t)抗混疊濾波器A/D轉(zhuǎn)換器x(n)y(n)y(t)數(shù)字信號(hào)處理器D/A轉(zhuǎn)換器低通濾波器2023年11月16日DSP原理及應(yīng)用39第1章DSP緒論

DSP系統(tǒng)的處理過(guò)程：

①將輸入信號(hào)x(t)進(jìn)行抗混疊濾波，濾掉高于折疊頻率的分量，以防止信號(hào)頻譜的混疊；

②經(jīng)采樣和A/D轉(zhuǎn)換器，將濾波后的信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)x(n)；

③數(shù)字信號(hào)處理器對(duì)x(n)進(jìn)行處理，得數(shù)字信號(hào)y(n)；

④經(jīng)D/A轉(zhuǎn)換器，將y(n)轉(zhuǎn)換成模擬信號(hào)；

⑤經(jīng)低通濾波器，濾除高頻分量，得到平滑的模擬信號(hào)y(t)。2023年11月16日DSP原理及應(yīng)用40第1章DSP緒論1.3.2DSP系統(tǒng)的特點(diǎn)

（1）接口方便（2）編程方便（3）具有高速性（4）穩(wěn)定性好（5）精度高（6）可重復(fù)性好（7）集成方便2023年11月16日DSP原理及應(yīng)用41第1章DSP緒論1.3.3DSP系統(tǒng)的設(shè)計(jì)過(guò)程

DSP應(yīng)用系統(tǒng)的設(shè)計(jì)過(guò)程如圖所示。

根據(jù)需求寫出任務(wù)書(shū)確定設(shè)計(jì)目標(biāo)算法研究和系統(tǒng)模擬實(shí)現(xiàn)定義系統(tǒng)性能指標(biāo)選擇DSP芯片和外圍芯片硬件設(shè)計(jì)硬件調(diào)試軟件設(shè)計(jì)軟件調(diào)試系統(tǒng)集成和測(cè)試設(shè)計(jì)步驟分幾個(gè)階段：

（1）明確設(shè)計(jì)任務(wù)，確定設(shè)計(jì)目標(biāo)（2）算法模擬，確定性能指標(biāo)（3）選擇DSP芯片和外圍芯片（4）設(shè)計(jì)實(shí)時(shí)的DSP應(yīng)用系統(tǒng)（5）硬件和軟件調(diào)試（6）系統(tǒng)集成和測(cè)試

2023年11月16日DSP原理及應(yīng)用42第1章DSP緒論1.3.4DSP芯片的選擇

在進(jìn)行DSP系統(tǒng)設(shè)計(jì)時(shí)，選擇合適的DSP芯片是非常重要的一個(gè)環(huán)節(jié)。通常依據(jù)系統(tǒng)的運(yùn)算速度、運(yùn)算精度和存儲(chǔ)器的需求等來(lái)選擇DSP芯片。

一般來(lái)說(shuō)，選擇DSP芯片時(shí)應(yīng)考慮如下一些因素。

1．DSP芯片的運(yùn)算速度2．DSP芯片的價(jià)格

3．DSP芯片的運(yùn)算精度

4．DSP芯片的硬件資源

5．DSP芯片的開(kāi)發(fā)工具6．DSP芯片的功耗7．其它因素

2023年11月16日DSP原理及應(yīng)用43第1章DSP緒論1.3.4DSP芯片的選擇

2．DSP芯片的價(jià)格

DSP芯片的價(jià)格也是選擇DSP芯片所需考慮的一個(gè)重要因素。

在系統(tǒng)的設(shè)計(jì)過(guò)程中，應(yīng)根據(jù)實(shí)際系統(tǒng)的應(yīng)用情況來(lái)選擇一個(gè)價(jià)格適中的DSP芯片。

3．DSP芯片的運(yùn)算精度

運(yùn)算精度取決于DSP芯片的字長(zhǎng)。

定點(diǎn)DSP芯片的字長(zhǎng)通常為16位和24位。

浮點(diǎn)DSP芯片的字長(zhǎng)一般為32位。

2023年11月16日DSP原理及應(yīng)用44第1章DSP緒論

4．DSP芯片的硬件資源

DSP芯片的硬件資源主要包括：片內(nèi)RAM、ROM的數(shù)量，外部可擴(kuò)展的程序和數(shù)據(jù)空間，總線接口，I/O接口等。

不同的DSP芯片所提供的硬件資源是不相同的，應(yīng)根據(jù)系統(tǒng)的實(shí)際需要，考慮芯片的硬件資源。

5．DSP芯片的開(kāi)發(fā)工具

快捷、方便的開(kāi)發(fā)工具和完善的軟件支持是開(kāi)發(fā)大型、復(fù)雜DSP應(yīng)用系統(tǒng)的必備條件。

在選擇DSP芯片的同時(shí)必須注意開(kāi)發(fā)工具對(duì)芯片的支持，包括軟件和硬件的開(kāi)發(fā)工具等。2023年11月16日DSP原理及應(yīng)用45第1章DSP緒論

6．DSP芯片的功耗

在某些DSP應(yīng)用場(chǎng)合，功耗也是一個(gè)需要特別注意的問(wèn)題。如便攜式的DSP設(shè)備、手持設(shè)備、野外應(yīng)用的DSP設(shè)備等都對(duì)功耗有特殊的要求。

7．其它因素

選擇DSP芯片還應(yīng)考慮封裝的形式、質(zhì)量標(biāo)準(zhǔn)、供貨情況、生命周期等。

2023年11月16日DSP原理及應(yīng)用46第1章DSP緒論1.4DSP產(chǎn)品簡(jiǎn)介目前，在生產(chǎn)通用DSP的廠家中，最有影響的公司有：

AD公司AT&T公司（現(xiàn)在的Lucent公司）Motorola公司TI公司（美國(guó)德州儀器公司）NEC公司。2023年11月16日DSP原理及應(yīng)用47第1章DSP緒論1．AD公司

定點(diǎn)DSP：ADSP21xx系列16bit40MIPS；浮點(diǎn)DSP：ADSP21020系列32bit25MIPS；并行浮點(diǎn)DSP：ADSP2106x系列32bit40MIPS；超高性能DSP：ADSP21160系列32bit100MIPS。2．AT&T公司定點(diǎn)DSP：DSP16系列16bit40MIPS；浮點(diǎn)DSP：DSP32系列32bit12.5MIPS。

2023年11月16日DSP原理及應(yīng)用48第1章DSP緒論3．Motorola公司定點(diǎn)DSP：DSP56000系列24bit16MIPS；浮點(diǎn)DSP：DSP96000系列32bit27MIPS。

4．NEC公司定點(diǎn)DSP：

PD77Cxx系列16bit；

PD770xx系列16bit；

PD772xx系列24bit或32bit。

2023年11月16日DSP原理及應(yīng)用49第1章DSP緒論5．TI公司該公司自1982年推出第一款定點(diǎn)DSP芯片以來(lái)，相繼推出定點(diǎn)、浮點(diǎn)和多處理器三類運(yùn)算特性不同的DSP芯片，共計(jì)已發(fā)展了七代產(chǎn)品。其中，定點(diǎn)運(yùn)算單處理器的DSP有七個(gè)系列，浮點(diǎn)運(yùn)算單處理器的DSP有三個(gè)系列，多處理器的DSP有一個(gè)系列。主要按照DSP的處理速度、運(yùn)算精度和并行處理能力分類，每一類產(chǎn)品的結(jié)構(gòu)相同，只是片內(nèi)存儲(chǔ)器和片內(nèi)外設(shè)配置不同。

2023年11月16日DSP原理及應(yīng)用50第1章DSP緒論5．TI公司定點(diǎn)DSP：①TMS320C1x系列16bit第一代1982年前后；②TMS320C2x系列16bit第二代1987年前后；③TMS320C5x系列16bit第五代1993年；④TMS320C54x系列16bit第七代1996年；⑤TMS320C24x系列16bit第七代1996年；⑥TMS320C6x系列32bit第七代1997年；⑦TMS320C55x系列16bit第七代2000年。浮點(diǎn)DSP：①TMS320C3x系列32bit第三代1990年；②

TMS320C4x系列32bit第四代1990年；③TMS320C67x系列64bit第七代1998年。

多處理器DSP：①TMS320C8x系列32bit第六代1994年。

C2x、C24x稱為C2000系列，主要用于數(shù)字控制系統(tǒng)；

C54x、C55x稱為C5000系列，主要用于功耗低、便于攜帶的通信終端；

C62x、C64x和C67x稱為C6000系列，主要用于高性能復(fù)雜的通信系統(tǒng)，如移動(dòng)通信基站。

2023年11月16日DSP原理及應(yīng)用51第2章TMS320C54x的硬件結(jié)構(gòu)

內(nèi)容提要

TMS320C54x芯片是一種特殊結(jié)構(gòu)的微處理器，為了快速地實(shí)現(xiàn)數(shù)字信號(hào)處理運(yùn)算，采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行處理結(jié)構(gòu)，可在一個(gè)周期內(nèi)對(duì)數(shù)據(jù)進(jìn)行高速的算術(shù)運(yùn)算和邏輯運(yùn)算。

本章主要介紹TMS320C54x芯片的硬件結(jié)構(gòu)，重點(diǎn)對(duì)芯片的引腳功能、CPU結(jié)構(gòu)、內(nèi)部存儲(chǔ)器、片內(nèi)外設(shè)電路、系統(tǒng)控制以及內(nèi)外部總線進(jìn)行了討論。2023年11月16日DSP原理及應(yīng)用52第2章TMS320C54x的硬件結(jié)構(gòu)知識(shí)要點(diǎn)●引腳功能●內(nèi)外部總線結(jié)構(gòu)●

CPU結(jié)構(gòu)●內(nèi)部存儲(chǔ)器結(jié)構(gòu)●片內(nèi)外設(shè)電路●系統(tǒng)控制2023年11月16日DSP原理及應(yīng)用53第2章TMS320C54x的硬件結(jié)構(gòu)2.1’C54x的基本結(jié)構(gòu)2.2’C54x的主要特性和外部引腳2.3’C54x的內(nèi)部總線結(jié)構(gòu)2.4’C54x的中央處理器

2.5’C54x的存儲(chǔ)空間結(jié)構(gòu)2.6’C54x的片內(nèi)外設(shè)電路2.7’C54x的系統(tǒng)控制2.8’C54x的外部總線2023年11月16日DSP原理及應(yīng)用54第2章TMS320C54x的硬件結(jié)構(gòu)2.1’C54x的基本結(jié)構(gòu)

TMS320C54x（簡(jiǎn)稱’C54x）是TI公司為實(shí)現(xiàn)低功耗、高速實(shí)時(shí)信號(hào)處理而專門設(shè)計(jì)的16位定點(diǎn)數(shù)字信號(hào)處理器，采用改進(jìn)的哈佛結(jié)構(gòu)，具有高度的操作靈活性和運(yùn)行速度，適應(yīng)于遠(yuǎn)程通信等實(shí)時(shí)嵌入式應(yīng)用的需要，現(xiàn)已廣泛地應(yīng)用于無(wú)線電通信系統(tǒng)中。

2023年11月16日DSP原理及應(yīng)用55第2章TMS320C54x的硬件結(jié)構(gòu)2.1’C54x的基本結(jié)構(gòu)

1.’C54x的主要優(yōu)點(diǎn)

①

圍繞1組程序總線、3組數(shù)據(jù)總線和4組地址總線而建立的改進(jìn)哈佛結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。

②具有高度并行性和專用硬件邏輯的CPU設(shè)計(jì)，提高了芯片的性能。

③

具有完善的尋址方式和高度專業(yè)化指令系統(tǒng),更適應(yīng)于快速算法的實(shí)現(xiàn)和高級(jí)語(yǔ)言編程的優(yōu)化。

④

模塊化結(jié)構(gòu)設(shè)計(jì)，使派生器件得到了更快的發(fā)展。

⑤

采用先進(jìn)的IC制造工藝，降低了芯片的功耗,提高了芯片的性能。

⑥

采用先進(jìn)的靜態(tài)設(shè)計(jì)技術(shù)，進(jìn)一步降低了功耗，使芯片具有更強(qiáng)的應(yīng)用能力。

2023年11月16日DSP原理及應(yīng)用56第2章TMS320C54x的硬件結(jié)構(gòu)2.’C54x的內(nèi)部結(jié)構(gòu)

TMS320C54x的組成

中央處理器CPU

I/O功能擴(kuò)展接口

內(nèi)部總線控制

特殊功能寄存器

數(shù)據(jù)存儲(chǔ)器RAM

程序存儲(chǔ)器ROM

串行口主機(jī)通信接口HPI

定時(shí)系統(tǒng)

中斷系統(tǒng)2023年11月16日DSP原理及應(yīng)用57第2章TMS320C54x的硬件結(jié)構(gòu)2.’C54x的內(nèi)部結(jié)構(gòu)

TMS320C54x的硬件結(jié)構(gòu)圖

PAGENDAGEN

特殊功能寄存器系統(tǒng)控制程序地址生成器數(shù)據(jù)地址生成器

CPU乘法累加器算術(shù)/邏輯運(yùn)算單元桶形移位器比較器外部存儲(chǔ)器接口外部設(shè)備接口程序存儲(chǔ)器數(shù)據(jù)存儲(chǔ)器串行口并行口定時(shí)器計(jì)數(shù)器中斷系統(tǒng)控制接口PABPBCABCBDABDBEABEB2023年11月16日DSP原理及應(yīng)用58第2章TMS320C54x的硬件結(jié)構(gòu)3.各部分的功能

①中央處理器CPU采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行處理結(jié)構(gòu)，可在一個(gè)周期內(nèi)對(duì)數(shù)據(jù)進(jìn)行高速的算術(shù)運(yùn)算和邏輯運(yùn)算。

②內(nèi)部總線結(jié)構(gòu)

由一組程序總線、三組數(shù)據(jù)總線和四組地址總線組成，可在一個(gè)指令周期內(nèi)產(chǎn)生兩個(gè)數(shù)據(jù)存儲(chǔ)地址，實(shí)現(xiàn)流水線并行數(shù)據(jù)處理。2023年11月16日DSP原理及應(yīng)用59第2章TMS320C54x的硬件結(jié)構(gòu)3.各部分的功能

③

特殊功能寄存器共有26個(gè)特殊功能寄存器，位于具有特殊功能的RAM區(qū)。主要用來(lái)對(duì)片內(nèi)各功能模塊進(jìn)行管理、控制、監(jiān)視。

④數(shù)據(jù)存儲(chǔ)器RAM片內(nèi)數(shù)據(jù)存儲(chǔ)器雙尋址數(shù)據(jù)寄存器DARAM

單尋址數(shù)據(jù)寄存器SARAM

DARAM：在一個(gè)指令周期內(nèi)，可對(duì)其進(jìn)行兩次存取操作，即一次讀出和一次寫入；

SARAM：在一個(gè)指令周期內(nèi)，只能進(jìn)行一次存取操作。2023年11月16日DSP原理及應(yīng)用60第2章TMS320C54x的硬件結(jié)構(gòu)3.各部分的功能

⑤程序存儲(chǔ)器ROM

可由ROM和RAM配置而成，即程序空間可以定義在ROM上，也可以定義在RAM中。當(dāng)需要高速運(yùn)行的程序時(shí)，可將片外ROM中的程序調(diào)入到片內(nèi)RAM中，以提高程序的運(yùn)行速度，降低對(duì)外部ROM的速度要求，增強(qiáng)系統(tǒng)的整體抗干擾性能。2023年11月16日DSP原理及應(yīng)用61第2章TMS320C54x的硬件結(jié)構(gòu)3.各部分的功能

⑥I/O口

’C54x共有兩個(gè)通用I/O引腳（BIO和XF）。

BIO：主要用來(lái)監(jiān)測(cè)外部設(shè)備的工作狀態(tài)；

XF：用來(lái)給外部設(shè)備發(fā)送信號(hào)。

’C54x芯片還配有主機(jī)接口（HPI）、同步串行口和64K字I/O空間。

HPI和串行口可以通過(guò)設(shè)置，用作通用I/O。

64K字的I/O空間可通過(guò)外加緩沖器或鎖存電路，配合外部I/O讀寫控制時(shí)序構(gòu)成片外外設(shè)的控制電路。

2023年11月16日DSP原理及應(yīng)用62第2章TMS320C54x的硬件結(jié)構(gòu)3.各部分的功能

⑦

串行口

不同型號(hào)的’C54x芯片，所配置的串行口功能不同?？煞譃?種：

單通道同步串行口SP

帶緩沖器單通道同步串行口BSP

并行帶緩沖器多通道同步串行口McBSP

時(shí)分多通道帶緩沖器串行口TMD2023年11月16日DSP原理及應(yīng)用63第2章TMS320C54x的硬件結(jié)構(gòu)3.各部分的功能

⑧主機(jī)接口HPI

HPI是一個(gè)與主機(jī)通信的并行接口，主要用于DSP與其它總線或CPU進(jìn)行通信。信息可通過(guò)’C54x的片內(nèi)存儲(chǔ)器與主機(jī)進(jìn)行數(shù)據(jù)交換。

不同型號(hào)的器件配置不同HPI口，可分為：8位標(biāo)準(zhǔn)HPI接口8位增強(qiáng)型HPI接口16位增強(qiáng)型HPI接口2023年11月16日DSP原理及應(yīng)用64第2章TMS320C54x的硬件結(jié)構(gòu)3.各部分的功能

⑨定時(shí)器定時(shí)器是一個(gè)軟件可編程的計(jì)數(shù)器，用來(lái)產(chǎn)生定時(shí)中斷。

可通過(guò)設(shè)置特定的狀態(tài)來(lái)控制定時(shí)器的停止、恢復(fù)、復(fù)位和禁止。

2023年11月16日DSP原理及應(yīng)用65第2章TMS320C54x的硬件結(jié)構(gòu)

⑩中斷系統(tǒng)

’C54x的中斷系統(tǒng)具有硬件中斷和軟件中斷。

硬件中斷：

軟件中斷：

由外圍設(shè)備信號(hào)引起的中斷。

分為：片外外設(shè)引起的硬件中斷；

片內(nèi)外設(shè)引起的硬件中斷。

由程序指令所引起的中斷。

可屏蔽中斷：

非屏蔽中斷：

SINT15~SINT0。

包括所有的軟件中斷和兩個(gè)外部

中斷管理優(yōu)先級(jí)：

11~16個(gè)固定級(jí)。硬件中斷RS、NMI。2023年11月16日DSP原理及應(yīng)用66第2章TMS320C54x的硬件結(jié)構(gòu)2.2

’C54x的主要特性和外部引腳

●采用先進(jìn)的多總線結(jié)構(gòu)，通過(guò)1組程序總線、3組數(shù)據(jù)總線和4組地址總線來(lái)實(shí)現(xiàn)。

2.2.1’C54x的主要特性

1．CPU

●40位算術(shù)邏輯運(yùn)算單元ALU，包括1個(gè)40位桶形移位寄存器和2個(gè)獨(dú)立的40位累加器。

●17×17位并行乘法器，與40位專用加法器相連,可用于進(jìn)行非流水線的單周期乘法-累加運(yùn)算。

2023年11月16日DSP原理及應(yīng)用67第2章TMS320C54x的硬件結(jié)構(gòu)

2.2.1’C54x的主要特性

1．CPU

●比較、選擇、存儲(chǔ)單元（CSSU），可用于Viterbi譯碼器的加法-比較-選擇運(yùn)算。

●指數(shù)編碼器，是一個(gè)支持單周期指令EXP的專用硬件?？梢栽谝粋€(gè)周期內(nèi)計(jì)算40位累加器數(shù)值的指數(shù)。

●配有兩個(gè)地址生成器，包括8個(gè)輔助寄存器和2個(gè)輔助寄存器算術(shù)運(yùn)算單元（ARAU）。

2023年11月16日DSP原理及應(yīng)用68第2章TMS320C54x的硬件結(jié)構(gòu)

2.2.1’C54x的主要特性

2．存儲(chǔ)器

●

可訪問(wèn)的最大存儲(chǔ)空間為192K×16位，即64K字的程序存儲(chǔ)器、64K字的數(shù)據(jù)存儲(chǔ)器以及64K字的I/O空間。

●

片內(nèi)ROM，可配置為程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。

●

片內(nèi)RAM有兩種類型，即雙尋址RAM（DARAM）和單尋址RAM（SARAM）。

2023年11月16日DSP原理及應(yīng)用69第2章TMS320C54x的硬件結(jié)構(gòu)

2.2.1’C54x的主要特性

3．指令系統(tǒng)

●

支持單指令重復(fù)和塊指令重復(fù)操作●支持存儲(chǔ)器塊傳送指令

●支持32位長(zhǎng)操作數(shù)指令

●具有支持2操作數(shù)或3個(gè)操作數(shù)的讀指令

●具有能并行存儲(chǔ)和并行加載的算術(shù)指令

●支持條件存儲(chǔ)指令及中斷快速返回指令

2023年11月16日DSP原理及應(yīng)用70第2章TMS320C54x的硬件結(jié)構(gòu)

2.2.1’C54x的主要特性

4．在片外圍電路

●具有軟件可編程等待狀態(tài)發(fā)生器

●設(shè)有可編程分區(qū)轉(zhuǎn)換邏輯電路

●帶有內(nèi)部振蕩器或外部時(shí)鐘源的片內(nèi)鎖相環(huán)（PLL）發(fā)生器

●支持全雙工操作的串行口，可進(jìn)行8位或16位串行通信2023年11月16日DSP原理及應(yīng)用71第2章TMS320C54x的硬件結(jié)構(gòu)

2.2.1’C54x的主要特性

4．在片外圍電路

●帶4位預(yù)定標(biāo)器的16位可編程定時(shí)器

●設(shè)有與主機(jī)通信的并行接口（HPI）

●具有外部總線判斷控制，以斷開(kāi)外部的數(shù)據(jù)總線、地址總線和控制信號(hào)

●

數(shù)據(jù)總線具有總線保持器特性

2023年11月16日DSP原理及應(yīng)用72第2章TMS320C54x的硬件結(jié)構(gòu)

2.2.1’C54x的主要特性

5．電源

●具有多種節(jié)電模式。

可用IDLE1、IDLE2和IDLE3指令來(lái)控制芯片功耗，使CPU工作在省電方式。

●

可在軟件控制下，禁止CLKOUT輸出信號(hào)。

6．片內(nèi)仿真接口

●

具有符合IEEE1149.1標(biāo)準(zhǔn)的片內(nèi)仿真接口。

2023年11月16日DSP原理及應(yīng)用73第2章TMS320C54x的硬件結(jié)構(gòu)

2.2.1’C54x的主要特性

7．速度

●

5.0V電壓的器件，其速度可達(dá)到40MIPS，指令周期時(shí)間為25ns。

●

3.3V電壓的器件，其速度可達(dá)到80MIPS，指令周期時(shí)間為12.5ns?！?.5V電壓的器件，其速度可達(dá)到100MIPS，指令周期時(shí)間為10ns?！?.8V電壓的器件，其速度可達(dá)到200MIPS，每個(gè)核的指令周期時(shí)間為10ns。2023年11月16日DSP原理及應(yīng)用74第2章TMS320C54x的硬件結(jié)構(gòu)

2.2.2’C54x的引腳功能

TMS320C54x芯片采用CMOS制造工藝，整個(gè)系列的型號(hào)基本上都采用塑料或陶瓷四方扁平封裝形式（TQFP）。

不同的器件型號(hào)其引腳的個(gè)數(shù)有所不同。下面以TMS320VC5402芯片為例,介紹’C54x引腳的名稱及功能。

2023年11月16日DSP原理及應(yīng)用75第2章TMS320C54x的硬件結(jié)構(gòu)

2.2.2’C54x的引腳功能

’C5402共有144個(gè)引腳，引腳分布如圖。144143142141140139138137136135134133132131130129128127126125124123122121120119118117116115114113112111110109123456789101112131415161718192021222324252627282930313233343536108107106105104103102101100999897969594939291908988878685848382818079787776757473TMS320VC54023738394041424344454647484950515253545556575859606162636465666768697071722023年11月16日DSP原理及應(yīng)用76第2章TMS320C54x的硬件結(jié)構(gòu)

2.2.2’C54x的引腳功能

TMS320C5402引腳：電源引腳時(shí)鐘引腳

控制引腳地址和數(shù)據(jù)引腳串行口引腳主機(jī)接口引腳通用I/O引腳測(cè)試引腳2023年11月16日DSP原理及應(yīng)用77第2章TMS320C54x的硬件結(jié)構(gòu)

2.2.2’C54x的引腳功能1.電源引腳

’C5402采用雙電源供電，其引腳有：

●CVDD（16、52、68、91、125、142），

電壓為+1.8V，為CPU內(nèi)核提供的專用電源；●DVDD（4、33、56、75、112、130），電壓為+3.3V，為各I/O引腳提供的電源；

●VSS（3、14、34、40、50、57、70、76、93、106、111、128），接地。

2023年11月16日DSP原理及應(yīng)用78第2章TMS320C54x的硬件結(jié)構(gòu)2．時(shí)鐘引腳

’C5402的時(shí)鐘發(fā)生器由內(nèi)部振蕩器和鎖相環(huán)PLL構(gòu)成，其引腳功能如表2.2.1所示。

CLKOUT：主時(shí)鐘輸出引腳,周期為CPU的機(jī)器周期。

CLKMD1、CLKMD2和CLKMD3：設(shè)定時(shí)鐘工作模式引腳，用來(lái)硬件配置時(shí)鐘模式。

X2/CLKIN：時(shí)鐘振蕩器引腳。若使用內(nèi)部時(shí)鐘，用來(lái)外接晶體電路；

若使用外部時(shí)鐘，該引腳接外部時(shí)鐘輸入。

X1：時(shí)鐘振蕩器引腳。若使用內(nèi)部時(shí)鐘，用來(lái)外接晶體電路；

若使用外部時(shí)鐘，該引腳懸空。

TOUT：定時(shí)器輸出引腳。2023年11月16日DSP原理及應(yīng)用79第2章TMS320C54x的硬件結(jié)構(gòu)3．控制引腳控制引腳用來(lái)產(chǎn)生和接收外部器件的各種控制信號(hào)，引腳功能見(jiàn)表2.2.2。

RS

：復(fù)位信號(hào)；

MSTRB

：外部存儲(chǔ)器選通信號(hào)；

PS

：外部程序存儲(chǔ)器片選信號(hào)；

DS：外部數(shù)據(jù)存儲(chǔ)器片選信號(hào)；

IS：I/O設(shè)備選擇信號(hào)；

IOSTRB：I/O設(shè)備選通信號(hào)；

R/W：讀/寫信號(hào)；READY：數(shù)據(jù)準(zhǔn)備好信號(hào)。HOLD：請(qǐng)求控制存儲(chǔ)器接口信號(hào)；2023年11月16日DSP原理及應(yīng)用80第2章TMS320C54x的硬件結(jié)構(gòu)3．控制引腳

HOLDA：響應(yīng)控制存儲(chǔ)器請(qǐng)求信號(hào)；

MSC：微狀態(tài)完成信號(hào)；

IAQ：中斷請(qǐng)求信號(hào)；

IACK：中斷響應(yīng)信號(hào)；

MP/MC：DSP工作方式選擇信號(hào)；

INT0、INT1、INT2、INT3：外部中斷請(qǐng)求信號(hào)。

NMI：非屏蔽中斷。2023年11月16日DSP原理及應(yīng)用81第2章TMS320C54x的硬件結(jié)構(gòu)4．地址和數(shù)據(jù)引腳

’C5402芯片共有20個(gè)地址引腳和16條數(shù)據(jù)引腳。

地址引腳用來(lái)尋址外部程序空間、外部數(shù)據(jù)空間和片外I/O空間。A19~A0：可尋址1M的外部程序空間

64K外部數(shù)據(jù)空間

64K片外I/O空間2023年11月16日DSP原理及應(yīng)用82第2章TMS320C54x的硬件結(jié)構(gòu)4．地址和數(shù)據(jù)引腳數(shù)據(jù)引腳：用于在處理器、外部數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器和I/O器件之間進(jìn)行16位數(shù)據(jù)并行傳輸。D15~D0：組成16位外部數(shù)據(jù)總線。

在下列情況下，D15~D0將呈現(xiàn)高阻狀態(tài)。

●當(dāng)沒(méi)有輸出時(shí)

●當(dāng)RS有效時(shí)

●當(dāng)HOLD有效時(shí)

●當(dāng)EMU1/OFF為低電平時(shí)2023年11月16日DSP原理及應(yīng)用83第2章TMS320C54x的硬件結(jié)構(gòu)5.串行口引腳’C5402器件有兩個(gè)McBSP串行口，共有12個(gè)外部引腳。

BCLKR0：緩沖串行口0同步接收時(shí)鐘信號(hào)；

BCLKR1：緩沖串行口1同步接收時(shí)鐘信號(hào)；BCLKX0：緩沖串行口0同步發(fā)送時(shí)鐘信號(hào)；

BCLKX1：緩沖串行口1同步發(fā)送時(shí)鐘信號(hào)；BDR0：緩沖串行口0的串行數(shù)據(jù)接收輸入；

BDR1：緩沖串行口1的串行數(shù)據(jù)接收輸入；

2023年11月16日DSP原理及應(yīng)用84第2章TMS320C54x的硬件結(jié)構(gòu)5.串行口引腳

BDX0：緩沖串行口0的串行數(shù)據(jù)發(fā)送輸出；

BDX1：緩沖串行口1的串行數(shù)據(jù)發(fā)送輸出；

BFSR0：緩沖串行口0同步接收信號(hào)；

BFSR1：緩沖串行口1同步接收信號(hào)；

BFSX0：緩沖串行口0同步發(fā)送信號(hào)；

BFSX1：緩沖串行口1同步發(fā)送信號(hào)。2023年11月16日DSP原理及應(yīng)用85第2章TMS320C54x的硬件結(jié)構(gòu)6.主機(jī)接口HPI引腳

’C5402的HPI接口是一個(gè)8位并行口，用來(lái)與主設(shè)備或主處理器接口，實(shí)現(xiàn)DSP與主設(shè)備或主處理器間的通信。

HDS1：

HDS2：

HD7~HD0：8位雙向并行數(shù)據(jù)線；

HCS：片選信號(hào)，作為HPI的使能端；

HAS：地址選通信號(hào)；數(shù)據(jù)選通信號(hào)，由主機(jī)控制HPI數(shù)據(jù)傳輸；2023年11月16日DSP原理及應(yīng)用86第2章TMS320C54x的硬件結(jié)構(gòu)6.主機(jī)接口HPI引腳

HBIL：字節(jié)識(shí)別信號(hào)，用來(lái)判斷主機(jī)送來(lái)的數(shù)據(jù)是

第1字節(jié)還是第2字節(jié)。

HCNTL0：

HCNTL1：

主機(jī)控制信號(hào)。

HR/W：主機(jī)對(duì)HPI口的讀/寫信號(hào)；

HRDY：HPI數(shù)據(jù)準(zhǔn)備好信號(hào)；

HINT/TOUT1：HPI向主機(jī)請(qǐng)求的中斷信號(hào)；

HPIENA：HPI模塊選擇信號(hào)。

用于主機(jī)選擇所要尋址的寄存器；2023年11月16日DSP原理及應(yīng)用87第2章TMS320C54x的硬件結(jié)構(gòu)7.通用I/O引腳

’C5402芯片都有2個(gè)通用的I/O引腳，分別為：

XF：外部標(biāo)志輸出信號(hào)，用來(lái)給外部設(shè)備發(fā)送信號(hào)。通過(guò)編程設(shè)置，控制外設(shè)工作。

BIO：控制分支轉(zhuǎn)移輸入信號(hào)，用來(lái)監(jiān)測(cè)外設(shè)的工作狀態(tài)。

2023年11月16日DSP原理及應(yīng)用88第2章TMS320C54x的硬件結(jié)構(gòu)8.測(cè)試引腳

’C5402芯片具有符合IEEE1149.1標(biāo)準(zhǔn)的在片仿真接口。

TCK：測(cè)試時(shí)鐘輸入引腳；

TDI：測(cè)試數(shù)據(jù)輸入引腳；

TDO：測(cè)試數(shù)據(jù)輸出引腳；

TMS：測(cè)試方式選擇引腳；

TRST：測(cè)試復(fù)位引腳；

EMU0：仿真器中斷0引腳；

EMU1/OFF：仿真器中斷1引腳/關(guān)斷所有輸出引腳。2023年11月16日DSP原理及應(yīng)用89第2章TMS320C54x的硬件結(jié)構(gòu)2.3’C54x的內(nèi)部總線結(jié)構(gòu)

TMS320C54x的結(jié)構(gòu)是以8組16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。

總線結(jié)構(gòu)

1組程序總線PB3組數(shù)據(jù)總線CB、DB、EB4組地址總線PAB、CAB、DAB、EAB

2023年11月16日DSP原理及應(yīng)用90第2章TMS320C54x的硬件結(jié)構(gòu)1