數(shù)字電路與邏輯設(shè)計基礎(chǔ)課件

數(shù)字集成電路基礎(chǔ)JHR第1章數(shù)字電子技術(shù)概述一、本章主要介紹內(nèi)容

1.數(shù)字電子技術(shù)與模擬電子技術(shù)的區(qū)別，數(shù)字信號和數(shù)字電路的基本概念。

2.半導(dǎo)體器件（二極管、三極管、MOS管）在數(shù)字電路中主要工作于開關(guān)狀態(tài)，重點(diǎn)介紹它們的開關(guān)運(yùn)用特性。

3.數(shù)字系統(tǒng)中信息可分為數(shù)值和文字符號兩大類。數(shù)值的計數(shù)體制常用的有二進(jìn)制、十進(jìn)制、十六進(jìn)制，重點(diǎn)介紹它們的表示方法及相互轉(zhuǎn)換；文字符號常采用特定的二進(jìn)制代碼來表示，重點(diǎn)介紹常用的BCD碼、格雷碼和奇偶校驗(yàn)碼。二、本章教學(xué)大綱基本要求1.熟練掌握：①二進(jìn)制、十進(jìn)制、十六進(jìn)制數(shù)及其相互轉(zhuǎn)換；②8421BCD碼。2.理解二極管、三極管、MOS管的開關(guān)運(yùn)用特性。3.一般了解：其它常用BCD碼。三、重點(diǎn)與難點(diǎn)重點(diǎn)：各種常用數(shù)制之間的相互轉(zhuǎn)換。難點(diǎn)：二極管、三極管、MOS管的開關(guān)特性。第一節(jié)數(shù)字電路概述一、數(shù)字信號和數(shù)字電路工程上把電信號分為兩大類：模擬信號、數(shù)字信號。

◆模擬信號：指在時間上和數(shù)值上都是連續(xù)變化的信號。如電視圖象和伴音信號；生產(chǎn)過程中由傳感器檢測的某種物理量轉(zhuǎn)化成的電信號等。

◆模擬電路：傳輸、處理模擬信號的電路稱為模擬電路?！魯?shù)字信號：指在時間上和數(shù)值上都是斷續(xù)變化的離散信號。如電子表的秒信號等?！魯?shù)字電路：傳輸、處理數(shù)字信號的電路稱為數(shù)字電路。二、數(shù)字電路的特點(diǎn)1.數(shù)字信號是非連續(xù)變化的電信號，通常只有兩種狀態(tài)。如電位高與低，電流的有與無等。我們用“1”和“0”來表示這兩種狀態(tài)。在數(shù)字電路中電子器件（如二極管、三極管）處于開關(guān)狀態(tài)，也是工作在飽和區(qū)和截止區(qū)。2.數(shù)字電路的特點(diǎn)（1）數(shù)字信號是非連續(xù)變化的，只有兩種狀態(tài)，用“1”和“0”表示。（2）數(shù)字電路研究對象是電路的輸入和輸出之間的邏輯關(guān)系，所以數(shù)字電路也稱邏輯電路。分析方法采用邏輯代數(shù)、真值表、卡諾圖、特性方程、狀態(tài)轉(zhuǎn)換圖、時序波形圖。（3）數(shù)字電路不僅可以對信號進(jìn)行算術(shù)運(yùn)算，而且還能夠進(jìn)行邏輯推演和邏輯判斷。即具有一定的邏輯思維能力。在電子計算機(jī)、數(shù)字控制、數(shù)字通信等領(lǐng)域得到廣泛應(yīng)用。三、正邏輯與負(fù)邏輯數(shù)字信號是一種二值信號，用兩個電平（高電平和低電平）分別來表示兩個邏輯值（邏輯1和邏輯0）。有兩種邏輯體制：正邏輯體制規(guī)定：高電平為邏輯1，低電平為邏輯0。負(fù)邏輯體制規(guī)定：低電平為邏輯1，高電平為邏輯0。如果采用正邏輯，圖（1）所示的數(shù)字電壓信號就成為下圖所示的邏輯信號。四、數(shù)字信號的主要參數(shù)一個理想的周期性數(shù)字信號，可用以下幾個參數(shù)來描繪：

Um－信號幅度；

T－信號重復(fù)周期；

tW－脈沖寬度。q－占空比。其定義為：下圖所示為三個周期相同（T＝20ms），但幅度、脈沖寬度及占空比各不相同的數(shù)字信號。3.數(shù)字邏輯電路的分類（1）按功能分為組合邏輯電路和時序邏輯電路兩大類。組合邏輯電路任何時刻的輸出狀態(tài)，僅取決于該電路當(dāng)時所有輸入狀態(tài)的組合，與電路過去的輸入、輸出狀態(tài)無關(guān)，它們不具有“記憶”功能?？捎糜趯?shí)現(xiàn)加法器、譯碼器、數(shù)據(jù)選擇器等邏輯功能。時序邏輯電路任何時刻的輸出狀態(tài)，不僅取決于該電路當(dāng)時的輸入狀態(tài)，還與電路過去的輸入、輸出狀態(tài)有關(guān)，它們具有“記憶”功能。觸發(fā)器等存儲元件屬于時序邏輯電路，可用于實(shí)現(xiàn)計數(shù)器、寄存器、移位寄存器等存儲部件。組合邏輯電路和時序邏輯電路是計算機(jī)的基本組成器件。（2）按組成結(jié)構(gòu)分為分立元件電路和集成電路兩類。分立元件電路是將獨(dú)立的晶體管、電阻等元器件用導(dǎo)線連接起來的電路；集成電路是將元器件及導(dǎo)線均采用半導(dǎo)體工藝集成制作在同一硅片上，并封裝于一個殼體內(nèi)的電路。一塊芯片上集成的元器件數(shù)量的多少，稱為集成電路的集成度。集成電路按集成度劃分小規(guī)模集成電路(SSI，數(shù)十器件/片)中規(guī)模集成電路(MSI，數(shù)百器件/片)大規(guī)模集成電路(LSI，數(shù)千器件/片)超大規(guī)模集成電路(VSI，>1萬器件/片)第二節(jié)數(shù)字電路中的二極管與三極管一、二極管的開關(guān)特性1.二極管的開關(guān)特性如圖利用二極管的單向?qū)щ娦?，?dāng)輸入信號電壓為高電平ui＝UIH＝UCC時，二極管截止，輸出為高電平u0＝U0H＝UCC，當(dāng)輸入為低電平ui＝UIL＝0V時，二極管導(dǎo)通，輸出為低電平u0＝U0L＝0V。2.二極管開關(guān)等效電路通常二極管正向?qū)ǎQ為二極管的“開”態(tài)；二極管截止，稱為二極管的“關(guān)”態(tài)。在脈沖信號的作用下，二極管可在“開”態(tài)和“關(guān)”態(tài)二種工作狀態(tài)間轉(zhuǎn)換?？梢?，二極管在電路中表現(xiàn)為一個受外加電壓控制的開關(guān)。當(dāng)外加電壓為一脈沖信號時，二極管將隨著脈沖電壓的變化在“開”態(tài)與“關(guān)”態(tài)之間轉(zhuǎn)換。這個轉(zhuǎn)換過程就是二極管開關(guān)的動態(tài)特性3.二極管開關(guān)的動態(tài)特性給二極管電路加入一個方波信號，電流的波形怎樣呢？第五節(jié)數(shù)制一、數(shù)制（計數(shù)體制）常用的數(shù)制有十進(jìn)制、六十進(jìn)制、十二進(jìn)制、二十四進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制等。1.十進(jìn)制（DecimalNumberSystem）數(shù)碼：0、1、2、3、4、5、6、7、8、9。十個不同的數(shù)碼?；鶖?shù)：數(shù)碼的數(shù)目稱作數(shù)制的“基數(shù)”，十進(jìn)制的基數(shù)為10。計數(shù)規(guī)律：逢十進(jìn)一、借一當(dāng)十。一般表達(dá)式：式中Kｉ為基數(shù)10的ｉ次冪的系數(shù)，它可為0～9中的任一個數(shù)字。（n＝3，m＝2）在數(shù)字電路中一般不直接采用十進(jìn)制，因?yàn)橐?0個不同的電路狀態(tài)來表示十進(jìn)制的10個數(shù)碼，不容易，又不經(jīng)濟(jì)。

2.二進(jìn)制（BinaryNumberSystem）二進(jìn)制與十進(jìn)制的排列規(guī)律類同，僅區(qū)別于基數(shù)不同。數(shù)碼：0、1基數(shù)：2計數(shù)規(guī)律：逢二進(jìn)一、借一當(dāng)二一般表達(dá)式：二進(jìn)制的運(yùn)算法則：加法：0＋0＝0

0＋1＝1＋0＝1

1＋1＝10乘法：0×0＝0

0×1＝1×0＝0

1×1＝1

3.八進(jìn)制數(shù)數(shù)碼：0、1、2、3、4、5、6、7、八個數(shù)碼?；鶖?shù)：8計數(shù)規(guī)律：逢八進(jìn)一、借一當(dāng)八一般表達(dá)式：4.十六進(jìn)制數(shù)碼：0、1、2、3、4、5、6、7、8、9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）16個數(shù)碼?；鶖?shù)：16計數(shù)規(guī)律：逢十六進(jìn)一一般表達(dá)式：二、常用數(shù)制之間的相互轉(zhuǎn)換

1.二進(jìn)制十進(jìn)制方法一：將各位二進(jìn)制數(shù)權(quán)值乘上系數(shù)再相加。如：（11010.101）2

（）10［解］方法二：按位、權(quán)值進(jìn)行轉(zhuǎn)換。在十進(jìn)制數(shù)中，小數(shù)點(diǎn)左側(cè)第一位稱為個位，其權(quán)值為100，第二位稱為十位，其權(quán)值為101，依此類推。例如：十進(jìn)制數(shù)3954代表：

3

9

5

4（3103）＋（9102）＋（5101）＋（4100）（31000）＋（9100）＋（510）＋（41）

3000＋900＋50＋4＝3954在二進(jìn)制數(shù)中，二進(jìn)制小數(shù)點(diǎn)左側(cè)第一位仍然稱為二進(jìn)制個位，其權(quán)值為20，第二位的權(quán)值為21依此類推22、23、24。例如二進(jìn)制數(shù)10110代表：

1

0

1

1

0（124）＋（023）＋（122）＋（121）＋（020）（116）＋（08）＋（14）＋（12）＋（01）

16＋0＋4＋2＋0＝22

（11010.101）2（）10解（1）寫出二進(jìn)制數(shù)位的權(quán)值：

1

1

0

1

0.

1

0

1

24

23

22

21

20

2－1

2－2

2－3

16

8

4

2

1.

0.5

0.25

0.1252.十進(jìn)制

二進(jìn)制（1）十進(jìn)制正整數(shù)方法一：采用除二取余法進(jìn)行轉(zhuǎn)換原理：若某個十進(jìn)制數(shù)（N）10可轉(zhuǎn)換為三位二進(jìn)制數(shù)。即（N）10＝（b2b1b0）2則（2）將整數(shù)和小數(shù)取值為1的權(quán)值分別相加：整數(shù)16＋8＋2＝26小數(shù)0.5＋0.125＝0.625所以有（11010.101）2＝（26.625）10（b2b1b0）2＝（b2×22＋b1×21＋b0×20）10此式說明（N）10÷2＝b2×21＋b1……余數(shù)b0

用上面除得的商再除以2，則得（b2×21＋b1)÷2＝b2……余數(shù)b1不斷用前次的商再除以2，一直到最后商為零。即b2÷2＝0……余數(shù)為b2

這種方法稱“除2取余法”【例題】（13）10

（）2因此（13）10＝（1101）2（2）十進(jìn)制數(shù)小數(shù)采用基數(shù)乘法（用于小數(shù)轉(zhuǎn)換）如（0.562）10（）2誤差＜2－6

0.562×2＝1.124

1

b10.124×2＝0.248

0

b20.248×2＝0.496

0

b30.496×2＝0.992

0

b40.992×2＝1.984

1

b50.984×2＝1.968

1

b6

整數(shù)讀數(shù)順序例如將（13.562）10（）2

ε＜2－6解：∵（13）10＝（1101）2（0.562）10＝（0.100011）2

∴（13.562）10＝（1101.100011）2

ε＜2－6三、2m進(jìn)制數(shù)2n進(jìn)制數(shù)的快速轉(zhuǎn)換法

2m進(jìn)制數(shù)（如2,4，8…進(jìn)制數(shù)）可以快速轉(zhuǎn)換成2n進(jìn)制數(shù)，m，n均為正整數(shù)，方法是：（1）先將2m進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制；（2）再將二進(jìn)制數(shù)轉(zhuǎn)換成2n進(jìn)制數(shù)：以小數(shù)點(diǎn)為界分別向左、向右兩個方向每n位二進(jìn)制數(shù)為一組（兩端的組若位數(shù)不夠時在兩端補(bǔ)0），即可從左向右直接讀出其等值的2n進(jìn)制數(shù)。【例題1】將十六進(jìn)制數(shù)（AF.3D）16轉(zhuǎn)換成八進(jìn)制數(shù)。解：（AF.3D）16＝（10101111.00111101）2

A

F

3

D＝（010101111.001111010）＝（257.172）8【例題2】將二進(jìn)制數(shù)（1101.1011）2轉(zhuǎn)換為八進(jìn)制數(shù)。解：（1101.1011）2＝（001101.101100）

1

5.

5

4＝（15.54）8四、m進(jìn)制數(shù)

n進(jìn)制數(shù)的通用方法

m進(jìn)制數(shù)轉(zhuǎn)換成n進(jìn)制數(shù)（m、n均為正整數(shù)），可按以下方法進(jìn)行：（1）先將m進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)；（2）再將十進(jìn)制數(shù)轉(zhuǎn)換成n進(jìn)制；整數(shù)部分除n求余，余數(shù)倒級聯(lián)；小數(shù)部分乘n取整，整數(shù)正級聯(lián)?！纠}1】將七進(jìn)制數(shù)（18.6）7轉(zhuǎn)換成等值的十一進(jìn)制數(shù)。解：（1）將七進(jìn)制數(shù)（18.6）7轉(zhuǎn)換成十進(jìn)制數(shù)：（18.6）7＝1×71＋8×70＋6×7－1＝7＋8＋0.857＝（15.857）10（2）將十進(jìn)制數(shù)（15.857）10中的整數(shù)部分“15”轉(zhuǎn)換成十一進(jìn)制數(shù)；除11求余，至商為0，余數(shù)倒級聯(lián)。小數(shù)部分“0.857”轉(zhuǎn)換成十一進(jìn)制數(shù)乘11取整，整數(shù)正級聯(lián)。0.857×11＝9.428整數(shù)90.428×11＝4.713整數(shù)40.713×11＝7.848整數(shù)7其余類推所以（18.6）7＝（15.857）10＝（14.947）11

第六節(jié)碼制在數(shù)字系統(tǒng)中，常將有特定意義的信息（如數(shù)字、文字、符號）用一定碼制規(guī)定的二進(jìn)制代碼來表示。一、十進(jìn)制的代碼

BCD碼（BinaryCodedDecimals）計算機(jī)中的十進(jìn)制數(shù)還可用二進(jìn)制數(shù)來表示，即二進(jìn)制編碼的十進(jìn)制數(shù)，簡稱為BCD碼。常用的BCD碼有：8421BCD碼、5421BCD碼、2421BCD碼、余3BCD碼等。（1）8421BCD碼

8421BCD碼是用4位二進(jìn)制數(shù)表示1位十進(jìn)制數(shù)，每位二進(jìn)制數(shù)都有固定的位權(quán)，所以這種代碼也稱為有權(quán)碼。

8421BCD碼中每位的位權(quán)從高到低分別為：與常規(guī)的二進(jìn)制數(shù)位的位權(quán)完全一致，所以這是一種最自然、最簡單的BCD碼。在8421BCD碼中不允許出現(xiàn)1010、1011、1100、1101、1110、1111這6個代碼，因?yàn)槭M(jìn)制數(shù)0－9中沒有與之對應(yīng)的數(shù)字符號，這6個代碼稱為“偽碼”。8421BCD碼是以4位二進(jìn)制為一組來表示的，所以8421BCD碼與十進(jìn)制數(shù)之間可以直接以組為單位來進(jìn)行?！纠}1】將十進(jìn)制數(shù)（126）10轉(zhuǎn)換成對應(yīng)的8421BCD碼。解：

1

2

6

0001

0010

0110所以（126）10＝（000100100110）8421BCD【例題2】將（11011）2轉(zhuǎn)換成8421BCD碼。解：（11011）2＝1×24＋1×23＋0×22＋1×

21＋1×20

＝（27）10（27）10＝（00100111）8421BCD所以（11011）2＝（00100111）8421BCD（2）2421BCD碼

2421BCD碼也是一種有權(quán)碼，其位權(quán)從高到低為

21（2）、22（4）、21（2）、20（1）2421BCD碼可以有多種編碼方案，下表給出一種2421BCD碼的方案，這種2421BCD碼中的0和9、1和8、2和7、3和6、4和5，各對編碼值加起來的和都是1111。具有這種特性的編碼稱為“自補(bǔ)碼”，它有利于簡化運(yùn)算器的結(jié)構(gòu)。（3）5421BCD碼

5421BCD是另一種有權(quán)碼，由四位二進(jìn)制數(shù)的形式來表示一位十進(jìn)制數(shù)，這四位二進(jìn)制數(shù)表示形式的代碼各位的權(quán)值分別為5、4、2、1。設(shè)5421BCD碼中四位數(shù)字符號為a3a2a1a0,則它們代代表的數(shù)值為：

5a3＋4a2＋2a1＋1a0

如（1011）5421BCD表示的十進(jìn)制數(shù)為同樣在5421BCD碼中有六個不允許出現(xiàn)的代碼：0101、0110、0111、1101、1110、1111六個“偽碼”。

【例題3】將（173）10（）5421BCD解：（1

7

3）

0001

0111

0011故（173）10＝（000110100011）5421BCD【例題4】（100110101000）5421BCD（）10解：（1001

1010

1000）5421BCD（6

7

5）故（100110101000）5421BCD＝（675）10（4）余3BCD碼余3BCD碼的每一位編碼，都比8421BCD碼相應(yīng)多0011（3），故此得名。從表中可以看出，余3BCD碼也是一種自補(bǔ)碼。但是，余3BCD碼的各位無固定的位權(quán)值，所以它是一種無權(quán)碼。同樣余3BCD碼只用了四位二進(jìn)制數(shù)編碼形式中的十個來表示0～9十個數(shù)字，還有六個編碼形式是“偽碼”：

0000、0001、0010、1101、1110、1111?！纠}5】將173轉(zhuǎn)換成三位余3BCD碼解：（1

7

3）各位加3（4

10

6

）（0100

1010

0110）故（173）10＝（010010100110）余3BCD三種常用的BCD碼六、BCD碼的轉(zhuǎn)換各種BCD碼之間可以互相轉(zhuǎn)換，任意進(jìn)制數(shù)與BCD碼之間也可以互相轉(zhuǎn)換。在這類轉(zhuǎn)換過程中，一般須以十進(jìn)制數(shù)作為過渡狀態(tài)?！纠}6】（100100110101）8421BCD（）5421BCD解：（100100110101）8421BCD＝（935）10（935）10＝（1100

0011

0101）5421BCD＝（1100

0110

1000）余3BCD【例題7】將（100000110101）8421BCD轉(zhuǎn)換成對應(yīng)的2421BCD碼。解：（100000110101）8421BCD（8

3

5）10（111000111011）2421BCD所以（100000110101）8421BCD

＝（111000111011）2421BCD【例題8】將（896）10轉(zhuǎn)換為余3BCD碼。解：（896）10＝（100010010110）8421BCD＝(101111001001）余3BCD【例題9】將（010110100111）余3BCD轉(zhuǎn)換為十進(jìn)制數(shù)。解：（010110100111）余3BCD碼＝（274）10二、可靠性編碼

1.格雷碼（Gray）格雷碼有多種編碼形式，但所有的格雷碼都有一個共同的特性，即任意兩個相鄰的代碼中僅有一位二進(jìn)制數(shù)位不同。而且整個四位十進(jìn)制碼的首尾格雷碼之間也只相差一位二進(jìn)制數(shù)碼。所以格雷碼又稱“循環(huán)”碼。2.奇偶校驗(yàn)碼代碼在傳輸過程中可能會發(fā)生“0”錯成“1”，或者“1”錯成“0”的差錯，奇偶校驗(yàn)碼是一種能檢查這類差錯的可靠性編碼。奇偶校驗(yàn)碼由信息位和校驗(yàn)位兩部分組成，信息位是要傳輸?shù)脑夹畔?，校?yàn)位是根據(jù)規(guī)定算法求得并添加在信息位后的冗余位。奇偶校驗(yàn)碼分奇校驗(yàn)和偶校驗(yàn)兩種，校驗(yàn)位產(chǎn)生的規(guī)則是：

◆奇校驗(yàn)若信息位中有奇數(shù)個“1”，則校驗(yàn)位為“0”，若信息位中有偶數(shù)個“1”，則校驗(yàn)位為“1”?！襞夹ｒ?yàn)若信息位中有奇數(shù)個“1”，則校驗(yàn)位為“0”，若信息位中有偶數(shù)個“1”，則校驗(yàn)位為“0”。即通過調(diào)節(jié)校驗(yàn)位的“0”或“1”，使傳輸出去的代碼中“1”的個數(shù)恒為奇數(shù)或恒為偶數(shù)。

接收方對收到的加有校驗(yàn)位有代碼進(jìn)行檢驗(yàn)，若信息位和校驗(yàn)位中“1”的個數(shù)的奇偶性符合約定的規(guī)則，則認(rèn)為信息沒有發(fā)生差錯，否則可以確定信息已經(jīng)出錯。奇偶校驗(yàn)碼算法簡單，實(shí)現(xiàn)容易，在計算機(jī)中有著廣泛的應(yīng)用。本章小結(jié)

1.數(shù)字信號在時間上和數(shù)值上均是離散的。

2.數(shù)字電路中用高電平和低電平分別來表示邏輯1和邏輯0，它和二進(jìn)制中的1和0正好相對應(yīng)。因此，數(shù)字系統(tǒng)中常用二進(jìn)制數(shù)來表示數(shù)據(jù)。

3.常用的BCD碼有8421碼、2421碼、5421碼、余3碼等，其中8421碼使用最廣泛。

4.在數(shù)字電路中，半導(dǎo)體二極管、三極管一般都工作在開關(guān)狀態(tài)，

即工作于導(dǎo)通（飽和）和截止兩個對立的狀態(tài)，來表示邏輯1和邏輯0。影響它們開關(guān)特性的主要因素是管子內(nèi)部電荷存儲和消散的時間。

JHR第二章邏輯代數(shù)基礎(chǔ)及基本邏輯門電路

一、本章主要介紹內(nèi)容：

1.邏輯、邏輯狀態(tài)、邏輯變量、邏輯代數(shù)、邏輯表達(dá)式的基本概念。

2.“與”、“或”、“非”三種基本邏輯關(guān)系，“與”門、“或”門、“非”門三種基本邏輯門。

3.邏輯代數(shù)的八個基本定律。

4.邏輯代數(shù)的四個常用公式。JHR二、本章教學(xué)大綱基本要求熟練掌握：

1.邏輯函數(shù)的基本定律和定理；

2.“與”邏輯及“與”門、“或”邏輯及“或”門、“非”邏輯及“非”門和“與”、“或”、“非”的基本運(yùn)算。理解：邏輯、邏輯狀態(tài)等基本概念。三、重點(diǎn)與難點(diǎn)重點(diǎn)：邏輯代數(shù)中的基本公式、常用公式、基本定理和基本定律。難點(diǎn)：JHR第一節(jié)基本邏輯運(yùn)算和基本門電路一、邏輯變量和邏輯表達(dá)式邏輯是指事物的因果關(guān)系所遵循的規(guī)律，反映事物邏輯關(guān)系的變量稱為邏輯變量。一般邏輯變量是二值變量，只能在邏輯“真”（true）和邏輯“假”（false）這兩個邏輯值中取二者之一。世間萬物大多存在著對立統(tǒng)一的正反兩種邏輯狀態(tài)，如事物的“真”/“假”、電位的“高”/“低”、開關(guān)的“通”/“斷”等等，若將其中一種狀態(tài)規(guī)定為邏輯“真”，JHR則另一狀態(tài)便為邏輯“假”。通常將邏輯量在形式上數(shù)字化，即用邏輯“1”表示邏輯“真”。用邏輯“0”表示邏輯“假”。需說明的是，邏輯：“1”、邏輯“0”與二進(jìn)制數(shù)字“1”、“0”有完全不同的概念，邏輯量無數(shù)值的大小，它們只表示事物的正反兩種邏輯狀態(tài)。邏輯問題的研究，涉及到問題產(chǎn)生的條件和結(jié)果。表示條件的邏輯變量就是輸入變量，表示結(jié)果的邏輯變量就是輸出變量，描述輸入、輸出變量之間的邏輯關(guān)系的表達(dá)式稱為邏輯函數(shù)或邏輯表達(dá)式。JHR數(shù)字電路的輸入量和輸出量之間的因果關(guān)系，可用以實(shí)現(xiàn)各種邏輯關(guān)系，所以數(shù)字電路也稱邏輯電路?；镜倪壿嬯P(guān)系有“與”邏輯、“或”邏輯及“非”邏輯三種。第二節(jié)“與”邏輯及“與”門

當(dāng)決定一事件結(jié)果的所有條件都滿足時，結(jié)果才發(fā)生，這種條件和結(jié)果的關(guān)系稱為邏輯“與”（AND）或者邏輯“乘”，在邏輯代數(shù)中稱為與運(yùn)算。JHR1.具有邏輯“與”關(guān)系的電路圖2.與邏輯狀態(tài)表和真值表JHR我們作如下定義：燈“亮”為邏輯“1”，燈“滅”為邏輯“0”開關(guān)“通”為邏輯“1”，開關(guān)“斷”為邏輯“0”則可得與邏輯的真值表。JHR3.與運(yùn)算的函數(shù)表達(dá)式

L＝A·B或L＝AB多變量時L＝A·B·C·D…或L＝ABCD…讀作L等于A與B或稱邏輯乘4.“與”門電路JHR

5.“與”門電路符號6.邏輯與的基本運(yùn)算法則規(guī)律：有0出0，全1出10?0=00?1=01?0=01?1=1由此推得：A?0=0A?1=AA?A=AJHR第三節(jié)“或”邏輯及“或”門在決定一事件結(jié)果的所有條件中，只要有一個或一個以上滿足時結(jié)果就發(fā)生，這種條件和結(jié)果的關(guān)系稱為邏輯“或”（OR）或者稱邏輯“加”，邏輯代數(shù)中稱為或運(yùn)算。

1.具有邏輯或的電路圖JHR

2.或邏輯狀態(tài)表和真值表我們作如下定義：燈“亮”為邏輯“1”，燈“滅”為邏輯“0”開關(guān)“通”為邏輯“1”，開關(guān)“斷”為邏輯“0”則可得或邏輯真值表。JHR3.或運(yùn)算邏輯函數(shù)表達(dá)式

L＝A＋B讀作L等于A或B，邏輯加多變量時

L＝A＋B＋C＋D＋…4.或門電路JHR

5.“或”門電路符號6.邏輯或的基本運(yùn)算法則0＋0＝00＋1＝11＋0＝11＋1＝1規(guī)律“有1出1，全0出0”由此推得：A＋0＝A

A＋1＝1

A＋A＝AJHR第四節(jié)“非”邏輯及“非”門一事件結(jié)果的發(fā)生，取決于某個條件的否定，即當(dāng)條件成立結(jié)果不發(fā)生，條件不成立時結(jié)果發(fā)生。這種條件和結(jié)果的關(guān)系稱為邏輯“非”（NOT）或者邏輯“反”，在邏輯代數(shù)中稱邏輯非運(yùn)算。

1.具有邏輯非關(guān)系的電路圖JHR

2.非邏輯狀態(tài)表和真值表我們作如下定義：燈“亮”為邏輯“1”，燈“滅”為邏輯“0”開關(guān)“通”為邏輯“1”，開關(guān)“斷”為邏輯“0”則可得非邏輯真值表。JHR3.非運(yùn)算邏輯函數(shù)表達(dá)式讀作L等于A非，或A反。4.“非”門電路JHR輸入信號A若為0.3V，NPN三極管T的發(fā)射結(jié)正偏，但小于死區(qū)電壓，因此三極管處于截止?fàn)顟B(tài)，L輸出高電平VCC（5V）；輸入信號A若為5V，三極管T發(fā)射結(jié)正偏，且大于死區(qū)電壓，發(fā)射結(jié)導(dǎo)通，并且鉗位在0.7V，此時基極電流iB為而三極管的臨界飽和電流為JHR由于iB＞＞iBS，三極管T飽和，L輸出低電平0.3V。可列出“非”門的電位關(guān)系表：若規(guī)定高電平5V為邏輯“1”；低電平為邏輯“0”，則可推得：JHR5.“非”門電路符號A6.邏輯“非”的基本運(yùn)算法則由此推出：JHR

第五節(jié)復(fù)合邏輯函數(shù)

人們在研究實(shí)際邏輯問題時發(fā)現(xiàn)，事物的各個因素之間的邏輯關(guān)系往往比單一的與、或、非復(fù)雜得多，不過它們都可以用與、或、非的組合來實(shí)現(xiàn)。含有兩種或兩種以上邏輯運(yùn)算的邏輯函數(shù)稱為復(fù)合邏輯函數(shù)。如與非函數(shù)，是與運(yùn)算和非運(yùn)算的組合，運(yùn)算順序是先與后非。最常見的復(fù)合函數(shù)有：與非、或非、與或非、異或和同或等JHR一、與非邏輯1.邏輯表達(dá)式2.邏輯符號3.邏輯真值表邏輯規(guī)律：有0出1

全1出0ABZ00010111110與非邏輯真值表JHR二、或非邏輯1.邏輯表達(dá)式先或后非2.邏輯符號3.邏輯真值表JHR三、與或非邏輯1.邏輯表達(dá)式先與后或再非2.邏輯符號3.邏輯真值表JHR與或非邏輯真值表邏輯規(guī)律：各組均有0出1，某組全1出0JHR四、異或邏輯1.邏輯表達(dá)式

2.邏輯符號異或邏輯由“與”邏輯、“或”邏輯和“非”邏輯復(fù)合而成ABJHR

3.邏輯真值表邏輯規(guī)律：相同出0相反出1異或門邏輯真值表JHR五、同或邏輯1.邏輯表達(dá)式2.邏輯符號3.邏輯真值表運(yùn)算規(guī)律：相同出1相反出0同或門邏輯真值表JHR第六節(jié)邏輯代數(shù)的基本公式和常用公式一、基本公式根據(jù)邏輯與、或、非三種基本運(yùn)算規(guī)則，可推導(dǎo)出邏輯運(yùn)算的基本公式。

1.

0－1律0＋A＝A

1?A＝A1＋A＝1

0?A＝0常量與變量的關(guān)系JHR2.重迭律A＋A＝A

A·A＝A3.互補(bǔ)律4.交換律A＋B＝B＋A

A·B＝B·A5.結(jié)合律（A＋B）＋C＝A＋（B＋C）（A·B）·C＝A·（B·C）6.分配律A·（B＋C）＝A·B＋A·C

A＋B·C＝（A＋B）·（A＋C）JHR7.還原律8.摩根定理多變量時JHR二、常用公式（1）并項(xiàng)公式證明：（2）吸收公式A＋A·B＝A證明：A＋A·B＝A·（1＋B）＝A·1＝A（3）消因子公式證明：JHR（4）消項(xiàng)公式證明：JHR⊙⊙利用基本公式可推導(dǎo)出更多的常用公式。三、邏輯代數(shù)的三條基本規(guī)則

1.代入規(guī)則在任一邏輯等式中，若將等式兩邊出現(xiàn)的同一變量同時用另一函數(shù)式取代，則等式仍然成立。JHR代入規(guī)則擴(kuò)大了邏輯代數(shù)公式的應(yīng)用范圍。例如摩根定理若將此等式兩邊的B用B＋C取代，則有2.反演規(guī)則已知一邏輯函數(shù)Z，如果將Z中所有的符號：“·”換成“＋”“＋”換成“·”

“1”換成“0”“0”換成“1”JHR原變量換成反變量反變量換成原變量得到函數(shù)即為原函數(shù)的反函數(shù)。利用反演規(guī)則可以方便地對一個函數(shù)表達(dá)式Z進(jìn)行求反運(yùn)算。例如，已知解：JHR（3）對偶規(guī)則將原函數(shù)Z中所有符號：“＋”換成“·”“·”換成“＋”“0”換成“1”“1”換成“0”得到Z′，它為原函數(shù)Z的對偶函數(shù)。例如Z＝A·（B＋C）則

Z′＝A＋B·CJHR第七節(jié)正邏輯和負(fù)邏輯我們規(guī)定：高電平為邏輯“1”，低電平為邏輯“0”，稱之為正邏輯；高電平為邏輯“0”，低電平為邏輯“1”，稱之為負(fù)邏輯。在后面的邏輯電路介紹中，如不特別說明，通常是指在正邏輯規(guī)定下的邏輯功能。JHR本章小結(jié)本章介紹了邏輯、邏輯狀態(tài)、邏輯變量、邏輯表達(dá)式、邏輯代數(shù)等基本概念，詳細(xì)說明了“與”、“或”、“非”三種基本邏輯關(guān)系及其門電路。還重點(diǎn)介紹了邏輯代數(shù)的八個基本定律、四個常用公式。通過本章的學(xué)習(xí)，要求做到：

1.了解邏輯、邏輯狀態(tài)等基本概念。

2.理解“與”邏輯及“與”門、“或”邏輯及“或”門、“非”邏輯及“非”門，掌握“與”、工“或”、“非”的基本運(yùn)算。

3.理解正邏輯和負(fù)邏輯的概念。JHR

第三章集成邏輯門電路本章講授主要內(nèi)容：

1.集成邏輯門的分類，重點(diǎn)介紹TTL與非門、其它功能的TTL集成門電路（非門、或非門、與或非門、異或門、同或門、OC門、三態(tài)門）及其改進(jìn)電路。

2.國際通用的74系列TTL的分類方法。

3.MOS集成電路中主要介紹NMOS、PMOS、CMOS的反相器和各種門電路，尤其強(qiáng)調(diào)了JHR第一節(jié)集成邏輯門的分類JHR

DTL與非門電路和符號二極管－晶體三極管邏輯門（DTL）JHRABC與門非門與非門第二節(jié)TTL與非門目前國產(chǎn)的TTL電路有CT54/74、CT54/74H、CT54/74S、CT54/74LS等四在系列。國產(chǎn) CT系列對應(yīng)于國際上SN系列，如CT74LS160CJ對應(yīng)SN74LS160CJ。一、TTL與非門符號含義JHRJHR二、TTL數(shù)字集成電路的分類與特點(diǎn)

1.74－系列這是時期的產(chǎn)品，現(xiàn)仍在使用，但正逐漸被淘汰。

2.74H－系列這是74－系列的改進(jìn)型，屬于高速TTL產(chǎn)品。其“與非門”的平均傳輸時間達(dá)10ns左右，但電路的靜態(tài)功耗較大，目前該系列產(chǎn)品使用越來越少，逐漸被淘汰。JHR

3.74S－系列這是TTL的高速型肖特基系列。在該系列中，采用了抗飽和肖特基二極管，速度較高，但品種較少。4.74LS－系列這是當(dāng)前TTL類型中的主要產(chǎn)品系列。品種和生產(chǎn)廠家都非常多。性能價格比比較高，目前在中小規(guī)模電路中應(yīng)用非常普遍。

JHR5.74ALS－系列這是“先進(jìn)的低功耗肖特基”系列。屬于74LS－系列的后繼產(chǎn)品，速度（典型值為4ns）、功耗（典型值為1mW）等都有較大的改進(jìn)，但價格比較高。6.74AS－系列這是74S－系列的后繼產(chǎn)品，尤其速度（典型值為1.5ns）有明顯的提高，又稱“先進(jìn)超高速肖特基”系列?？傊琓TL系列產(chǎn)品向著低功耗、高速度方向發(fā)展。其主要特點(diǎn)為：JHR◆不同系列同型號器件管腳排列完全兼容?！魠?shù)穩(wěn)定，使用可靠?！粼肼暼菹薷哌_(dá)數(shù)百毫伏?！糨斎攵艘话阌秀Q位二極管，減少了反射干擾的影響。輸出電阻低，帶容性能力強(qiáng)。◆采用＋5V電源供電。二、電路組成

1.典型的TTL與非門電路結(jié)構(gòu)JHR輸入級中間倒相級輸出級JHR輸入級中間倒相級輸出級JHR該電路解為三個部分：輸入級、中間倒相級、輸出級。（1）輸入級：由多發(fā)射極三極管T1和電阻R1構(gòu)成。其等效電路如圖所示。T1管有兩個作用：●實(shí)現(xiàn)邏輯“與”的功能；●T1管由飽和變?yōu)榻刂沟倪^程中，其基區(qū)存儲電荷，可通過T1管的集電極電流iC加速消散，使電路工作速度有較大的提高。

JHR（2）輸出級：三極管T4、二極管D和三極管T3構(gòu)成推拉式輸出電路。

T3管飽和導(dǎo)通時，T4和D截止；T3管截止時，T4、D導(dǎo)通，JHR使整個電路輸出阻抗降低，既可提高電路的負(fù)載能力，又可改善輸出電壓波形，使工作速度提高。（3）中間倒相級：T2三極管的集電和發(fā)射極輸出倒相電壓（即電壓升降互反），以滿足輸出級互補(bǔ)工作的要求。該級電路對門的負(fù)載能力及工作速度均有較大影響。二、功能分析

1.輸入全接高電平（3.6V）或懸空

TTL與非門的工作狀態(tài)如圖等效電路。JHR電源VCC通過R1和T1的集電結(jié)向三極管T2和T3提供基極電流，在參數(shù)設(shè)計上使T2和T3管能飽和導(dǎo)通。因此T2管集電極電位VC2為：

VC2＝VBE3＋VCE2＝0.7＋0.3＝1V三極管T4和D必然是截止的，Z輸出低電平VL＝0.3V。此時，T1管基極電位為

VB1＝VBC1＋VBE2＋VBE3＝0.7＋0.7＋0.3＝2.1V

T1管的發(fā)射極電壓JHRJHR

VBE1＝2.1－3.6＝－1.5V＜0因此，T1管發(fā)射結(jié)處于反向偏置，而集電結(jié)處于正向偏置，所以，T1管處于發(fā)射結(jié)和集電結(jié)倒置使用放大狀態(tài)。

TTL的輸出電壓為

V0L＝0.3V（低電平）

2.輸入端中有的接低電平（0.3V）

TTL與非門的工作狀態(tài)如圖等效電路。JHRJHR設(shè)VT1C＝3.6V，VT1A＝VT1B＝0.3V。此時，T1管VBEC發(fā)射結(jié)優(yōu)先導(dǎo)通，T1基極電壓VB1被鉗位在：

VB1＝VA＋VBEC＝0.3＋0.7＝1V該電壓不足以使T2、T3導(dǎo)通，使T2和T3同時截止。

T2管基極電位：

VB2＝VB1－VBC1＝1－0.7＝0.4V正5V電源通過R2向T4管提供基極電流，使T4和D均導(dǎo)通狀態(tài)，由于R2上流過的電流只有而iL在毫安級以下，因此R2上的壓降可忽略，輸出電壓為：JHR

V0H＝VCC－VBE4－VD＝5－0.7－0.7＝3.6V（高電平）由上述分析可知TTL電路輸入輸出電位關(guān)系為：“全高出低，有低出高”按照正邏輯關(guān)系稱為“全1出0，有0出1”，因此其邏輯表達(dá)式為邏輯真值表JHR這是一個正邏輯“與非門”。應(yīng)注意的是，在TTL與非門電路中，輸入端懸空，相當(dāng)于接高電平。JHR三、特性及主要參數(shù)1.電壓傳輸特性V0＝f（vI）（2）電壓傳輸特性（1）測試電路JHR2.主要參數(shù)（1）輸出高電平VH和輸出低電平VL它說明邏輯門在理想情況下表示正邏輯“1”電平的電壓值VH和表示正邏輯“0”電平的電壓值VL。兩者之差Vm＝VH－VL表示邏輯擺幅。一般74系列TTL與非門的高電平標(biāo)稱值VH＝3.6V；低電平標(biāo)稱值VL＝0.3V；邏輯擺幅Vｍ＝3.3V。（2）開門電平VON、關(guān)門電平VOFF以及輸入信號噪聲容限VNL和VNH

JHR其定義如下：

VON－開門電平，當(dāng)輸出電壓V0＝VL時，所對應(yīng)的輸入電壓VI的最小值為邏輯門的開門電平。VOFF－關(guān)門電平，當(dāng)輸出電壓VO＝0.9VH時，所對應(yīng)的輸入電壓VI的最大值稱為邏輯門的關(guān)門電壓。一般產(chǎn)品的值：

VON＝0.3V

VOFF＝0.8VVNL－輸入低電平時的噪聲容限

VNL＝VOFF－VIL＝VOFF－VL

JHRVNH－輸入高電平時的噪聲容限

VNH＝VIH－VON＝VH－VON典型TTL值為：

VNL＝0.5V

VNH＝1.8V（3）輸入低電平電流IIL和輸入高電平電流IIHJHRJHRIIH≤70μA（拉電流）（4）扇入數(shù)NI和扇出數(shù)NO扇入數(shù)和扇出數(shù)是門電路之間能相互聯(lián)結(jié)個數(shù)的指標(biāo)。扇入數(shù)NI是一個門電路允許的輸入端數(shù)目。一般的門電路的扇入數(shù)NI＝1∽5最多不超過8。扇出數(shù)NO是一個門電路的輸出端所能連接的下一級門電路輸入端的個數(shù)。（也稱負(fù)載能力），一般門電路為8。功率驅(qū)動門也可達(dá)25。JHRJHR第三節(jié)其他功能的TTL門電路

1960年，美國三家大公司－－德克薩公司、仙童公司和西渥公司都研制成電阻－晶體管邏輯電路（簡稱RTL電路）。

1962年，美國西格尼蒂克斯公司研制出了性能比RTL電路更優(yōu)良的二極管－晶體管邏輯電路（簡稱DTL電路）

1964年，美國仙童公司設(shè)計出比西格尼蒂克斯公司的產(chǎn)品抗干擾性能更為優(yōu)越的930系列DTL電路。

JHR1964－1965年，中國也研制成功了DTL電路。

1962年，美國德克薩斯公司首創(chuàng)5400系列中速晶體管－晶體管（簡稱TTL電路），隨后又生產(chǎn)了供民用的7400系列中速TTL電路。

1965－1966年，中國也開始生產(chǎn)TTL電路。JHR一、常用TTL門電路芯片VCCGNDTL7400四個兩輸入與非門集成電路TJHRTTL7420兩個四輸入與非門集成電路GNDVCCNCJHR7404六反相器非門GNDVCCJHR二、兩種特殊的門電路

1.集電極開路與非門（OC門）

OC門是（OpenCollectorGate）縮寫，它是種計算機(jī)常用的特殊門。輸出端接地輸出端與電源短接大電流大電流JHR（2）TTLOC門電路形式新標(biāo)準(zhǔn)符號JHR（3）OC門的工作原理JHROC門也具有與非邏輯功能，只是它的輸出端必須外接上拉電阻RP及外接電源EP。◆當(dāng)輸入A、B、C全高電平（3.6V）時，三極管T2、T3均飽和導(dǎo)通，輸出端L為低電平（0.3V）?！簟舢?dāng)輸入A、B、C中有低電平（0.3V）時，T1管特殊深飽和，

VC1＝0.3＋0.1＝0.4V，三極管T2、T3均截止，輸出端L為高電平EP。因此仍有“全高出低，有低出高”的輸入、輸出關(guān)系，是一個正邏輯的與非門。JHR（4）OC門的應(yīng)用

OC門在計算機(jī)中應(yīng)用很廣，主要用來實(shí)現(xiàn)“線與”邏輯、邏輯電平的轉(zhuǎn)換及總線傳輸。

1）實(shí)現(xiàn)“線與”邏輯JHR

2）實(shí)現(xiàn)邏輯電平的轉(zhuǎn)換，可作為接口電路VH＝3.6VVL＝0.3VVL＝0.3VVH＝10VCOMS反相器TTLOC門JHR繼電接觸器驅(qū)動發(fā)光二極管的接口電路驅(qū)動感性負(fù)載的接口電路JHR

3）實(shí)現(xiàn)“總線”（BUS）傳輸總線BUS用OC門實(shí)現(xiàn)總線傳輸JHR將多個OC與非門按如圖形式連接，當(dāng)某一個門的選通輸入Eｉ為“1”，其它門的選通輸入均為“0”時，該OC門就被選通，其數(shù)據(jù)輸入信號Dｉ便經(jīng)此門送上總線（BUS）。為保證數(shù)據(jù)傳送的可靠性，任何時侯只允許一個門被選通，即只允許一個門掛在數(shù)據(jù)總線上，因?yàn)槿舳鄠€門被選通，這些OC門的輸出會構(gòu)成“線與”，使數(shù)據(jù)傳送出錯。JHR【例題】利用兩OC門與非門G1，G2并聯(lián)驅(qū)動3輸入與非門電路如圖所示。為保證電路正常工作，求RP值。已知：OC門截止時的漏電流IOH＝200μA，導(dǎo)通時的灌電流為

IOL＝16mA，負(fù)載門G3，G4，G5的IIH＝40μA，IIS＝1mA，VIHmin＝2.7V，VILmax＝0.5V，VCC＝5V。JHR例題圖JHR［解］當(dāng)兩個OC門均輸出高電平時，電阻RP上的壓降最小，流過它的電流IL也最小，為OC門漏電流與下一級門漏電流的和。如圖（a）所示。JHR所以有：

IL＝2IOH＋3×3IIH＝2×0.2mA＋3×3×0.04mA＝0.76mA為滿足OC門輸出（即負(fù)載門輸入）高電平VIHmin＝2.7V，應(yīng)使：所以JHR當(dāng)OC門G1輸出低電平，OC門G2輸出高電平時，每個負(fù)載門的IIS都將灌入輸出為低電平的OC門G1，如圖（b）所示。JHR所以IL＝IOL－3IIS＝16mA－3×1mA＝13mA為滿足OC門輸出（即負(fù)載門輸入）低電平VILmax＝0.5V，應(yīng)使：電阻RP的取值應(yīng)滿足：RPmin≤RP≤RLmax

即346Ω≤RP≤3.03kΩJHR2.三態(tài)輸出門（TS門）

TS門是ThreeStateGate的縮寫，它也是計算機(jī)中廣泛使用的特殊門電路。三態(tài)門在工作狀態(tài)下，輸出可為邏輯“1”和邏輯“0”。在禁止態(tài)下，輸出高阻抗表示輸出端懸浮，此時該門電路與其它門電路無關(guān)。JHR（1）電路形式JHR控制端新標(biāo)準(zhǔn)符號（2）工作原理①當(dāng)控制端E/D＝“0”時，T6三極管截止，T5、T6、D2構(gòu)成的電路對由T1、T2、T3、T4、D1構(gòu)成的基本TTL與非門無影響，因此輸出該門電路處于工作態(tài)；JHR②當(dāng)控制端E/D＝“1”時，T6飽和導(dǎo)通，VC6＝0.3V，相當(dāng)于在基本與非門一個輸入端加上低電平，因此T2、T3管截止，同時D2管導(dǎo)通，使T2集電極電位VC2箝位在1V。即

VC2＝VCE6＋VD2＝0.3＋0.7＝1V使T4、D1無導(dǎo)通的可能。此時的L處于高阻懸浮狀態(tài)，稱三態(tài)門的禁止態(tài)。JHR三態(tài)門與非門真值表JHR在三態(tài)門邏輯符號中，應(yīng)注意：E/D＝“1”高阻態(tài)E/D＝“0”

E/D＝“0”高阻態(tài)

E/D＝“1”

E/D＝“0”高阻態(tài)

E/D＝“1”JHR（3）三態(tài)門的應(yīng)用①三態(tài)門在計算機(jī)中常用于總線傳輸，實(shí)現(xiàn)分時傳遞信號。JHR如上圖所示三態(tài)門構(gòu)成數(shù)據(jù)總線，當(dāng)某個三態(tài)門的控制端E/Dｉ為“0”、其余控制端均為“1”時，該三態(tài)門處于工作態(tài)，它的輸出為

，其余輸出均為高阻懸浮，這樣，數(shù)據(jù)信號Dｉ便被反相送上總線。②利用三態(tài)門雙向傳遞信號JHRJHR第4章邏輯函數(shù)及其化簡本章主要介紹：

1.邏輯函數(shù)的建立及其表示方法

2.邏輯函數(shù)化簡含義

3.邏輯函數(shù)的代數(shù)化簡法

4.邏輯函數(shù)的卡諾圖化簡法本章重點(diǎn)：邏輯函數(shù)的代數(shù)化簡法和卡諾圖化簡法。JHR第一節(jié)邏輯函數(shù)式的最簡形式一、邏輯函數(shù)的最簡形式

同一個邏輯函數(shù)可以寫成不同形式的邏輯表達(dá)式。在邏輯電路設(shè)計中，邏輯函數(shù)最終要用邏輯電路來實(shí)現(xiàn)。因此，化簡和變換邏輯函數(shù)可以簡化電路、節(jié)省器材、降低成本、提高系統(tǒng)的可靠性。邏輯函數(shù)有五種基本表達(dá)式：與或式、或與式、與非－與非式、與－或－非式。JHR例如JHR與或式和或與式是最常用的邏輯表達(dá)式。最簡與或式的標(biāo)準(zhǔn)是：①含的與項(xiàng)最少；②各與項(xiàng)中含的變量數(shù)最少。最簡或與項(xiàng)的標(biāo)準(zhǔn)是：①含的或項(xiàng)最少；②各或項(xiàng)中含的變量數(shù)最少。與或式可變換成與非－與非式JHR或與式變換成或非－或非式

二、最小項(xiàng)邏輯函數(shù)的最小項(xiàng)是構(gòu)成邏輯函數(shù)的最小因子。在n變量邏輯函數(shù)中，每一變量都作為一個因子JHR相乘而得到的n因子乘積項(xiàng)稱為該函數(shù)的最小項(xiàng)。在一個最小項(xiàng)中，每個變量不是以原變量就是以反變量形式出現(xiàn)并僅出現(xiàn)一次。在n變量邏輯函數(shù)中，n個變量可以構(gòu)成2n個最小項(xiàng)。如3變量A、B、C構(gòu)成的任何邏輯函數(shù)，都有23＝8個最小項(xiàng)；同理4變量的邏輯函數(shù)有24＝16個最小項(xiàng)。JHR三變量最小項(xiàng)、編號及符號JHR

第二節(jié)邏輯函數(shù)的化簡一、代數(shù)法化簡代數(shù)法化簡是利用邏輯代數(shù)的公式、和有關(guān)定理、規(guī)則，對邏輯表達(dá)式進(jìn)行化簡。

1.并項(xiàng)法利用并項(xiàng)公式并兩項(xiàng)為一項(xiàng)，并消去一個互補(bǔ)因子?！纠}1】JHR【例題2】【例題3】⊙JHR2.吸收法利用公式A＋AB＝A，吸收多余與項(xiàng)。【例題4】【例題5】JHR3.消去法利用吸收律:【例題6】JHR4.配項(xiàng)法函數(shù)式增加適當(dāng)?shù)捻?xiàng)，進(jìn)而可消去原來函數(shù)中的某些項(xiàng)?！纠}7】化簡函數(shù)解：JHR歸納簡化任意邏輯函數(shù)的方法：JHR

第三節(jié)邏輯函數(shù)的卡諾圖化簡法

用代數(shù)法化簡邏輯函數(shù)，需要依賴經(jīng)驗(yàn)和技巧，有些復(fù)雜函數(shù)還不容易求得最簡形式。下面介紹的卡諾圖化簡法，是一種更加系統(tǒng)并有統(tǒng)一規(guī)則可循的邏輯函數(shù)化簡法。

（一）卡諾圖的構(gòu)成

1.基本原理對應(yīng)于一組N個邏輯變量，則函數(shù)共有2N個最小項(xiàng)。如果把每個最小項(xiàng)用一個小方格表示，再將這些小方格以格雷碼順序排列，就可以構(gòu)成N個變量的卡諾圖。JHR

卡諾圖的特點(diǎn)是：在幾何位置上相鄰的最小項(xiàng)小方格在邏輯上也必定是相鄰，即相鄰兩項(xiàng)中有一個變量是互補(bǔ)的。

2.構(gòu)圖（1）二變量卡諾圖二變量有22＝4個最小項(xiàng)JHR

（2）三變量卡諾圖JHR（3）四變量卡諾圖JHR（二）邏輯函數(shù)在卡諾圖上的表示

1.將邏輯函數(shù)變換成標(biāo)準(zhǔn)“與或”式（最小項(xiàng)表達(dá)式）

2.在表達(dá)式中含有最小項(xiàng)所對應(yīng)的小方格填入“1”，其余位置則填入“0”，便得該函數(shù)的卡諾圖?！纠}1】則在四變量卡諾圖中對應(yīng)m1、m7、m12的小方格中填入“1”，其余位置填入“0”。如圖所示的卡諾圖。JHRJHR【例題2】函數(shù)解：卡諾圖JHR（二）卡諾圖化簡邏輯函數(shù)的原理卡諾圖化簡邏輯函數(shù)的基本原理，是依據(jù)關(guān)系式即兩個“與”項(xiàng)中，如果只有一個變量互反，其余變量均相同，則這兩個“與”項(xiàng)可以合并成一項(xiàng)，消去其中互反的變量。相鄰最小項(xiàng)用矩形圈圈起來，稱為卡諾圈。在合并項(xiàng)（卡諾圈）所處位置上，若某變量的代碼有0也有1，則該變量被消去，否則該變量被保留，并按0為反變量，1為原變量的原則寫成乘積項(xiàng)形式的合并項(xiàng)中。JHRJHRC+BA12JHR123JHR畫卡諾圈所遵循的規(guī)則：（1）必須包含所有的最小項(xiàng)；（2）按照“從小到大”順序，先圈孤立的“1”，再圈只能兩個組合的，再圈只能四個組合的……；（3）圈的圈數(shù)要盡可能少（乘積項(xiàng)總數(shù)要少）；（4）圈要盡可能大（乘積項(xiàng)中含的因子最少）不論是否與其它圈相重，也要盡可能地畫大，相重是指同一塊區(qū)域可以重復(fù)圈多次，但每個圈至少要包含一個尚未被圈過的“1”。JHR【例題1】用卡諾圖化簡函數(shù)

F（A,B,C,D）＝∑m（0,3,4,6,7,9,12,14,15）1111111110001111000011110ABCDJHR【例題2】用卡諾圖化簡函數(shù)

F（A,B,C,D）＝∑m（1,5,6,7,11,12,13,15）111111110001111000011110ABCDJHR【例題3】用卡諾圖化簡邏輯函數(shù)JHR三、包含無關(guān)項(xiàng)（don，tcare）的邏輯函數(shù)的化簡（1）無關(guān)項(xiàng)的含意

無關(guān)項(xiàng)是約束項(xiàng)和任意項(xiàng)的統(tǒng)稱。

約束項(xiàng)：在分析某些具體的邏輯函數(shù)時，會遇到這樣一種情況，即輸入的變量取值不是任意的。對輸入變量取值所加的限制稱為約束。同時把這一組變量稱為具有約束的一組變量。例如，有三個邏輯變量A、B、C，分別表示一臺電動機(jī)的正轉(zhuǎn)、反轉(zhuǎn)和停止的命令，A=1表示正轉(zhuǎn)，B=1表示反轉(zhuǎn)，C=1表示停止。因?yàn)殡妱訖C(jī)JHR一個n變量的邏輯函數(shù)并不一定與2n個最小項(xiàng)都有關(guān)，有時，它僅與其中一部分有關(guān)，而與另一部分無關(guān)。也就是說這另一部分最小項(xiàng)為“1”或?yàn)椤?”均與邏輯函數(shù)的邏輯值無關(guān)，我們稱這些最小項(xiàng)為無關(guān)最小項(xiàng)，用“d”來表示。具有無關(guān)最小項(xiàng)的邏輯函數(shù)常常稱為具有約束條件的邏輯函數(shù)。任何時候只能執(zhí)行其中一種命令，所以不允許兩個以上的變量同時為1。

ABC的取值只可能是：001、010、100，當(dāng)中的一種，而不能是000、011、101、110、111中的任何一種。JHR例如用8421BCD碼表示十進(jìn)制數(shù)，則四位BCD碼輸入B3B2B1B0只有0000,0001……1000,1001十種輸入組合，其余1010,1011,1100,1110，1111六種組合不可能出現(xiàn)，它們是8421BCD碼的無關(guān)組合，與這些組合相對應(yīng)的最小項(xiàng)：與邏輯函數(shù)輸出數(shù)值無關(guān)，因此它們是無關(guān)最小項(xiàng)。

JHR

JHR（2）包含無關(guān)最小項(xiàng)的邏輯函數(shù)化簡由于無關(guān)最小項(xiàng)為“1”為“0”對實(shí)際輸出無影響，因此在化簡邏輯函數(shù)時，可以根據(jù)化得最簡函數(shù)式的需要來處理無關(guān)最小項(xiàng)?！纠}12】化簡邏輯函數(shù)F（A、B、C、D）＝∑m（1,3,5,7,9）＋∑d（10,11,12,13,14,15）【解】作四變量卡諾圖：JHRJHR【例題】P934.7（3）用卡諾圖化簡下列函數(shù)為最簡與或表達(dá)式。［解］畫四變量卡諾圖JHR【例題】P934.9（3）用卡諾圖法化簡下列具有無關(guān)項(xiàng)的邏輯函數(shù)。11××11×11ABCD0001111000011110JHR

【例題1】試用卡諾圖法化簡下列函數(shù)為最簡與或表達(dá)式。

F（A、B、C、D、E）＝∑（4，5，6，7，13，15，20，21，22，23，25，27，29，31）［解］這是一個五變量邏輯函數(shù)，所對就的卡諾圖屬多變量的卡諾圖。由于5個變量具有25＝32個最小項(xiàng)，對應(yīng)的卡諾圖有32個小方格，其結(jié)構(gòu)較為復(fù)雜，使得最小項(xiàng)之間的相鄰關(guān)系，不是能直觀看出。下面我們先對五變量卡諾圖的結(jié)構(gòu)作介紹：JHR013267548911101415131224252726303129281617191822232120ABCDE00011110000001011010110111101100JHR

五變量卡諾圖四邏輯變量卡諾圖以紅線為軸向右翻轉(zhuǎn)而成。其相鄰最小項(xiàng)，除了“左鄰右舍，同根同祖”外，紅線兩邊對應(yīng)項(xiàng)也是相鄰項(xiàng)。相當(dāng)于以紅線對折。JHR00001111000001100110011000001111ABCDE00011110000001011010110111101100JHR【例題2】用卡諾圖化簡下列5變量邏輯函數(shù)為最簡與或式。

Y（A、B、C、D、E）＝ABDE＋ABD＋BE＋ABCD＋ACDE

＝∑m（2、6、8、9、11、12、13、15、16、17、25、27、29、31）JHR11111111111111ABCDE00011110000001011010110111101100JHR本章小結(jié)邏輯函數(shù)的建立和表示、邏輯函數(shù)的化簡是邏輯函數(shù)分析和設(shè)計的基礎(chǔ)，它的數(shù)學(xué)工具就是第2章所介紹的邏輯代數(shù)的內(nèi)容。

通過本章的學(xué)習(xí)，要求做到：

1.理解邏輯函數(shù)的建立過程，理解同一個邏輯函數(shù)可由真值表、邏輯函數(shù)表達(dá)式、卡諾圖、邏輯電路圖四種不同形式來表示。

2.了解邏輯函數(shù)化簡的含意，也就是說了解將邏輯函數(shù)化簡是化成最簡的與－或表達(dá)式。JHR3.熟練掌握邏輯函數(shù)的代數(shù)化簡法，即熟練應(yīng)用邏輯代數(shù)8條定律及由四個常用公式得到的并項(xiàng)法、吸收法、消去法和取消法，將邏輯函數(shù)化成最簡與或表達(dá)式。

4.熟練掌握邏輯函數(shù)的卡諾圖化簡法?？ㄖZ圖化簡法是一種幾何方法，它的依據(jù)是構(gòu)圖的相鄰性及邏輯代數(shù)的互補(bǔ)律，只要按照卡諾圖化簡法步驟及畫包圍圈的四個規(guī)則進(jìn)行，就一定能方便地得到輸入、輸出變量之間的最簡與或表達(dá)式。JHR

第五章組合邏輯電路【本章講授主要內(nèi)容】

1.組合邏輯電路在電路結(jié)構(gòu)和邏輯功能上的特點(diǎn)；

2.組合邏輯電路的設(shè)計方法；

3.常用中規(guī)模集成的組合電路器件的應(yīng)用；

4.競爭－冒險現(xiàn)象及其成因，消除競爭－冒險現(xiàn)象的方法。

【本章重點(diǎn)難點(diǎn)】

1.重點(diǎn)：組合邏輯電路的分析方法和設(shè)計方法

2.難點(diǎn)：組合邏輯電路的設(shè)計方法JHR第一節(jié)組合邏輯電路的分析邏輯電路JHR一、組合邏輯電路的特點(diǎn)

1.組合邏輯電路的一般框圖n個輸入共有2n種可能的組合狀態(tài)。ｍ個輸出可用ｍ個邏輯函數(shù)來描述。JHR輸入與輸出的關(guān)系：其中ｉ＝1,2，…，ｍ2.組合邏輯電路的特點(diǎn)（1）電路中不存在輸出端到輸入端的反饋通路。（2）電路主要由各種門電路組合而成，其中不包含存儲信息的記憶元件。（3）電路的輸入狀態(tài)確定后，輸出狀態(tài)便被唯一地確定。輸出變量是輸入變量的輪回函數(shù)。JHR（4）電路的輸出狀態(tài)不影響輸入狀態(tài)，電路的歷史狀態(tài)也不影響輸出狀態(tài)。二、組合邏輯電路分析方法組合邏輯電路邏輯表達(dá)式最簡表達(dá)式真值表確定電路功能推導(dǎo)化簡列表分析JHR【例題1】分析如圖所示電路的邏輯功能。

解：（1）由G1，G2，G3各個門電路的輸入、輸出關(guān)系，推出整個組合邏輯電路的表達(dá)式：1&1oZ1Z2ABCG1G2G3FJHR（2）對該函數(shù)表達(dá)式進(jìn)行化簡：（3）根據(jù)化簡后的函數(shù)表達(dá)式，列出真值表。JHRABCZ1Z2F000001010011100101110111010000000000000010000001真值表JHR（4）由真值表分析組合邏輯電路的邏輯功能，當(dāng)A、B、C三個輸入一致時，輸出為“1”，否則為“0”。所以該電路具有檢測“輸入不一致”的功能，也稱“不一致電路”。JHR【例題2】試分析如圖所示的組合邏輯電路的功能。ABG1G2G4G5G3Z1Z2Z3CSJHR解：（1）推出邏輯表達(dá)式（2）對該邏輯表達(dá)式進(jìn)行化簡JHR（3）根據(jù)化簡后的邏輯表達(dá)式列出真值表A

BS

C0001101100101001真值表（4）分析邏輯功能

S為兩加數(shù)相加后的一位和、C為兩加數(shù)相加后的進(jìn)位值。可見，該電路實(shí)現(xiàn)了加法器的功能。由于這種加法器不計低位來的進(jìn)位，所以稱“半加器”（HalfAdder）。JHR（5）半加器符號慣用符號新標(biāo)準(zhǔn)H.AABSCABSCCOJHR第二節(jié)組合邏輯電路的設(shè)計一、組合邏輯電路的一般設(shè)計方法組合邏輯電路的設(shè)計是根據(jù)給定的功能要求，畫出實(shí)現(xiàn)該功能的邏輯電路。其設(shè)計步驟為：

1.根據(jù)實(shí)際問題的邏輯關(guān)系建立真值表。

2.由真值表寫出邏輯函數(shù)表達(dá)式。

3.化簡邏輯函數(shù)表達(dá)式。

4.根據(jù)邏輯函數(shù)表達(dá)式畫出由門電路組成的邏輯電路圖。JHR問題提出真值表邏輯表達(dá)式化簡變換邏輯圖分析歸納化簡畫圖二、組合邏輯電路設(shè)計舉例（一）根據(jù)真值表，設(shè)計邏輯電路JHR【例題1】根據(jù)表1所示的真值表，設(shè)計邏輯電路。輸入輸出ABCY00000011010001101001101111011111JHR[解］（1）根據(jù)真值表寫出輸入和輸出的邏輯關(guān)系其方法是：變量取值為1時，用原變量表示；取值為0時，用反變量表示，將輸出為1的項(xiàng)相加即為邏輯表達(dá)式。（2）化簡邏輯表達(dá)式ABCJHR化簡得：（3）由化簡后的邏輯函數(shù)表達(dá)式畫出邏輯電路圖用與非門來實(shí)現(xiàn)：ACBYJHR（二）根據(jù)實(shí)際問題設(shè)計邏輯電路

【例題1】設(shè)計一個投票表決器，三個投票人分別為A、B、C，按規(guī)定只要二人以上同意才能通過。解：設(shè)投同意票為“1”表示，不同意票為“0”；輸出為“1”表示通過，為“0”表示不通過。第一步：由邏輯關(guān)系列出真值表JHR真值表第二步：由真值表寫出邏輯函數(shù)表達(dá)式JHR第三步：化簡邏輯函數(shù)表達(dá)式◆用卡諾圖化簡JHR◆用代數(shù)法化簡如下JHR第四步由化簡后的邏輯表達(dá)式畫出邏輯電路圖F高電平時，三極管導(dǎo)通，燈亮；低電平時三極管截止，燈滅。JHR【例題2】某汽車駕駛員培訓(xùn)班進(jìn)行結(jié)業(yè)考試。有三名評判員，其中A為主評判員，B、C為副評判員。評判時按少數(shù)服從多數(shù)原則，但若主評判認(rèn)為合格，也可通過。試用與非門構(gòu)成邏輯電路實(shí)現(xiàn)評判的規(guī)定。解：（1）根據(jù)邏輯設(shè)計要求，設(shè)定三個輸入變量A、B、C，并規(guī)定如下：主評判A意見：副評判B意見：A＝1認(rèn)為合格A＝0認(rèn)為不合格B＝1認(rèn)為合格B＝0認(rèn)為不合格JHR副評判C意見：C＝1認(rèn)為合格C＝0認(rèn)為不合格Y＝1認(rèn)為通過Y＝0認(rèn)為不通過設(shè)輸出變量Y：（2）列真值表JHR真值表（3）根據(jù)真值表寫出邏輯表達(dá)式（4）用卡諾圖化簡JHR（5）畫出邏輯電路圖JHR【例題3】設(shè)計一個血型配對指示器。輸血時供血者和受血者的血型配對情況如圖所示，即（