基于四相松尾環(huán)的qpsk寬帶恢復算法的fpga實現(xiàn)

基于四相松尾環(huán)的qpsk寬帶恢復算法的fpga實現(xiàn)

qpsk是正交相位位移控制系統(tǒng)，具有很強的抗干擾性，頻帶利用率高，誤碼率低。廣泛應用于數(shù)字通信、數(shù)字視頻廣播和衛(wèi)星通信等領域。QPSK載波同步有兩種方法:一種是導頻法,在發(fā)送信號的同時加入一段載波導頻信號,在接收端通過濾波器后檢測到導頻信號來實現(xiàn)載波同步;另一種是直接法,即直接從接收信號中通過使用鎖相環(huán)來提取載波。本文采用直接法通過松尾環(huán)實現(xiàn)QPSK信號的載波同步。并通過對比不同信噪比下同步情況來分析鎖相環(huán)的抗噪聲性能。1鎖環(huán)分析1.1環(huán)路濾波器控制電壓采用四相松尾環(huán)的QPSK信號載波同步算法原理如圖1所示,虛線框內部分是四相松尾環(huán)的基帶處理部分。QPSK調制信號s(t)經過正交解調后,輸出I,Q兩路基帶信號分別為yi(t)與yq(t),然后將它們送入基帶處理部分進行處理。經過基帶處理輸出一個和調制碼元無關的控制信號ε(t),這個控制信號通過環(huán)路濾波器進一步濾除干擾后,去控制壓控振蕩器NCO輸出信號的相位,達到對QPSK信號載波同步的目的。下面分析四相松尾環(huán)的鑒相特性。假設環(huán)路已經鎖定,在不考慮噪聲的影響時,中頻QPSK信號s(t)可表示為式中:si(t)與sq(t)分別是調制端I,Q兩路基帶碼元信號,sinωc(t)與cosωc(t)是調制端NCO產生頻率為ωc的正余弦載波信號。接收端NCO產生的正、余弦信號分別為cos(ωc(t)+φo(t)),sin(ωc(t)+φo(t)),φo(t)為NCO輸出參考載波相位。如圖1所示,相乘后的同相分量與正交分量為xi(t)與xq(t),經過低通濾波后,兩路基帶信號可表示為yq(t)=12cosφe(t)yq(t)=12cosφe(t)式(2)與(3)中:φe(t)=φo(t)-φi(t),φi(t)為輸入信號載波相位。加法器的輸出為減法器的輸出為其中令1+tanφe(t)1-tanφe(t)=tan1+tanφe(t)1?tanφe(t)=tanφe(t)+45°。判決器的數(shù)學表達式可用符號函數(shù)表示為sgn(x)={+1,x≥0-1,x<0(6)sgn(x)={+1,x≥0?1,x<0(6)規(guī)定模2加的運算規(guī)則為sgn(x)⊕sgn(y)=sgn(xy)={+1,x與y符號相同-1,x與y符號不同(7)這樣,由圖1可以求出環(huán)路濾波器輸入的控制電壓為在以上推導過程中認為si(t),sq(t)為矩形脈沖且幅度為±1,故s2i(t)=s2q(t)=1。從式(8)可以看出,經過四相松尾環(huán)的基帶處理后,在控制電壓ε(t)中,數(shù)字調制信息si(t)和sq(t)已經被消除,只包含壓控振蕩器輸出的參考載波相位與輸入信號的載波相位差φe(t)。由推導公式(8)可知在0～2π之間,有0,π/2,π和3π/24個穩(wěn)定點,鑒相特性為矩形,即環(huán)路鎖定時誤差信號φe應為0,π/2,π或3π/2。脈沖序列的寬度由輸入信號s(t)的頻率與NCO中心頻率的差值決定。只有兩者相同時,ε(t)的輸出為正負脈沖相同的方波。誤差信號ε(t)經環(huán)路濾波器后得到一個恒定數(shù)字來控制NCO的中心頻率。當NCO的頻率低于s(t)載波頻率時,ε(t)輸出正脈沖大于負脈沖,NCO的控制字就會增加,反之就會降低。這樣經過反復的調整最終就會實現(xiàn)鎖相環(huán)跟蹤載波的頻率。1.2環(huán)路跟蹤性能分析環(huán)路濾波器主要用于濾除鑒相器輸出誤差信號中的高頻分量,起到平滑濾波作用,因此環(huán)路濾波器在環(huán)路穩(wěn)定、改善噪聲性能和捕獲跟蹤中發(fā)揮著重要作用。本設計中采用二階環(huán)路濾波器,這里采用有源比例積分濾波器來分析。有源比例積分濾波器復頻域表達式為F(s)=1+sτ1sτ2(9)式(7)中:τ1,τ2為環(huán)路濾波器的時間常數(shù)。系統(tǒng)傳遞函數(shù)Η(s)=φo(s)φi(s)=kF(s)s+kF(s)(10)誤差傳遞函數(shù)E(s)=φe(s)φi(s)=ss+kF(s)(11)式(10)與(11)中,定義k=kokd為環(huán)路增益,ko為壓控振蕩器增益,kd為鑒相器增益。定義ωn和ζ如下式中:ωn表示鎖相環(huán)的固有角頻率;ζ表示鎖相環(huán)的阻尼系數(shù),ωn其實是φo(s)輸出的暫態(tài)響應,表現(xiàn)形式為阻尼振蕩,ωn為阻尼振蕩的角頻率。主要使用系統(tǒng)函數(shù)的頻率特性來分析環(huán)路頻率跟蹤性能,MATLAB仿真了在不同ζ下的H(s)和E(s)的頻率特性如圖2與圖3所示。在工程上一般取ζ=0.707為最佳。二階環(huán)的噪聲帶寬為Bn=18ωn(4ζ+1ζ)(13)Bn在噪聲分析與松尾環(huán)實現(xiàn)時會用到。下面分析二階環(huán)對于兩種輸入相位的穩(wěn)態(tài)相差,如表1所示。由表1可知,二階環(huán)能很好地跟蹤相位階躍和頻率階躍信號,同時二階環(huán)在環(huán)路復雜性和穩(wěn)定性方面也比較理想,所以二階環(huán)是目前通信接收機內最常用的跟蹤環(huán)路。式(7)可變換為F(S)=τ1τ2+1sτ2用沖激響應不變法得F(z)=2ζωnΤk+(ωnΤ)2k(1-z-1),令C1=2ζωnΤk,C2=(ωnΤ)2k,其中T為采樣序列的采樣間隔,則可以得到環(huán)路濾波器的SystemGenerator實現(xiàn)結構如圖4所示。1.3穩(wěn)態(tài)反差與隨機差分鎖相環(huán)要跟蹤的物理量是輸入信號的相位,所以對其進行噪聲分析就是對輸出的相位噪聲進行分析。為了分析方便假設輸入信號為S(t)=Asin(ωct+φe(t))+n(t),其中高斯白噪聲n(t)～N(0,σ2),隨機相差φn的方差ˉσ2φn=σ2A2。壓控振蕩器輸入是相差信號φe(t)和n(t),由文獻得φe(s)=ss+kF(s)φi(s)-kF(s)s+kF(s)n(s)=E(s)φi(t)-Η(s)n(s)(14)由式(14)可知輸出相位的相位誤差由兩部分組成:一部分是系統(tǒng)穩(wěn)態(tài)相差,另一部分是由輸入的加性噪聲導致的隨機相差。系統(tǒng)穩(wěn)態(tài)相差總是存在,即使輸入信號是非常干凈的正弦波依然還會有穩(wěn)態(tài)相差。隨機相差由噪聲引起,隨機相差的均方值為ˉφ2n=ΝoBnΡi(15)式中:No是n(t)的功率譜密度;Pi是輸入信號的功率;Bn為噪聲帶寬。可得系統(tǒng)穩(wěn)態(tài)相差和誤差傳遞函數(shù)E(s)正相關,而加性噪聲導致的隨機相差和閉環(huán)系統(tǒng)傳遞函數(shù)H(s)正相關。于是減小環(huán)路帶寬Bn,能減少隨機相差但會增大穩(wěn)態(tài)相差;增大環(huán)路帶寬Bn能減小穩(wěn)態(tài)相差,卻使隨機相差惡化。即隨機相差和穩(wěn)態(tài)相差的要求相互矛盾,往往設計時需要折中考慮。2環(huán)路鎖定仿真結果本文采用的傳輸比特率為1Mbit/s,中頻載波頻率為10MHz,采樣率為40MHz。QPSK載波恢復環(huán)路的SystemGenerator實現(xiàn)如圖5所示。由圖5可以看出Received為接收的QPSK調制信號。Mult與Mult1對應于圖1的乘法器,CIC1、CIC2與RRC1、RRC2對應于圖1的低通濾波器,Threshold至Threshold3對應于圖1的判決器,Add與Sub分別對應于圖1的加法器與減法器。Mult2至Mult3對應于圖1的模2判決器,LoopFilter為環(huán)路濾波器,NCO為壓控振蕩器。一般環(huán)路噪聲帶寬Bn取值為信息速率的1/20～1/10,本文取1/20,即Bn=120×106Ηz=50kHz,取ζ=0.707,由公式(11)得ωn≈Bn0.53≈94kHz,NCO的控制靈敏度為ko=2πfs2nΤ,kd為鑒相器的增益,一般取1,k=kokd為環(huán)路增益,fs為NCO的采樣率,N為NCO相位累加器的位數(shù)取8。則有ko=2πfs2nΤ≈2×3.14×40×10628×11×106≈0.98(16)C1=2ζωnΤk=2×0.707×94×1031×0.98×11×106≈0.14(17)C2=(wnΤ)2k=(94×103×11×106)21×0.98≈0.009(18)式(17)、(18)中,C1與C2即圖4中的C1與C2的值,由于環(huán)路為非線性,所得的值與實際有一些出入,另外在高檔FPGA中雖然有硬件乘法器但是數(shù)量有限,所以在設計中采用數(shù)據(jù)右移方式實現(xiàn)了數(shù)據(jù)的相乘。如圖4所示,本文采用了C1右移3位、C2右移7位的方式實現(xiàn)了數(shù)據(jù)的相乘以節(jié)約FPGA的硬件乘法單元。用SystemGenerator對鎖相環(huán)參數(shù)相同,調制信號相同,相同頻偏為500Hz的頻率階躍信號,疊加三種不同信噪比的高斯白噪聲進行仿真。結果如圖6所示。圖6a～c分別是在信噪比為6dB,18dB和30dB情況下的環(huán)路鎖定情況。結果顯示采用此方法的鎖相環(huán)路能鎖定信噪比為6dB的載波信號,隨著信噪比的增加環(huán)路鎖定時間逐漸減少和環(huán)路穩(wěn)定性逐漸增加。由式(15)可知,在噪聲比較大的情況下為了改善環(huán)路的性能可以通過減小Bn(減小C1與C2)來實現(xiàn)。圖7所示它與圖6是在調制信號相同,環(huán)路信噪比為18dB,相同頻偏為500Hz,C1與C2減小情況下的環(huán)路鎖定,可以看出穩(wěn)定性能有所增加,但是隨著C1與C2減小環(huán)路鎖定時間變長。所以在實際運用中還需要根據(jù)實際情況對環(huán)路參數(shù)進行微調,需要折中考慮來滿足環(huán)路穩(wěn)定性與鎖定時間的要求。3開發(fā)fpga的發(fā)展趨勢Xilinx與MATLAB聯(lián)合開發(fā)工具SystemGenerator開發(fā)FPGA,具有無須為仿真和實現(xiàn)建立