PPT課件：中央處理器

中心處理器中心處理器〔CentralProcessingUnit,簡(jiǎn)稱CPU〕是計(jì)算機(jī)系統(tǒng)的核心部件。主要由運(yùn)算器、把握器、存放器幾局部組成。本章將重點(diǎn)介紹CPU的功能和組成，把握器的工作原理，RISC技術(shù)和CISC技術(shù)，先進(jìn)的流水技術(shù)。5.1CPU的功能和組成5.2處理器的工作過(guò)程5.3流水構(gòu)造5.4流水線的加速技術(shù)5.5處理器的指令執(zhí)行方式5.1CPU的功能和組成5.1.1CPU的功能1、CPU的功能：CPU的根本功能是：取指令、分析指令和執(zhí)行指令。CPU還具有諸如：程序的輸入、運(yùn)算結(jié)果的輸出、總線的把握、系統(tǒng)的中斷的把握以及計(jì)算機(jī)的特殊工作狀況的處理等其它功能。2、工作過(guò)程：對(duì)于一臺(tái)馮·諾曼構(gòu)造的計(jì)算機(jī)的工作過(guò)程是：將計(jì)算機(jī)的程序存儲(chǔ)在計(jì)算機(jī)主存中。

CPU將主存中的程序或命令逐條按序取出，依據(jù)取出的程序或命令包含的信息內(nèi)容完成特定的工作。計(jì)算機(jī)工作過(guò)程實(shí)際上就是其CPU周而復(fù)始的取指令、分析指令和執(zhí)行指令的過(guò)程。

計(jì)算機(jī)開機(jī)時(shí)開頭運(yùn)行時(shí)的第一條指令從何處開頭，一般是系統(tǒng)事先設(shè)定的。CPU分析指令包括兩局部?jī)?nèi)容：一是分析指令要完成什么操作，即這條指令要CPU發(fā)出的是什么操作命令；二是分析出參與操作的操作數(shù)或操作數(shù)的地址是什么。這局部工作由CPU中的把握部件來(lái)完成。執(zhí)行指令就是：通過(guò)對(duì)指令的分析，得出指令對(duì)CPU的操作命令和操作數(shù)或操作數(shù)的目標(biāo)地址的要求。由CPU的把握部件形成一組把握信號(hào)系列，執(zhí)行這條指令。5.1.2CPU的組成

*

運(yùn)算部件；*

地址的存放器；*

指令存放器；*

譯碼部件；*

把握部件CU；*

中斷把握部件

常將CPU分成把握器、運(yùn)算器二個(gè)功能模塊。見圖5-1。1.把握器

把握器是計(jì)算機(jī)的把握機(jī)構(gòu)，用于協(xié)調(diào)和指揮整個(gè)計(jì)算機(jī)系統(tǒng)的運(yùn)作。把握器的根本功能實(shí)際上就是CPU的根本功能。CPU中設(shè)置的其它部件可以認(rèn)為是完全為把握器實(shí)現(xiàn)CPU所需功能而設(shè)置的。目前主要承受組合規(guī)律電路和微程序來(lái)構(gòu)成把握器。由組合規(guī)律電路設(shè)計(jì)產(chǎn)生的把握器稱為組合規(guī)律把握器，也稱為硬布線把握器，是早期CPU的把握器承受的設(shè)計(jì)方法。承受組合規(guī)律設(shè)計(jì)的把握器的最大優(yōu)點(diǎn)是執(zhí)行速度快，能實(shí)現(xiàn)高速運(yùn)算。但這種把握器也有缺點(diǎn)，就是在把握器一旦設(shè)計(jì)好后，其把握功能無(wú)法轉(zhuǎn)變。微程序設(shè)計(jì)法承受程序設(shè)計(jì)思想來(lái)組織操作把握規(guī)律。將計(jì)算機(jī)中的每條指令的執(zhí)行過(guò)程，變換成去執(zhí)行一段存放在只讀存儲(chǔ)器中的微命令或微程序的過(guò)程。這種承受微程序?qū)Τ绦蛑噶畹姆纸鈭?zhí)行方法，因其設(shè)計(jì)思想簡(jiǎn)潔，設(shè)計(jì)過(guò)程簡(jiǎn)潔，已廣泛應(yīng)用于把握器的設(shè)計(jì)。(1)指令部件指令部件的作用是完成取指令和指令譯碼的操作。包括程序計(jì)數(shù)器、指令存放器、指令譯碼器及地址形成部件。*

程序計(jì)數(shù)器PC程序計(jì)數(shù)器〔ProgrammingCounter,簡(jiǎn)稱PC〕又稱為指令計(jì)數(shù)器，其作用是存儲(chǔ)程序或指令的地址。當(dāng)程序開頭執(zhí)行時(shí)，PC中存放的是運(yùn)行程序的第一條指令的地址。通過(guò)PC每取一條指令后，把握器中的地址形成部件會(huì)自動(dòng)修改PC的內(nèi)容，以保持PC內(nèi)存儲(chǔ)的是將要執(zhí)行的下條指令的地址。*

一般CPU承受的是按序執(zhí)行程序的，所以PC在每次取出一條指令后總是通過(guò)加“1”來(lái)指向后一條要執(zhí)行的指令地址的。*

當(dāng)CPU執(zhí)行轉(zhuǎn)移指令時(shí)，執(zhí)行的下一條的指令的地址將由轉(zhuǎn)移指令準(zhǔn)備，由轉(zhuǎn)移指令將目標(biāo)地址送到PC中，實(shí)現(xiàn)程序的轉(zhuǎn)移。*

指令存放器IR指令存放器〔InstructionRegister,簡(jiǎn)稱IR〕用于保存當(dāng)前正在執(zhí)行的指令。*

指令譯碼器ID指令譯碼器〔InstructionDecoder,簡(jiǎn)稱ID〕又稱操作碼譯碼器，是對(duì)指令存放器的指令進(jìn)展解析的部件。*

地址形成部件地址形成部件的作用是依據(jù)指令的不同尋址方式形成操作數(shù)或下一條執(zhí)行指令的有效地址。在個(gè)人PC和小型計(jì)算機(jī)中，一般不設(shè)特地的地址形成部件，地址的形成一般用運(yùn)算器加上地址偏移量得到。(2)時(shí)序部件計(jì)算機(jī)的運(yùn)行是按節(jié)拍進(jìn)展的，這個(gè)節(jié)拍就是時(shí)序。計(jì)算機(jī)各功能部件都必需嚴(yán)格的按時(shí)序信號(hào)進(jìn)展操作。時(shí)序信號(hào)是協(xié)調(diào)各部件工作的同步信號(hào)。時(shí)序信號(hào)由時(shí)序把握器產(chǎn)生，一般包括脈沖源、啟停把握規(guī)律部件和節(jié)拍信號(hào)發(fā)生器等部件組成。脈沖源的作用是產(chǎn)生具有確定頻率和脈寬的時(shí)鐘信號(hào)，為整個(gè)計(jì)算機(jī)系統(tǒng)供給基準(zhǔn)時(shí)鐘信號(hào)。啟停把握規(guī)律部件的作用是：依據(jù)計(jì)算機(jī)的需要，正確的把握時(shí)序部件的各種信號(hào)的發(fā)生和停頓，保證計(jì)算機(jī)各部件有序的運(yùn)行。節(jié)拍信號(hào)發(fā)生器又稱為時(shí)鐘脈沖安排器。其作用是產(chǎn)生一系列能滿足CPU內(nèi)部各部件需要的節(jié)拍時(shí)序信號(hào)，把握CPU內(nèi)各部件完成每一步微操作。(3)微操作把握部件部件間的數(shù)據(jù)通信、通道的選通、指令譯碼所確定的對(duì)應(yīng)系統(tǒng)各部件的微操作，都由微操作把握部件來(lái)完成。微操作把握部件的任務(wù)是：在CPU時(shí)序部件產(chǎn)生的時(shí)序脈沖的把握下，正確的建立數(shù)據(jù)通道，依據(jù)指令操作碼的內(nèi)容，完成各種指定的操作把握。對(duì)于不同的指令，操作碼不同，微操作把握部件產(chǎn)生的操作自然就不同。(4)中斷把握部件

設(shè)置中斷把握規(guī)律部件的目的是為了解決CPU使用優(yōu)先權(quán)問(wèn)題。中斷把握部件主要包括中斷源存放器、中斷屏蔽存放器、中斷排隊(duì)線路以及中斷效勞程序首地址產(chǎn)生部件等。中斷源存放器內(nèi)存儲(chǔ)的是外設(shè)的中斷標(biāo)記，即什么設(shè)備中斷和是否中斷；中斷屏蔽存放器中存儲(chǔ)的是不同外設(shè)是否允許中斷的標(biāo)記，稱中斷屏蔽字，一般由程序設(shè)定；中斷排隊(duì)線路的作用是準(zhǔn)備外設(shè)對(duì)CPU申請(qǐng)的優(yōu)先權(quán)；中斷效勞首地址形成部件的作用是對(duì)不同的外設(shè)的中斷申請(qǐng)，給出其對(duì)應(yīng)的效勞地址。2.運(yùn)算器

運(yùn)算器是計(jì)算機(jī)進(jìn)展數(shù)據(jù)加工處理的中心。它是在把握器的把握下完成各種運(yùn)算功能的，可執(zhí)行算術(shù)和規(guī)律運(yùn)算，屬于CPU的可執(zhí)行部件。運(yùn)算器主要由：算術(shù)規(guī)律部件〔ALU〕、累加存放器〔AC〕、數(shù)據(jù)緩沖存儲(chǔ)器〔DR〕、狀態(tài)條件存放器〔PSW〕組成。除此外，還包括ALU輸入端的多路選擇器、通用存放器組、移位存放器、總線等功能部件。(1)運(yùn)算功能部件的作用*

數(shù)術(shù)/規(guī)律運(yùn)算單元〔ALU〕算術(shù)/規(guī)律運(yùn)算單元ALU是運(yùn)算器的主要組成局部，主要用于完成算術(shù)運(yùn)算和規(guī)律運(yùn)算。*

數(shù)據(jù)緩沖存放器〔DR〕數(shù)據(jù)緩沖存放器的作用是暫存從主存中讀出或預(yù)備寫入主存的數(shù)據(jù)或指令，是CPU與主存、外設(shè)之間的中轉(zhuǎn)站。*

累加存放器〔AC〕累加存放器AC簡(jiǎn)稱為累加器，是CPU中使用頻率較高的通用存放器。*

程序狀態(tài)字存放器〔PSW〕程序狀態(tài)存放器PSW又稱為狀態(tài)字存放器，主要用于記錄計(jì)算機(jī)運(yùn)算器的運(yùn)算狀況、設(shè)置程序中斷或轉(zhuǎn)移的一個(gè)標(biāo)志存放器。*

通用存放器通用存放器是用來(lái)保存參與運(yùn)算的操作數(shù)和中間結(jié)果的存放器，有別于完成某種特殊功能的專用存放儲(chǔ)，如前面介紹的程序計(jì)數(shù)器PC、指令存放器IR、數(shù)據(jù)存放器DR和狀態(tài)存放器PSW都屬于專用存放器。由于通用存放器與CPU內(nèi)部各部件之間直接通過(guò)內(nèi)部數(shù)據(jù)總線相連，無(wú)需運(yùn)行總線周期，因此存取速度較快。(2)運(yùn)算器的內(nèi)部總線構(gòu)造

運(yùn)算器內(nèi)部各功能模塊之間也承受總線構(gòu)造，該總線稱為運(yùn)算器的內(nèi)部總線。*

單總線構(gòu)造單總線構(gòu)造如圖5-3所示。*

雙總線構(gòu)造*三總線構(gòu)造5.2處理器的工作過(guò)程處理器的工作過(guò)程就是執(zhí)行程序的過(guò)程。處理器的工作過(guò)程實(shí)際上是從存儲(chǔ)器中取出一條一條的指令，然后對(duì)每條指令進(jìn)展分析，然后依據(jù)指令的內(nèi)容而做出相應(yīng)動(dòng)作的這樣一個(gè)連續(xù)過(guò)程。5.2.1指令和周期的根本概念 處理器處理每條指令是需要時(shí)間的，常用指令周期來(lái)描述。指令周期是指處理器取出并執(zhí)行一條指令的時(shí)間。*

常用執(zhí)行一條指令所需的時(shí)鐘周期數(shù)來(lái)記錄一條指令周期的長(zhǎng)短。指令周期還有一種表示方法就是用總線周期〔BusCycle〕作為計(jì)量單位〔有的教材也稱為CPU周期〕。總線周期是指CPU經(jīng)地址總線和數(shù)據(jù)總線從內(nèi)存中讀出或?qū)懭胍粋€(gè)字節(jié)〔或字〕所用的最少時(shí)間。總線周期實(shí)際上也是總線每次占用的最少時(shí)間。一般處理一條指令的最短時(shí)間需要至少兩個(gè)總線周期。在8086CPU中的每個(gè)總線周期常包含4個(gè)T狀態(tài)，每個(gè)T狀態(tài)為處理器的動(dòng)作的最小單位，如圖5—6所示。5.2.2典型指令的工作過(guò)程

1.加法指令A(yù)DD的執(zhí)行過(guò)程加法前CPU內(nèi)部狀態(tài)可如以以下圖5—7所示。(1)取指令階段CPU在加法指令的取指令階段主要工作如下：*

程序計(jì)數(shù)器PC的內(nèi)容m被裝入地址存放器AR中；*

程序計(jì)數(shù)器的內(nèi)容加1，變成m+1，為取下一條指令做好預(yù)備；*

地址存放器的內(nèi)容被放到地址總線上：*

所選主存m單元的內(nèi)容經(jīng)數(shù)據(jù)總線，傳送到數(shù)據(jù)緩沖存放器DR中；*

緩沖存放器的內(nèi)容送到指令存放器IR中；*

當(dāng)前指令存放器中的操作數(shù)被譯碼或測(cè)試；*

CPU識(shí)別出這條指令是一條要直接訪問(wèn)主存儲(chǔ)器的ADD指令。(2)送操作數(shù)地址

送操作數(shù)地址為其次個(gè)總線周期的CPU的工作內(nèi)容。此階段的CPU的動(dòng)作只有一個(gè)，就是把指令存放器中的加數(shù)在主存中的存放地址〔200〕送至地址存放器，為從主存中取加數(shù)作好預(yù)備。(3)取操作數(shù)

第三個(gè)總線周期主要?jiǎng)幼魇菑闹鞔嬷腥〔僮鲾?shù)。在此階段，CPU進(jìn)展如下動(dòng)作：*

把地址存放器中操作數(shù)的地址m發(fā)送到地址總線；*

從主存單元中讀出操作數(shù)X，并經(jīng)過(guò)數(shù)據(jù)總線傳送到緩沖存放器DR。(4)兩個(gè)操作數(shù)相加并將運(yùn)算結(jié)果存入AC

第四個(gè)總線周期主要完成加法運(yùn)算并存儲(chǔ)運(yùn)算的結(jié)果。在此階段，CPU完成如下動(dòng)作：*

通過(guò)多路選擇器．將存放器AC中的內(nèi)容Y送到ALU的A端；*通過(guò)多路選擇器，將存放器緩沖存放器DR中的內(nèi)容X送到ALU的B端；*

執(zhí)行ALU加法操作；*

并將結(jié)果通過(guò)內(nèi)部數(shù)據(jù)總線存入AC中，同時(shí)將從ALU輸出的狀態(tài)字存入狀態(tài)字存放器PSW。2．無(wú)條件轉(zhuǎn)移指令JMP的執(zhí)行過(guò)程5.3流水構(gòu)造5.3.1并行性概念

1、所謂并行性有兩個(gè)含義：一是同時(shí)性，指兩個(gè)以上的大事在同一時(shí)刻發(fā)生；二是并發(fā)性，指兩個(gè)以上的大事在同一時(shí)間間隔內(nèi)發(fā)生。2、并行性具有不同的等級(jí)。從執(zhí)行的角度看，并行的等級(jí)可從低到高劃分為：*

指令內(nèi)部的并行，即指令內(nèi)部的微操作之間的并行；*

指令間的并行，即同時(shí)或在一段時(shí)間內(nèi)執(zhí)行兩條或多條以上的指令；*

任務(wù)級(jí)或過(guò)程級(jí)的并行，指并行執(zhí)行兩個(gè)或兩個(gè)以上的過(guò)程或任務(wù)；*作業(yè)級(jí)的或程序級(jí)的并行，指并行執(zhí)行多個(gè)作業(yè)或程序。3、從處理數(shù)據(jù)的角度來(lái)看，并行性的等級(jí)又可分為：*

字串位串，這種方式數(shù)據(jù)的處理是同時(shí)只對(duì)一字中的一位處理，不存在并行性；*

字串位并，同時(shí)或同一時(shí)間段對(duì)一個(gè)字的幾位或全部位進(jìn)展處理，存在并行性；*

字并位串，同時(shí)或同一時(shí)間段內(nèi)對(duì)多個(gè)字的同一位進(jìn)展處理，存在并行性；*

字并位并；同時(shí)或同一時(shí)間段內(nèi)對(duì)多個(gè)字和每個(gè)字的多位或全部位進(jìn)展處理，這是最高一級(jí)的并行處理。4、并行性技術(shù)實(shí)施方案：那就是時(shí)間重疊、資源重復(fù)和資源共享和并行處理技術(shù)。*

時(shí)間重疊*

資源重疊*

資源共享現(xiàn)代的計(jì)算機(jī)系統(tǒng)實(shí)際上已承受了多種并行措施來(lái)提高系統(tǒng)的性能。5.3.2指令流水的原理

1、早期的計(jì)算機(jī)是—種挨次執(zhí)行的機(jī)器，表現(xiàn)在執(zhí)行指令時(shí)，承受的是執(zhí)行完一條指令后才能再執(zhí)行下一條指令的串行工作方式。早期的CPU處理一條指令而進(jìn)展的取指令，分析指令和執(zhí)行指令三個(gè)步驟也是按挨次進(jìn)展的。指令執(zhí)行中的每一個(gè)步驟的工作由對(duì)應(yīng)的操作部件完成，串聯(lián)工作方式中命令處理的三個(gè)部件在任一時(shí)刻或時(shí)連續(xù)內(nèi)。只有一個(gè)部件工作，其余都處于閑置狀態(tài)，見圖5-8。這種工作方式效率是比較低的。2、流水技術(shù)：處理器處理一條指令需要經(jīng)取指令、分析指令和執(zhí)行指令三步完成。假設(shè)每步操作時(shí)間等，則一條命令需要三個(gè)節(jié)拍完成。假設(shè)每個(gè)部件連續(xù)工作，則在一個(gè)指令的執(zhí)行周期內(nèi)可完成三條指令的處理，見圖5-9所示。各部件都能連續(xù)工作，相對(duì)傳統(tǒng)的串聯(lián)式指令處理方式而言，承受指令流水技術(shù)可使速度提高3倍。3、效率不抱負(fù)的因素：*

指令處理各部件工作時(shí)間不相等*

條件轉(zhuǎn)移指令的影響5.3.3影響流水線性能的因素

1.資源相關(guān)2.數(shù)據(jù)相關(guān)3.把握相關(guān)5.3.4流水線的分類1.按使用級(jí)別分類：流水線按其處理級(jí)別可分為：部件級(jí)：是將一些較為簡(jiǎn)潔的算術(shù)與規(guī)律運(yùn)算，組成流水線處理方式，如高速乘法、浮點(diǎn)運(yùn)算。指令級(jí)：是將一條指令的執(zhí)行過(guò)程分為多個(gè)階段，如前面提到的重疊與先行把握方式的三級(jí)流水線和四級(jí)流水線。處理機(jī)級(jí)：是指對(duì)于一樣類型的數(shù)據(jù)流進(jìn)展處理，每一個(gè)處理機(jī)完成特地的任務(wù)，各處理機(jī)的結(jié)果存放在處理機(jī)之間的共享存貯器之中的這樣一種多處理機(jī)構(gòu)造。如圖5-11所示。2.按工作方式分類*

靜態(tài)流水線*

動(dòng)態(tài)流水線3.從流水線的構(gòu)造上分類*

線性流水線*

非線性流水線4.按功能分類單功能流水線多功能流水線：如圖5—12所示處理器中可實(shí)現(xiàn)多種運(yùn)算功能的功能段，此流水線中包括八個(gè)功能模塊。假設(shè)要完成浮點(diǎn)運(yùn)算，可按圖5-12(c)聯(lián)接；假設(shè)完成乘法，則可按5-12(d)方式聯(lián)接。5.4流水線的加速技術(shù)常用到流水線的加速技術(shù)是超流水技術(shù)、超標(biāo)量流水技術(shù)和超長(zhǎng)指令字長(zhǎng)技術(shù)。指令流水線比挨次執(zhí)行單元有較高的吞吐率在于，多條指令可在流水線的不同段中同時(shí)進(jìn)展操作，即具有指令級(jí)的并行性。要進(jìn)一步提高指令流水線的吞吐率，就在于如何進(jìn)一步開發(fā)這種指令級(jí)的并行度,希望一個(gè)周期能流出更多條指令。5.4.1超流水線(Superpipelinig)技術(shù)

超流水線技術(shù)承受是時(shí)間重疊的方法來(lái)加速指令的處理速度。超流水線處理技術(shù)加速指令的處理速度的方法是承受提高指令處理部件的工作頻率來(lái)提高指令的吞吐量的。見圖5-13所示,為時(shí)鐘周期內(nèi)對(duì)應(yīng)部件工作示意圖。

5.4.2超標(biāo)量〔Superscalar)技術(shù)超流水線技術(shù)承受是時(shí)間重疊的方法來(lái)加速指令的處理速度，超標(biāo)量技術(shù)則使用的是空間重疊技術(shù)。在超標(biāo)量處理機(jī)中則有多條流水線，在同一個(gè)機(jī)器周期中可以向幾條流水線同時(shí)送出多條指令，能并行地存取多個(gè)操作數(shù)，執(zhí)行多個(gè)操作。如圖5-14所示。5.4.3超長(zhǎng)指令技術(shù)

超長(zhǎng)指令字〔VLIW〕計(jì)算機(jī)是由編譯程序編譯時(shí)找出指令間潛在的并行性。然后進(jìn)展適當(dāng)調(diào)度安排，把多個(gè)能并行執(zhí)行的操作組合在一起，成為一條具有多個(gè)可操作段的超長(zhǎng)指令。用這條超長(zhǎng)指令把握處理機(jī)中多個(gè)相互獨(dú)立工作的功能部件。從而取得執(zhí)行一條超長(zhǎng)指令相當(dāng)于并行地執(zhí)行多條指令的效果。如圖5-15所示。5.5處理器的指令執(zhí)行方式現(xiàn)在處理器通常按指令的執(zhí)行方式可分為三類：*簡(jiǎn)潔指令系統(tǒng)CISC〔如IntelPentium,Xeon〕*

精簡(jiǎn)指令系統(tǒng)RISC(如IBMPower,HPPA-RISC,CompaqAlpha,SUNUltra-SPARC,SGIMIPS)*清晰并行指令系統(tǒng)EPIC(代表為IntelIA-64)1.CISC的特點(diǎn)：CISC指令系統(tǒng)的缺陷：*

首先是指令太多，一般都在200條以上，這會(huì)導(dǎo)致把握器特殊簡(jiǎn)潔，把握器簡(jiǎn)潔會(huì)使指令的處理速度變慢；*

CISC尋址方式多樣；*

系統(tǒng)中指令的簡(jiǎn)潔度不一樣，指令字長(zhǎng)長(zhǎng)短不一，指令的處理時(shí)間相差很大，不利于提高系統(tǒng)運(yùn)行的效率；由于指令簡(jiǎn)潔，把握器只能承受微程序把握方式。CISC的優(yōu)點(diǎn)：指令集比較豐富，對(duì)軟件的編譯