數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)(清華出版社)

^`數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)第1章習(xí)題解答1.3(1)86(2)219(3)106.25(4)0.68751.4(1)101111(2)1001000(3)100001l.11(4)0.1011.5(1)(117)=(165)=(1110101)=(75)108216(2)(3452)=(6574)=(110101111100)=(D7C)108216(3)(23768.725)=(56330.563)=(101110011011000.101110011)=(5CD8.B98)108216(4)(0.625)=(0.5)=(0.101)=(0.A)1082161.6(1)(117)=(1001111)=(79)8210(2)(7456)=(111100101110)=(3886)8210(3)(23765.64)=(10011111110101.1101)=(10229.8125)8210(4)(0.746)=(0.111100110)=(243/256)82101.7(1)(9A)=(10011010)=(154)16210(2)(3CF6)=(11110011110110)=(15606)16210(3)(7FFE.6)=(111111111111110.011)=(32766.375)16210(4)(0.C4)=(0.110001)=(0.765625)162101-8(1)(125)=(000100100101)108421BCD(2)(7342)=(0111001101000010)108421BCD(3)(2018.49)=(0010000000011000.01001001)108421BCD(4)(0.785)=(0.011110000101)108421BCD1.9(1)(106)=(1101010)原碼=反碼=補(bǔ)碼=01101010102(2)(-98)=(-1100010)原碼=11100010102反碼=10011101補(bǔ)碼=10011110(3)(-123)=(-1111011)原碼=11111011102反碼=10000100補(bǔ)碼=11111101(4)(-0.8125)=(-0.1101)原碼=1.1101000102反碼=1.0010111補(bǔ)碼=1.00110001.100110100010000011(1)(104)=(1101000)[1101000]=01101000+10011111+01001111102補(bǔ)(-97)=(-1100001)[-1100001]=10011111000001111101001010 2 補(bǔ)[104-97]=01101000+10011111=00000111,104-97=(00000111)=7謝謝閱讀補(bǔ)2(2)(-125)=(-1111101)[-1111101]=10000011102補(bǔ)(79)=(01001111)[01001111]=01001111102補(bǔ)[-125+79]=10000011+01001111=11010010，-125+79=(-0101110)=-46感謝閱讀補(bǔ)2(3)(120)=(1111000)[01111000]=01111000102補(bǔ)(-67)=(-1000011)[-1000011]=10111101102補(bǔ)

^`01111000+1011110100110101謝謝閱讀[120-67]=10000011+01001111=00110101，-125+79=(00110101)=53感謝閱讀補(bǔ)2(4)(-87)=(-1010111)[-1010111]=10101001102補(bǔ)(12)=(1100)[1100]=00001100102補(bǔ)[-87+12]=10101001+00001100=10110101，-125+79=(-1001011)=-75精品文檔放心下載補(bǔ)2

10101001+0000110010110101謝謝閱讀^`第2章 習(xí)題解答2.3 解：根據(jù)邏輯圖可直接寫出邏輯表達(dá)式：(a)F=ABBC；(b)F=ABBCAC謝謝閱讀解：設(shè)3個(gè)輸入變量分別為A、B、C，輸出為F，按題意，其中有奇數(shù)個(gè)為1，則輸出F＝1，因此可寫出其邏輯表達(dá)式為F=ABCABCABCABC。根據(jù)邏輯表達(dá)式可繪制邏輯習(xí)題精品文檔放心下載2.3圖如下：習(xí)題2.3圖2.4 解：根據(jù)邏輯圖可直接寫出邏輯表達(dá)式：(a)F=ABBC；(b)F=ABBCAC精品文檔放心下載2.5 解：(1)若A+B=A+C,則B=C不正確。若A=1，B和C為不同值（如B＝0，C＝1或B＝1，C＝0），A+B=A+C仍然成立。謝謝閱讀(2)若AB=BC,則A=C不正確。若B=0，A和C為不同值，等式仍然成立。感謝閱讀(3)若1+A=B,則A+AB=B不正確。若1+A=B，則B=1，此時(shí)若A=0，則A+AB=0，不可能有A+AB=B感謝閱讀(4)若1+A=A,則A+AB=A+B正確，因?yàn)槿?+A=A,則A=1，無論B=0或B=1，均有A+AB=A+B謝謝閱讀2.6 解：(1)A+BC=(A+B)(A+C)證明：右邊=A(A+C)+B(A+C)=A+AC+AB+BC=A+BC=左邊謝謝閱讀(2)AB+AB=(A+B)(A+B)精品文檔放心下載證明：右邊=AA+AB+AB+BB=AB+AB=左邊精品文檔放心下載(3)(AB+C)B=ABC+ABC+ABC感謝閱讀證明：左邊=AB+BC右邊=AB(C+C)+BC(A+A)=AB+BC=左邊精品文檔放心下載(4)BC+AD=(B+A)(B+D)(A+C)(C+D)感謝閱讀證明：右邊=(B+AB+BD+AD)(AC+C+AD+CD)謝謝閱讀=(B+AD)(C+AD)=BC+ACD+ABD+AD=BC+AD=左邊^(qū)`2.7 解：F=(A+B+C)(A+B+C)(A+B+C)感謝閱讀(ABACABBCACBCC)(ABC)感謝閱讀(ABABC)(ABC)ABCABABCACBCABBCACABCF=(B+D)(A+C)(B+D)=(AB+AD+BC+CD)(B+D)感謝閱讀=ABD+BCD+ABD+BCDF=(AC)(BC)(AB)(ABACBC)(AB)ABACABCBCABACBCF=AB+BC2.8 解：F=ABCA(BB)C(AA)BC感謝閱讀ABCABCABCABCABC感謝閱讀=∑m(1,3,5,7)(2)F=ABCD+ACD+ADABCD+A(B+B)CD+A(B+B)(C+C)D感謝閱讀ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD精品文檔放心下載∑m(1,3,5,7,9,11,13)F=∑m(3,6,7,8,9,10,11,12,13,14,15)謝謝閱讀F=∑m(3,11,12,13,14,15)F=∑m(1,2,3,4,5,6)F=∑m(4,7,8,11)2.9 解：FABBCDABCD感謝閱讀FABBCACABBCABCABCABBC感謝閱讀FA(BC)BCACDA(BC)BCACDABCACDABC精品文檔放心下載F(AC)(AD)AACCDACD感謝閱讀^`FDDBCADBDBCADBDABDACDBCDBC感謝閱讀FABC(ABC)DABCABCDABCD感謝閱讀F(ACBC)BAC(ACBC)(BAC)感謝閱讀(ACBC)(BACAC)ABCACBCABCACBC謝謝閱讀F(AB)(BC)ABABBCBC精品文檔放心下載ABBCAC或=ABBCAC謝謝閱讀2.10解：(1)F=ABAC (2)F=1 (3)F=BCAB謝謝閱讀(4)F=ABCD (5)F=ABCD,F=ABCD (6)F=BC+BD感謝閱讀(7)F=ABBDC (8)Fm1,3,8,9,11,12,13,精品文檔放心下載Fm0,2,4,5,6,7,10,14,15感謝閱讀FABADBCCD2.11解：(1)F(A,B,C)=A+BC (2)F(A,B,C)=BC (3)F(A,B,C)=ACACB謝謝閱讀^`(4)F(A,B,C,D)=ABD (5)F(A,B,C,D)=BDACCD (6)F(A,B,C,D)=BCBC精品文檔放心下載^`第4章 習(xí)題解答4.4解：F1=A⊕BF2=AB輸入 輸出A B F1 F20 0 0 00 1 1 11 0 1 01 1 0 0分析真值表可見，其功能相當(dāng)于半減器功能，即a-b，F(xiàn)1是本位差，F(xiàn)2是向高位的借位。精品文檔放心下載4.5解：F1=A⊕B⊕CF=ABCAB=ABCABABABC(ABAB)ABABCABC感謝閱讀2輸入輸出ABCFF120000000111010110110110010101001100011111分析真值表可見，電路實(shí)現(xiàn)的是全減器功能：F是A-B-C的本位差，F(xiàn)是A-B-C向高位精品文檔放心下載1 2的借位。4.6解：根據(jù)題意：F=SASB，所以，可繪制電路如習(xí)題4.6圖所示精品文檔放心下載習(xí)題4.6圖^`4.7解：根據(jù)題意：F=XYAXYBXYCXYD，所以，可繪制電路如習(xí)題4.7圖所示感謝閱讀習(xí)題4.7圖4.8解：習(xí)題4.8圖4.9解：根據(jù)題意，三個(gè)變量沒有1或者有兩個(gè)1的情況是滿足條件的，其卡諾圖如圖4.9圖(a)所示：謝謝閱讀習(xí)題4.9圖(a)由此可列出邏輯表達(dá)式為：FABCABCABCABCABC，根據(jù)邏輯表達(dá)式可繪制邏輯電路習(xí)題4.9圖(b)所示：精品文檔放心下載AFBC習(xí)題4.9圖(b)^`4.10解：根據(jù)題意，列出功能表如下：十進(jìn)制數(shù)余3碼ABCD輸出F0d1d2d30011140100150101160110070111081000091001010101011110111121100113d14d15d根據(jù)功能表繪制卡諾圖如下：考慮無關(guān)項(xiàng)的卡諾圈 不考慮無關(guān)項(xiàng)的卡諾圈考慮無關(guān)項(xiàng)可得化簡后的表達(dá)式：FBCBC按考慮無關(guān)項(xiàng)化簡結(jié)果繪制的邏輯電路如習(xí)題4.10圖(a)所示：謝謝閱讀BFC或者習(xí)題4.10圖(a)不考慮無關(guān)項(xiàng)，化簡后的表達(dá)式：FBCDABCBCDABC按不考慮無關(guān)項(xiàng)化簡結(jié)果繪制的邏輯電路如習(xí)題4.10圖(b)所示精品文檔放心下載^`習(xí)題4.10圖(b)4.11解：這是一個(gè)優(yōu)先編碼器的問題，設(shè)特快為A，直快為B，慢車為C，沒有開車要求，輸出為0，若A要求開車則輸出,1，B要求開車輸出為2，C要求開車輸出3，根據(jù)A-B-C的優(yōu)先順序列功能表如下：謝謝閱讀輸入輸出ABCT1T00000000111010100111010001101011100111101T=ACABT=A+BC10根據(jù)化簡后的邏輯表達(dá)式可繪制邏輯電路圖如下：習(xí)題4.11圖4.12解：根據(jù)題意，輸入為BCD碼，輸出為余3碼，其輪換功能表如下表所示感謝閱讀^`ABCD WXYZ ABCD WXYZ精品文檔放心下載00000011100010110001010010011100001001011010XXXX001101101011XXXX010001111100XXXX010110001101XXXX011010011110XXXX011110101111XXXX余3碼的四位從高到低依次為WXYZ，其邏輯表達(dá)式如下：謝謝閱讀W=∑m(5,6,7,8,9)+∑d(10,11,12,13,14,15)感謝閱讀X=∑m(1,2,3,4,9)+∑d(10,11,12,13,14,15)精品文檔放心下載Y=∑m(0,3,4,7,8)+∑d(10,11,12,13,14,15)感謝閱讀Z=∑m(0,2,4,6,8)+∑d(10,11,12,13,14,15)感謝閱讀用卡諾圖化簡得：W=A+BD+BCXBCDBCBDY=CDCDZD=ABDBC=BDBCDBC=CDCD根據(jù)化簡并變換后的邏輯表達(dá)式可繪制邏輯電路圖如習(xí)題4.12圖所示謝謝閱讀習(xí)題4.12圖^`4.13解：//4.6的VerilogHDL描述moduleex6(a,b,s,f);//inputa,b,s;outputf;assignf=(s?b:a);endmodule//4.7的VerilogHDL描述moduleex7(a,b,c,d,x,y,f);精品文檔放心下載inputa,b,c,d;inputx,y;outputf;regf;always@(aorborcordorxory)精品文檔放心下載begincase({x,y})2'b00:f=a;2'b01:f=b;2'b10:f=c;2'b11:f=d;default:f=1'b0;endcaseendendmodule//4.8的VerilogHDL描述moduleex8(e,b,a,f);inpute,b,a;output[0:3]f;reg[0:3]f;always@(eorbora)if(~e)case({b,a})2'b00:f=4'b0111;2'b01:f=4'b1011;2'b10:f=4'b1101;2'b11:f=4'b1110;default:f=4'b1111;endcaseelsef=4'b1111;endmodule//4.9的VerilogHDL描述moduleex9(a,b,c,f);inputa,b,c;^`outputf;regf;always@(aorborc)case({a,b,c})3'b011:f=1'b1;3'b101:f=1'b1;3'b110:f=1'b1;default:f=1'b0;endcaseendmodule//4.10的VerilogHDL描述moduleex10(a,b,c,d,f);inputa,b,c,d;outputf;regf;always@(aorborcord)謝謝閱讀case({a,b,c,d})4'b0011:f=1'b1;4'b0100:f=1'b1;4'b0101:f=1'b1;4'b1010:f=1'b1;4'b1011:f=1'b1;4'b1100:f=1'b1;default:f=1'b0;endcaseendmodule//4.11的VerilogHDL描述moduleex11(a,b,c,f);inputa,b,c;output[1:0]f;reg[1:0]f;always@(aorborc)if(a)f=2'b01;elseif(b)f=2'b10;elseif(c)f=2'b11;elsef=2'b00;endmodule//4.12的VerilogHDL描述moduleex11(a,b,c,d,f);inputa,b,c,d;output[3:0]f;reg[3:0]f;always@(aorborcord)精品文檔放心下載case({a,b,c,d})^`4'b0000:f=4'b0011;4'b0001:f=4'b0100;4'b0010:f=4'b0101;4'b0011:f=4'b0110;4'b0100:f=4'b0111;4'b0101:f=4'b1000;4'b0110:f=4'b1001;4'b0111:f=4'b1010;4'b1000:f=4'b1011;4'b1001:f=4'b1100;default:f=4'b0011;endcaseendmodule4.14解：根據(jù)所給電路可列出邏輯表達(dá)式如下：F=ABAC，當(dāng)B=1，C=1時(shí)，F(xiàn)=AA，由于非門的延遲，使得A和A到達(dá)F的時(shí)間不同時(shí)，從而使該電路在A改變時(shí)存在競爭-冒險(xiǎn)精品文檔放心下載根據(jù)所給電路可列出邏輯表達(dá)式如下：F=(AB)(BC)，當(dāng)A=1，C=1時(shí)，F(xiàn)=BB，由于非門的延遲，使得B和B到達(dá)F的精品文檔放心下載時(shí)間不同時(shí)，從而使該該電路在B改變時(shí)存在競爭-冒險(xiǎn)謝謝閱讀4.15解：根據(jù)所給電路可列出邏輯表達(dá)式如下：F=ABBACAE若邏輯函數(shù)F存在競爭-冒險(xiǎn)，那么其反函數(shù)也存在競爭-冒險(xiǎn)；否則其反函數(shù)也不存在競爭-冒險(xiǎn)感謝閱讀FABBACAE，該邏輯函數(shù)中只有A存在原變量和反變量，且當(dāng)B=C=1時(shí)，無論E謝謝閱讀0還是1，F(xiàn)AA，所以F存在競爭-冒險(xiǎn)，故邏輯函數(shù)F也存在競爭-冒險(xiǎn)，修改方法是在F中增加一個(gè)冗余項(xiàng)作為與項(xiàng)，且該冗余項(xiàng)在B=C=1時(shí)應(yīng)該為0，故應(yīng)加入BC謝謝閱讀即：修改后FABBACAEBC，所以邏輯函數(shù)F應(yīng)該修改為：感謝閱讀FABBACAEBC根據(jù)所給電路可列出邏輯表達(dá)式如下：FABCBCBDBDD精品文檔放心下載從表達(dá)式可見，只有B、D同時(shí)存在原變量和反變量，所以只需判斷是否存在某種輸入組合，感謝閱讀使得表達(dá)式中只同時(shí)含有B和B或者只同時(shí)含有D和D即可(假設(shè)一個(gè)或非門和一個(gè)非門謝謝閱讀^`的延時(shí)時(shí)間相同)。B的判斷：C=D=0時(shí)才有可能存在競爭-冒險(xiǎn)，此時(shí)FABBBB；若此時(shí)A=1，則精品文檔放心下載FBBB，不存在競爭-冒險(xiǎn)；若此時(shí)A=0則FBBBB，此時(shí)存在競爭-冒險(xiǎn)；精品文檔放心下載對于F需增加一個(gè)冗余項(xiàng)作為來消除競爭-冒險(xiǎn)，增加的冗余項(xiàng)應(yīng)該在C=D=A=0時(shí)值為1，感謝閱讀所 以冗余項(xiàng)為ACD，即 F 的反函數(shù)修改為感謝閱讀FABCBCBDBDDACD，即F修改為：精品文檔放心下載FABCBCBDBDDACD精品文檔放心下載D的判斷：B=0時(shí)才有可能存在競爭-冒險(xiǎn)，此時(shí)FACCDDD；若此時(shí)C=0，則精品文檔放心下載FADDD，此時(shí)無論A為0還是1，都不存在競爭-冒險(xiǎn)；若此時(shí)C=1，則精品文檔放心下載DD，此時(shí)存在競爭-冒險(xiǎn)，需要通過加一個(gè)冗余項(xiàng)作為與項(xiàng)進(jìn)行消除，增加的冗余精品文檔放心下載項(xiàng)應(yīng)該在B=0，C=1時(shí)值為0，所以該冗余項(xiàng)為BC，即F的反函數(shù)修改為精品文檔放心下載 FABCBCBDBDDBC，即F修改為：精品文檔放心下載FABCBCBDBDDBC精品文檔放心下載綜上所述，邏輯函數(shù)F存在競爭-冒險(xiǎn)，可修改邏輯表達(dá)式為如下形式來消除競爭-冒險(xiǎn)：謝謝閱讀FABCBCBDBDDACDBC感謝閱讀^`第5章 習(xí)題解答5.15解：F1=ABCABCF2=ABCABCABCABCABCABC謝謝閱讀F1為三變量A、B、C一致電路的輸出，F(xiàn)2為三變量A、B、C不一致電路的輸出。精品文檔放心下載5.16解：F1=AB+BC+AC=CBACBACBACBACBACBA=m7+m3+m6+m5謝謝閱讀=∑(m3,m5,m6,m7)F2=∑(m1,m2,m4,m7)電路如習(xí)題5.16圖所示5.16圖5.17解：8選1多路選擇器選用74HC151，根據(jù)其輸出與輸入的邏輯方程：謝謝閱讀FECBAXECBAXECBAXECBAXECBAXECBAXECBAXECBAX精品文檔放心下載0 1 2 3 4 5 6 7F1=ABCACBC＝CBAC(BB)ACB(AA)=CBACBACBACBACBA精品文檔放心下載控制端E接地；C,B,A分別接74151的數(shù)據(jù)選擇輸入端C,B,A，并將x0,x1,x2,x6,x7接Vcc，其它x端接地。電路如習(xí)題5.17圖(a)所示精品文檔放心下載F2=ACDABCDBCBCD＝DC(BB)ADCBA1CB(AA)DCB(AA)謝謝閱讀DCBADCBADCBA1CBA1CBADCBADCBA精品文檔放心下載DCBADCBADCBADCBA1CBA1CBA精品文檔放心下載C,B,A分別接74151的數(shù)據(jù)選擇控制端C,B,A，并將x1,x2,x3,x4接D，x6和x7接1，其它x端其地。電路如習(xí)題5.17圖(b)所示。感謝閱讀^`習(xí)題5.17圖(a) 習(xí)題5.17圖(b)5.18解：一片HC85可以實(shí)現(xiàn)兩個(gè)4位二進(jìn)制數(shù)比較，所以需要兩片才能實(shí)現(xiàn)8位二進(jìn)制數(shù)的比較，其中高4位用一片，低4位用另一片，高4位的A=B輸入接1，低4位的A=B輸入高4位的QA=B輸出電路如習(xí)題5.18圖所示。謝謝閱讀習(xí)題5.18圖5.19解：根據(jù)習(xí)題5.19圖習(xí)題5.19圖可列出B2和B1的邏輯表達(dá)式：^`DBADC(DBA)(DC)DDCDBCBDACA精品文檔放心下載DCBCADC(BA)精品文檔放心下載上式表明：如果8421碼的最高位D為0，次高位C為0，則輸出值不變；精品文檔放心下載如果8421碼的最高位D為0，次高位C為1，則只要B和A任一位為1，即加0110；精品文檔放心下載如果8421碼的最高位D為1，則不管其低三位為何值，都必須加上0110。根據(jù)以上規(guī)則列出輸入與輸出值的對應(yīng)關(guān)系表如下表所示，可見輸出為2421碼。感謝閱讀輸入輸出十進(jìn)制數(shù)DCBAZYXW0000000001000100012001000103001100114010001005010110116011011007011111018100011109100111115.20解：8421BCD碼轉(zhuǎn)換成余3碼，只需將8421BCD碼作為74HC283的一個(gè)4位二進(jìn)制數(shù)輸入，與另一個(gè)輸入數(shù)0011相加即可。感謝閱讀5.21解：要用8選1數(shù)據(jù)選擇器74HC151和門電路設(shè)計(jì)一個(gè)四位二進(jìn)制碼產(chǎn)生偶校驗(yàn)，在當(dāng)輸入的四位二進(jìn)制碼中有奇數(shù)個(gè)1時(shí)，輸出F為1，否則為0。設(shè)四位二進(jìn)制碼DCBA為輸入邏輯變量，校驗(yàn)結(jié)果F為輸出邏輯變量。所對應(yīng)的偶校驗(yàn)的邏輯關(guān)系見表。謝謝閱讀若由8選1數(shù)據(jù)選擇器74HC151和門電路實(shí)現(xiàn)此邏輯關(guān)系，可以將輸入變量C、B、A送入74HC151的C、B、A端，當(dāng)CBA從000~111取8組值時(shí)，F(xiàn)與D的關(guān)系參見下表，又知當(dāng)ABC從000~111取8組值時(shí)，數(shù)據(jù)選擇器將依次選通D0~D7，據(jù)此可將輸入變量D精品文檔放心下載送入D0、D3、D5、D6，D送入D1、D2、D4、D7。電路如習(xí)題5.21圖所示，它可以完成一個(gè)四位二進(jìn)制碼的奇偶校驗(yàn)功能。感謝閱讀DCBAF00000000110010100110010010101001100011111000110010^`1010010111110001101111101111105.22解：設(shè)5個(gè)變量為A、B、C、D、E，輸出為F輸入與輸出之間的關(guān)系A(chǔ)BCDEFABCDEF000000100000000010100010000100100100000110100111001000101000001010101011001100101101001111101111010000110000010010110011010100110101010111110111011000111001011011111011011101111101011111111111B、C、D作為8選1數(shù)據(jù)選擇器的通道選擇信號，則由上面的真值表可知，8選1數(shù)據(jù)選擇器的數(shù)據(jù)各輸入端與A、E的關(guān)系如下：謝謝閱讀D0=0A=0時(shí)，D1=0；A=1時(shí)，D1=EA=0時(shí)，D2=0；A=1時(shí)，D2=EA=0時(shí)，D3=E；A=1時(shí)，D3=1A=0時(shí)，D4=0；A=1時(shí)，D4=EA=0時(shí)，D5=E；A=1時(shí)，D5=1A=0時(shí)，D6=E；A=1時(shí)，D6=1D7=1由此，可用兩個(gè)2選1數(shù)據(jù)選擇器：一個(gè)選擇器根據(jù)A的狀態(tài)從0和E中選擇一個(gè)送給D1、D2、D4；另一個(gè)選擇器根據(jù)A的狀態(tài)從E和1中選擇一個(gè)送給D3、D5、D6。感謝閱讀^`原理框圖如習(xí)題5.22(a)所示：BCDMux21A2A1A00D00D0FD1Mux81ED1SelD2FAD3EDSelD40FD51D1D6Mux211D7習(xí)題5.22(a)圖8選1選擇器可用74HC151，2選1選擇器可由兩個(gè)與門、一個(gè)非門和一個(gè)或門構(gòu)成，可繪感謝閱讀Proteus中的仿真原理圖如習(xí)題5.22(b)圖所示。感謝閱讀習(xí)題5.22圖(b)5.23解：5.674HC148的功能表輸入輸出EII0I1I2I3I4I5I6I7A2A1A0GSEO1××××××××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××01111110101^`0×01111111100100111111111101根據(jù)74HC148的功能表中可見，當(dāng)輸入使能EI=1時(shí)，禁止編碼，此時(shí)，編碼輸出3位全1，且輸出使能EO為高電平，擴(kuò)展端GS為高電平；只有當(dāng)EI=0時(shí)才允許編碼，編碼輸出取決于有效輸入信號，若無有效信號輸入，即輸入仍全為1，則EO=0，表示輸出A2A1A0=111不是有效編碼，GS仍為高電平；若存在有效輸入信號，則EO=1，表示輸出編碼有效，按信號優(yōu)先級別，輸出反碼形式的編碼，且GS=0。比如EI=0，且I7=0，無論其它輸入是0或1，輸出使能EO=1，表示輸出編碼A2A1A0=000為有效編碼。將上片的使能輸出端接到下片的使能輸入端，再將兩片對應(yīng)的輸出編碼端作為與門的輸入，其輸出即為應(yīng)用的4位編碼輸出，精品文檔放心下載位編碼的最高位用上片的GS即可，兩片的EO的相或作為最后的EO輸出，即構(gòu)成16線-4線編碼器，如習(xí)題5.21圖所示。感謝閱讀習(xí)題5.23圖5.24解：設(shè)一位全加器的輸入為A、B、C，輸出本位和為F2，向高位的進(jìn)位為F2，根據(jù)全加器的輸出邏輯表達(dá)式，F(xiàn)2(A,B,C)=m1+m2+m4+m7，F(xiàn)1(A,B,C)=m7+m3+m6+m5，可繪制電路與習(xí)題5.16圖相同。精品文檔放心下載5.25解：根據(jù)余3碼的定義相加后的結(jié)果及修正后的結(jié)果編碼如下表所示精品文檔放心下載相加后的進(jìn)位 相加后的和編碼 修正后的進(jìn)位 修正后的和編碼數(shù)字謝謝閱讀001100001100011100100101000001012010010011030101000111401011010005011000100160110101010701110010118^`01111011009100001001110100011010011100101010112100111011013101001011114101011100015101101100116101111101017110001101118習(xí)題5.24圖在用74283做兩個(gè)余3碼加法運(yùn)算時(shí)，如果要得到余3碼表示的相加結(jié)果，在有進(jìn)位時(shí)，應(yīng)該做加0011的修正，如果沒有進(jìn)位，則應(yīng)該做減0011的修正，而減0011又可以用加上-0011的補(bǔ)碼來實(shí)現(xiàn)，-0011的補(bǔ)碼可通過對0011各位求反，然后在最低位加1實(shí)現(xiàn)，因此可設(shè)計(jì)電路如上圖所示。U1的輸出是兩個(gè)余3碼的當(dāng)成二進(jìn)制數(shù)相加的結(jié)果，U2的輸出即為修正后的余3碼表示的和，如習(xí)題5.24圖所示。感謝閱讀5.26解：根據(jù)8421與其它編碼的對應(yīng)關(guān)系表，要將余3碼轉(zhuǎn)換成8421碼，只需用74283將余3碼與-0011的補(bǔ)碼(即1101)相加即可；要將5421碼轉(zhuǎn)換成8421碼，只需在5421碼大于4時(shí)，將5421碼與-0011的補(bǔ)碼(即1101)相加即可；要將2421碼轉(zhuǎn)換成8421碼，只需在2421碼大謝謝閱讀4時(shí)，將2421與-0110的補(bǔ)碼(即1010)相加即可。感謝閱讀有權(quán)碼無權(quán)碼十進(jìn)制數(shù)8421碼5421碼2421碼余3碼0000000000000001110001000100010100200100010001001013001100110011011040100010001000111501011000101110006011010011100100170111101011011010^`8100010111110101191001110011111100要將余3碼轉(zhuǎn)換成8421碼，只需將余3碼減去0011，也就是加上(-0011)的補(bǔ)碼1101謝謝閱讀即可。所以只需將B3、B2和B0直接接高電平，而B1接低電平，電路如習(xí)題5.26-1所示。其中DCBA是余3碼輸入，ZWYX是8421碼輸出。謝謝閱讀要將5421碼轉(zhuǎn)換成8421碼的轉(zhuǎn)換，當(dāng)5421碼小于5時(shí)，兩者相同，大于或等于5時(shí)，才需要變換，而變換的規(guī)則是減去0011，即加上1101，所以只需將5421的最高位直接感謝閱讀連到B3、B2和B0即可。電路如習(xí)題5.26-2圖所示。其中DCBA是5421碼輸入，ZWYX是8421碼輸出。精品文檔放心下載要將2421碼轉(zhuǎn)換成8421碼的轉(zhuǎn)換，當(dāng)2421碼小于5時(shí)，兩者相同，大于或等于5時(shí)，才需要變換，而變換的規(guī)則減去0110，即是加上1010，所以只需將2421的最高位直接感謝閱讀連到B3和B1即可。電路如習(xí)題5.26-3圖所示。其中DCBA是2421碼輸入，ZWYX是8421碼輸出。精品文檔放心下載題5.26-1圖 題5.26-2圖 題5.26-3圖感謝閱讀5.27解：根據(jù)對編碼表的分析比較：有權(quán)碼無權(quán)碼十進(jìn)制數(shù)8421碼5421碼2421碼余3碼00000000000000011100010001000101002001000100010010130011001100110110401000100010001115010110001011100060110100111001001701111010110110108100010111110101191001110011111100要將8421碼轉(zhuǎn)換成5421碼，可將8421碼在小于5時(shí)保持不變，在大于或等于5時(shí)加上0011即可。而大于或等于5的條件是用DCBA表示的8421碼中D為1，或C為1并且B和A之一為1，即D+C(B+A)，由此可設(shè)計(jì)出轉(zhuǎn)換電路如習(xí)題5.27-1圖所示，其中DCBA精品文檔放心下載^`是余8421碼輸入，ZWYX是5421碼輸出。謝謝閱讀要將5421碼轉(zhuǎn)換成余3碼，可將5421碼在大于或等于5時(shí)保持不變，在小于5時(shí)加上謝謝閱讀0011即可。而小于5的條件是用DCBA表示的5421碼中D為0，因此只需將D送到B1和謝謝閱讀B0即可得到相應(yīng)的轉(zhuǎn)換電路如習(xí)題5.27-2圖所示，其中DCBA是5421碼輸入，ZWYX是余3碼輸出。感謝閱讀要將余3碼轉(zhuǎn)換成5421碼，可將余3碼在大于或等于5時(shí)保持不變，在小于5時(shí)減去感謝閱讀0011即加上1101即可。而小于5的條件是用DCBA表示的余3碼中D為0，所以只需把D送到B3、B2和B0即可得到相應(yīng)的轉(zhuǎn)換電路相同，如習(xí)題5.27-3圖所示。謝謝閱讀將5421碼轉(zhuǎn)換成2421碼，可將5421碼在小于5時(shí)保持不變，在大于或等于5時(shí)加上謝謝閱讀0011即可，而5421碼大于或等于5的條件是D=1，所以只需把D送到B1和B0即可得到相應(yīng)的轉(zhuǎn)換電路，如習(xí)題5.27-4圖所示。謝謝閱讀習(xí)題5.27-1圖 習(xí)題5.27-2圖習(xí)題5.27-3圖5.28解：4個(gè)二選1的數(shù)據(jù)選擇器用74HC157，用X作為其選擇端，當(dāng)X=0時(shí)，做加法A+B，將B的原值輸出送到74283的B3B2B1B0與74283的另一個(gè)數(shù)A3A2A1A0相加，當(dāng)X=1時(shí)，做減法，將B的反值輸出送到74283的B3B2B1B0與74283的另一個(gè)數(shù)A3A2A1A0相加同時(shí)將X本身作為進(jìn)位輸入接到74283的C0，即可實(shí)現(xiàn)由X控制的加/減法器。如習(xí)題5-28圖所示感謝閱讀^`習(xí)題5-28圖^`第6章 習(xí)題解答6.1在圖6.3由兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器中，如果R、S兩端的輸入電壓波形感謝閱讀如圖6.60所示，試畫出輸出端Q和Q的波形。謝謝閱讀解：由給定的圖形可知，R、S兩端的輸入信號狀態(tài)可分為7個(gè)時(shí)間段謝謝閱讀（1）第1個(gè)時(shí)間段內(nèi)，R1，S0，輸出為Q1，Q0謝謝閱讀（2）第2個(gè)時(shí)間段內(nèi)，R0，S0，輸出為Q1，Q1精品文檔放心下載（3）第3個(gè)時(shí)間段內(nèi)，R0，S1，輸出為Q0，Q1謝謝閱讀（4）第4個(gè)時(shí)間段內(nèi)，R1，S1，輸出保持不變同理，可畫出其他幾個(gè)時(shí)間段內(nèi)的輸出波形，如圖所示。感謝閱讀RSQQ習(xí)題6.1圖6.2試用兩個(gè)2輸入或非門構(gòu)成一個(gè)基本RS觸發(fā)器，畫出邏輯電路圖并分析其工作原理。精品文檔放心下載解：由或非門構(gòu)成的基本RS觸發(fā)器邏輯電路如圖所示。R QS Q習(xí)題6.2圖分析該電路的工作過程，可列出其特性表如表所示。^`或非門構(gòu)成的基本RS觸發(fā)器的特性表RSQQ*Q*說明00100保持原狀態(tài)11001001置位11000110復(fù)位10100*0*禁止的輸入狀態(tài)，輸入信號同1110*0*時(shí)撤消時(shí)輸出狀態(tài)不確定6.3與非門構(gòu)成的同步RS觸發(fā)器（邏輯電路如圖6.5所示）中，R、S端的輸入波形如圖6.61所示，試畫出Q和Q的輸出波形，設(shè)觸發(fā)器的初態(tài)Q=0。精品文檔放心下載解：由同步RS觸發(fā)器的工作特性可知，在CLK=1期間，R、S的狀態(tài)決定了輸出的狀態(tài)。精品文檔放心下載CLK=0期間，輸出狀態(tài)保持不變。在第1個(gè)CLK為高電平期間，R=0，S=1，輸出被置位，Q=1，Q0，CLK下降沿到達(dá)后，該狀態(tài)被保持謝謝閱讀在第2個(gè)CLK為高電平期間，R=1，S=0，輸出被復(fù)位，Q=0，Q1，CLK下降沿到達(dá)后，該狀態(tài)被保持感謝閱讀在第3個(gè)CLK為高電平期間，首先是R=0，S=1，輸出被置位，Q=1，Q0；然后，謝謝閱讀R=1，S=0，輸出被復(fù)位，Q=0，Q1，CLK下降沿到達(dá)后，該狀態(tài)被保持同理可畫出后面兩個(gè)CLK脈沖中輸出的波形，如圖所示。謝謝閱讀CLK0tR0tS0tQ0tQ0t習(xí)題6.3圖^`6.4同步D觸發(fā)器（邏輯電路如圖6.11所示）的輸入波形如圖6.62所示，試畫出Q端的輸出波形，設(shè)觸發(fā)器的初態(tài)Q=0。感謝閱讀解：由同步D觸發(fā)器的工作特性可知，在CLK=1期間，輸出Q跟隨D的狀態(tài)而變化。CLK=0期間，輸出狀態(tài)保持不變?？僧嫵鲚敵龅牟ㄐ螆D如圖所示。感謝閱讀CLK0tD0tQ0tQ0t習(xí)題6.4圖6.5同步JK觸發(fā)器（邏輯電路如圖6.15）的輸入波形如圖6.63所示，試畫出Q端的輸出波形，設(shè)觸發(fā)器的初態(tài)Q=0。感謝閱讀解：由同步JK觸發(fā)器的工作特性可知，在CLK=1期間，J、K輸入端的狀態(tài)決定了輸出的狀態(tài)。CLK=0期間，輸出狀態(tài)保持不變。感謝閱讀在第1個(gè)CLK為高電平期間，J=0，K=1，輸出被復(fù)位，Q=0，CLK下降沿到達(dá)后，該狀態(tài)被保持感謝閱讀在第2個(gè)CLK為高電平期間，J=1，K=0，輸出被置位，Q=1，CLK下降沿到達(dá)后，該狀態(tài)被保持謝謝閱讀在第3個(gè)CLK為高電平期間，首先是J=0，K=1，輸出被復(fù)位，Q=0；然后，J=1，K=1，觸發(fā)器翻轉(zhuǎn)，輸出Q=1，CLK下降沿到達(dá)后，該狀態(tài)被保持精品文檔放心下載同理可畫出后面兩個(gè)CLK脈沖中輸出的波形，如圖所示。精品文檔放心下載CLK0tJ0tK0tQ0t習(xí)題6.5圖^`6.6在一個(gè)下降沿觸發(fā)的JK觸發(fā)器上施加如圖6.64所示的輸入波形，試畫出Q端的輸出波形，設(shè)觸發(fā)器的初態(tài)Q=0。謝謝閱讀解：由下降沿觸發(fā)JK觸發(fā)器的工作特性可知，觸發(fā)器的輸出狀態(tài)取決于CLK下降沿到達(dá)瞬間J、K輸入端的狀態(tài)，由此可畫出輸出波形如圖所示。精品文檔放心下載CLK0tJ0tK0tQ0t習(xí)題6.6圖6.7設(shè)圖6.65所示的各觸發(fā)器都是上升沿觸發(fā)，且初態(tài)均為Q=1，試畫出5個(gè)CLK脈沖作用下各觸發(fā)器Q端的輸出波形。感謝閱讀DSETCLKCLR

Q J Q DSET TCLK CLKQ K QCLR圖6.65習(xí)題6.7圖

SETCLR

QQ解：三個(gè)觸發(fā)器都是上升沿觸發(fā)，初態(tài)為Q=1。D觸發(fā)器的連接方式可知，其特性方程為Q*DQ，所以每個(gè)CLK上升沿到達(dá)時(shí)，其輸出都會(huì)翻轉(zhuǎn)，如圖（a）所示。謝謝閱讀CLK0tD=Q0tQ0t習(xí)題6.7波形圖(a)^`該JK觸發(fā)器的JQ，K=Q，所以其特性方程為Q*JQKQQ，所以每個(gè)CLK精品文檔放心下載上升沿到達(dá)時(shí)，其輸出都會(huì)翻轉(zhuǎn)，如圖（b）所示。CLK0tJ0tK0tQ0t習(xí)題6.7波形圖(b)該T觸發(fā)器的TQ，初態(tài)Q=1，所以TQ0，觸發(fā)器的輸出保持不變，一直維感謝閱讀持為1不變，即Q=1，輸出波形圖略。6.8試寫出圖6.66所示各觸發(fā)器的特性方程。謝謝閱讀DSETQCLKQCLRDSETQCLKQCLR1JSETCLKKCLR

JSETQDSETQSSETQTCLKCLKCLKKQCLRQRQCLRCLRJSETQDSETQSSETQTCLKCLKCLKKQCLRQRQCLRCLRQ1DSETQTCLKQCLRQ圖6.66習(xí)題6.8圖解：（1）DQ，所以，其特性方程為Q*DQ精品文檔放心下載（2）JQ，K=Q，所以其特性方程為Q*JQKQQQQQQ謝謝閱讀^`（3）TQ，所以其特性方程為Q*TQTQQQQQ1謝謝閱讀（4）SQ，R=Q，所以其特性方程為Q*SRQQQQQ精品文檔放心下載（5）D=Q，所以，其特性方程為Q*=D=Q（6）J=Q，KQ，所以其特性方程為Q*JQKQQQQQQ精品文檔放心下載（7）T=Q，所以其特性方程為Q*TQTQQQQQ0謝謝閱讀（8）S=Q，RQ，所以其特性方程為Q*SRQQQQQ精品文檔放心下載（9）J=K=1，所以其特性方程為Q*JQKQQ感謝閱讀（10）T=1，所以其特性方程為Q*TQTQQ謝謝閱讀6.9試用T觸發(fā)器和與非門構(gòu)成JK觸發(fā)器，畫出邏輯電路圖。感謝閱讀解:T觸發(fā)器構(gòu)成JK觸發(fā)器，就是要找出其輸入端T的邏輯函數(shù)式。列出JK觸發(fā)器的特性表，并找出如果用T觸發(fā)器實(shí)現(xiàn)該功能，每種狀態(tài)變化情況對應(yīng)的T輸入端狀態(tài)，如下表所示。感謝閱讀JK觸發(fā)器的特性表及其與T觸發(fā)器輸入端的對應(yīng)關(guān)系精品文檔放心下載JKQQ*T說明00000維持原狀態(tài)，故T=000110維持原狀態(tài)，故T=001000維持原狀態(tài)，故T=001101翻轉(zhuǎn)，故T=110011翻轉(zhuǎn)，故T=110110維持原狀態(tài)，故T=011011翻轉(zhuǎn)，故T=111101翻轉(zhuǎn)，故T=1由上表可寫出T與J、K、Q之間的邏輯關(guān)系式：精品文檔放心下載JKQJKQJKQJKQJQKQ，將其代入T觸發(fā)器的特性方謝謝閱讀程，得Q*TQTQJQKQQJQKQQJQJKKQJQQ謝謝閱讀JQJKQKQJQKQ精品文檔放心下載將T的邏輯表達(dá)式化為用與非門實(shí)現(xiàn)，得：TJQKQJQKQ由此可畫出邏輯電路圖如下圖所示。謝謝閱讀^`KDTSETQ QJQ QCLR習(xí)題6.9圖6.10設(shè)某觸發(fā)器有兩個(gè)輸入信號X、Y，且特性方程為Q*=XYQ，試用JK觸發(fā)器實(shí)現(xiàn)該觸發(fā)器。感謝閱讀解:特性方程Q*XYQXYQXYQ謝謝閱讀與JK觸發(fā)器的特性方程Q*JQKQ進(jìn)行比較得，JXY，KXY精品文檔放心下載邏輯電路圖如圖所示。XYCLK習(xí)題6.10圖

JK

SETCLR

QQ

QQ6.11試分析圖6.67所示時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程和狀態(tài)方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，并說明電路是否能夠自啟動(dòng)。謝謝閱讀1FF0Q0FF1QFF2QJSETQJSETQJSETQ12KQKQKQCLRCLRCLRCLK圖6.67習(xí)題6.11圖解:該電路是一個(gè)同步時(shí)序邏輯電路，3個(gè)觸發(fā)器FF0、FF1、FF2都是在CLK的上升沿動(dòng)作，故不需寫時(shí)鐘方程。謝謝閱讀寫出3個(gè)觸發(fā)器的驅(qū)動(dòng)方程由邏輯電路圖，可寫出各驅(qū)動(dòng)方程如下。J0=K0=1J1=K1=Q0J2=K2=Q1Q0將驅(qū)動(dòng)方程代入到JK觸發(fā)器的特性方程Q*JQKQ中，求得各觸發(fā)器的狀態(tài)方程謝謝閱讀^`Q*Q00Q*QQQQQQ1101010Q*QQQQQQQQQ2210210210列出狀態(tài)轉(zhuǎn)換真值表，并畫出狀態(tài)轉(zhuǎn)換圖設(shè)觸發(fā)器的初始狀態(tài)為QQQ=000，代入狀態(tài)方程，可得Q*Q*Q*001。依次求出210210QQQ的所有取值情況下，對應(yīng)的次態(tài)Q*Q*Q*，列成狀態(tài)轉(zhuǎn)換表如下。210210習(xí)題6.11的狀態(tài)轉(zhuǎn)換表Q2Q1Q*Q*Q*Q2Q1Q*Q*Q*Q0210Q0210000001100101001010101110010011110111011100111000由狀態(tài)轉(zhuǎn)換表可以看出，8個(gè)狀態(tài)000111都是有效狀態(tài)，不存在無效狀態(tài)。畫出狀態(tài)轉(zhuǎn)換圖如下圖所示。謝謝閱讀Q2Q1Q0000 001 010 011111 110 101 100習(xí)題6.11的狀態(tài)轉(zhuǎn)換圖歸納該電路的邏輯功能CLK脈沖上升沿的作用下，Q2Q1Q0的狀態(tài)從000到111，以遞增的形式每輸入8個(gè)CLK脈沖循環(huán)一次。所以，該電路是一個(gè)同步八進(jìn)制加法計(jì)數(shù)器。由于沒有無效狀態(tài)，所以該電路能夠自啟動(dòng)。感謝閱讀6.12試分析圖6.68所示時(shí)序電路的邏輯功能，X為輸入變量。謝謝閱讀^`XFF0Q0FF1Q1DSETQDSETQCLRQCLRQCLK圖6.68習(xí)題6.12圖解:（1）該電路是一個(gè)同步時(shí)序邏輯電路，由邏輯電路可寫出2個(gè)觸發(fā)器FF0、FF1的驅(qū)動(dòng)精品文檔放心下載方程及狀態(tài)方程如下。XQQ*DQ0001Q*DXQQQQ111010（2）列出狀態(tài)轉(zhuǎn)換真值表根據(jù)各觸發(fā)器的狀態(tài)方程，可列成狀態(tài)轉(zhuǎn)換表如下。習(xí)題6.12的狀態(tài)轉(zhuǎn)換表XQ1Q0Q*Q*XQ1Q0Q*Q*101000001100010011010110010001101111100（3）歸納電路的邏輯功能由狀態(tài)轉(zhuǎn)換表可以看出，當(dāng)X=0時(shí)，Q1Q0的狀態(tài)轉(zhuǎn)換過程為00→01→10→00；當(dāng)X=1時(shí)，Q1Q0的狀態(tài)轉(zhuǎn)換過程為00→01→10→11→00。精品文檔放心下載X=0時(shí)，Q1Q0=11為無效狀態(tài)，由狀態(tài)方程可得其次態(tài)是00，故該電路能自啟動(dòng)。綜合以上分析可知，電路的邏輯功能是一個(gè)可控的加法計(jì)數(shù)器——X=0時(shí)是三進(jìn)制計(jì)數(shù)謝謝閱讀器，X=1時(shí)是四進(jìn)制計(jì)數(shù)器，且能夠自啟動(dòng)。6.13試畫出圖6.69所示時(shí)序電路的狀態(tài)轉(zhuǎn)換圖，并判斷是否能夠自啟動(dòng)。謝謝閱讀^`FF0Q0FF1Q11FF2QJSETQJSETQJSETQ21KQKQ1KQCLRCLRCLRCLK圖6.69習(xí)題6.13圖解:（1）該電路是一個(gè)異步時(shí)序邏輯電路，由邏輯電路可寫出3個(gè)觸發(fā)器FF0、FF1、FF2的驅(qū)動(dòng)方程及時(shí)鐘方程如下。謝謝閱讀J0Q2Q1，K0=1，CP0=CLKJ1=Q0，K1Q2Q0，CP1=CLK謝謝閱讀J2=K2=1，CP2=Q1（2）將驅(qū)動(dòng)方程代入到JK觸發(fā)器的特性方程Q*JQKQ中，求得各觸發(fā)器的狀感謝閱讀態(tài)方程Q*QQQ，在CLK的上升沿動(dòng)作0210Q*QQQQQ，在CLK的上升沿動(dòng)作101201Q*Q，在Q的上升沿動(dòng)作221（3）列出狀態(tài)轉(zhuǎn)換真值表根據(jù)各觸發(fā)器的狀態(tài)方程及時(shí)鐘方程，可列成狀態(tài)轉(zhuǎn)換表如下（由于Q1作為FF2的時(shí)鐘，所以標(biāo)出Q1的變化趨勢）。感謝閱讀習(xí)題6.13的狀態(tài)轉(zhuǎn)換表Q2Q1Q0Q*Q*Q*Q2Q1Q0Q*Q*Q*21021000000110101↑000111↑001001111010↓001100↓0100101由狀態(tài)轉(zhuǎn)換表可以看出，電路有7個(gè)狀態(tài)，111是無效狀態(tài)。由狀態(tài)方程和時(shí)鐘方程可得，111的次態(tài)是100，故該電路可自啟動(dòng)。精品文檔放心下載（4）畫出狀態(tài)轉(zhuǎn)換圖CLK脈沖上升沿的作用下，Q2Q1Q0的狀態(tài)轉(zhuǎn)換過程為000→001→110→100→101→010→011→000，且能自啟動(dòng)。其狀態(tài)轉(zhuǎn)換圖如下所示。精品文檔放心下載^`Q2Q1Q0000 001 110 100011 010 101 111習(xí)題6.13的狀態(tài)轉(zhuǎn)換圖6.14試用上升沿觸發(fā)的D觸發(fā)器構(gòu)成一個(gè)異步八進(jìn)制加法計(jì)數(shù)器。感謝閱讀解:電路應(yīng)有八個(gè)狀態(tài)，需3位編碼表示，因而需要3個(gè)觸發(fā)器，分別記為FF0、FF1和FF2。（1）狀態(tài)編碼、畫出編碼狀態(tài)轉(zhuǎn)換圖及狀態(tài)轉(zhuǎn)換表感謝閱讀編碼狀態(tài)用Q2Q1Q0表示，選擇000111對八個(gè)狀態(tài)進(jìn)行編碼，畫出編碼狀態(tài)轉(zhuǎn)換圖如下圖所示。精品文檔放心下載Q2Q1Q0000 001 010 011111 110 101 100八進(jìn)制加法計(jì)數(shù)器的編碼狀態(tài)轉(zhuǎn)換圖根據(jù)狀態(tài)轉(zhuǎn)換圖列出狀態(tài)轉(zhuǎn)換表，如下表所示。考慮到設(shè)計(jì)的是異步時(shí)序電路，某個(gè)觸發(fā)器的輸出信號可能是其他觸發(fā)器的時(shí)鐘脈沖信號，所以在轉(zhuǎn)換表中標(biāo)出了每個(gè)觸發(fā)器的狀態(tài)變化方向。感謝閱讀異步八進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表Q2Q1Q0Q*Q*Q*Q2Q1Q0Q*Q*Q*210210000001↑100101↑00101↑0↓10111↑0↓010011↑110111↑0111↑0↓0↓1110↓0↓0↓（2）求驅(qū)動(dòng)方程和時(shí)鐘方程首先要確定每個(gè)觸發(fā)器的時(shí)鐘脈沖輸入信號。對于任何一個(gè)觸發(fā)器，如果沒有時(shí)鐘脈沖到達(dá)，無論輸入端接什么信號，其輸出都沒有變化。所以，凡是在觸發(fā)器的狀態(tài)需要改變時(shí)（表中，Q*旁標(biāo)注箭頭↑或↓的地方），必須為其提供時(shí)鐘脈沖的有效邊沿信號（上升沿）。值得注意的是，即使提供了時(shí)鐘脈沖的上升沿，觸發(fā)器的狀態(tài)也不一定發(fā)生變化，這取決于觸發(fā)器的輸入。因此這是一個(gè)必要條件，但不是充分條件。同時(shí)，在滿足此項(xiàng)要求的前提下，整個(gè)電路的時(shí)鐘脈沖越少越好。精品文檔放心下載下面以FF2為例，說明如何求時(shí)鐘方程及狀態(tài)方程。觀察狀態(tài)轉(zhuǎn)換表可發(fā)現(xiàn)，凡是Q2要變化的地方（標(biāo)有↑或↓，對應(yīng)的現(xiàn)態(tài)分別為011和111），Q1都有一個(gè)下降沿。也就是說，當(dāng)現(xiàn)態(tài)為011或111時(shí)，F(xiàn)F1在它的下一個(gè)時(shí)鐘脈沖到達(dá)時(shí)，Q1端會(huì)產(chǎn)生一個(gè)下降沿謝謝閱讀^`（Q1則會(huì)產(chǎn)生上升沿），故可用Q1去觸發(fā)FF2。由此可得FF2的時(shí)鐘方程為CLK2Q1。感謝閱讀同理，觀察到凡是Q1要變化的地方，Q0都有一個(gè)下降沿，所以CLK1Q0；而Q0只要電感謝閱讀路的狀態(tài)發(fā)生變化，它一定改變，所以FF0采用外部時(shí)鐘，即CLK0=CLK。謝謝閱讀確定了時(shí)鐘方程后，畫出觸發(fā)器的次態(tài)卡諾圖。對于某個(gè)觸發(fā)器而言，一個(gè)不會(huì)為其產(chǎn)精品文檔放心下載生有效時(shí)鐘脈沖的現(xiàn)態(tài)作為約束項(xiàng)處理。例如，在Q1的次態(tài)卡諾圖中，凡是Q0不會(huì)出現(xiàn)上升沿的現(xiàn)態(tài)（000、010、100、110）都可作為約束項(xiàng)。各觸發(fā)器的次態(tài)卡諾圖如下圖所示。謝謝閱讀Q1Q000011110Q1Q000011110Q1Q000011110Q20xx1xQ20x10xQ2010011xx0x1x10x11001(a)Q2的次態(tài)卡諾圖(b)Q1的次態(tài)卡諾圖(c)Q0的次態(tài)卡諾圖異步八進(jìn)制加法計(jì)數(shù)器各觸發(fā)器的次態(tài)卡諾圖由次態(tài)卡諾圖可寫出各觸發(fā)器的狀態(tài)方程如下。Q*Q；Q*Q；Q*Q221100所以，DQ（CLKQ）；DQ（CLKQ）；DQ2221111000（CLK0=CLK）由于8個(gè)編碼都是有效編碼，不存在無效編碼，故該電路能夠自啟動(dòng)。精品文檔放心下載（3）畫出邏輯電路圖根據(jù)驅(qū)動(dòng)方程和時(shí)鐘方程，畫出邏輯電路圖如下圖所示。FF0Q0FF1Q1FF2Q2DSETQDSETQDSETQCLKCLK0CLK1CLK2QQQCLRCLRCLR異步八進(jìn)制加法計(jì)數(shù)器的邏輯電路圖6.15試用JK觸發(fā)器設(shè)計(jì)一個(gè)同步十進(jìn)制加法計(jì)數(shù)器。精品文檔放心下載解:（1）根據(jù)邏輯要求，畫出編碼狀態(tài)轉(zhuǎn)換圖依題意，電路有十個(gè)有效狀態(tài)，選擇常用的8421碼對十個(gè)狀態(tài)進(jìn)行編碼，編碼狀態(tài)用Q3Q2Q1Q0表示，C表示進(jìn)位輸出信號，畫出編碼狀態(tài)轉(zhuǎn)換圖如下圖所示。謝謝閱讀^`Q3Q2Q1Q00000/00001/00010/00011/00100/1/01001/01000/00111/00110/00101十進(jìn)制加法計(jì)數(shù)器的編碼狀態(tài)轉(zhuǎn)換圖根據(jù)狀態(tài)轉(zhuǎn)換圖列出狀態(tài)轉(zhuǎn)換表，如下表所示。同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表Q3Q2Q1Q0Q*Q*Q*Q*CQ3Q2Q1Q0Q*Q*Q*Q*C32103210000000010010101100000100100011001110001000110011110000001101000100010010010001010100100001（2）畫出次態(tài)卡諾圖和輸出卡諾圖，求出狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程謝謝閱讀編碼10101111為無關(guān)項(xiàng)，由此可畫出分解后Q3、Q2、Q1、Q0的次態(tài)卡諾圖如下。感謝閱讀Q1Q000011110Q1Q000011110Q3Q2000000Q3Q200001001001001110111xxxx11xxxx1010xx1000xx(a)Q3的次態(tài)卡諾圖(b)Q2的次態(tài)卡諾圖Q1Q000011110Q1Q000011110Q3Q2000101Q3Q200100101010101100111xxxx11xxxx1000xx1010xx(c)Q1的次態(tài)卡諾圖(d)Q0的次態(tài)卡諾圖同步十進(jìn)制加法計(jì)數(shù)器各觸發(fā)器的次態(tài)卡諾圖由上面的次態(tài)卡諾圖，可寫出如下的狀態(tài)方程，并對狀態(tài)方程變形，與JK觸發(fā)器的特性方程Q*JQKQ進(jìn)行比較，求出驅(qū)動(dòng)方程。謝謝閱讀為了與JK觸發(fā)器的特性方程對應(yīng)，Q3的次態(tài)方程不寫成最簡與或式，而是寫出：精品文檔放心下載Q*QQQQQQ3321030^`Q*QQQQQQQ＝QQQQQQ感謝閱讀2 2 1 0 2 1 ２ ０ 2 1 0 2 １ ０精品文檔放心下載Q*QQQQQ1 3 1 0 1 0Q*Q00由此得：JQQQ，KQ，JK＝QQ，JQQ，KQ，J=K=1321030２２１01301000同理，可列出輸出的卡諾圖如下，并寫出輸出方程為C=Q3Q0謝謝閱讀Q1Q000011110QQ2003000001000011xxxx1001xx

Q3Q2Q1Q01010 1011 01001100 11011110 1111 0000進(jìn)位輸出C卡諾圖 同步十進(jìn)制加法計(jì)數(shù)器的無效狀態(tài)轉(zhuǎn)換圖精品文檔放心下載（3）檢查電路是否能夠自啟動(dòng)Q3Q2Q1Q0=10101111是無效狀態(tài)，由狀態(tài)方程可畫出各無效狀態(tài)的狀態(tài)轉(zhuǎn)換圖如圖所示。由圖中可以看出，各無效狀態(tài)經(jīng)歷有限個(gè)時(shí)鐘脈沖后都能自動(dòng)進(jìn)入有效循環(huán)，所以該電路能夠自啟動(dòng)。感謝閱讀（4）畫出邏輯電路圖根據(jù)驅(qū)動(dòng)方程、時(shí)鐘方程和輸出方程，畫出邏輯電路圖如圖所示。精品文檔放心下載C1FF0QFF1QFF2QFF3Q12JSETQ0JSETQJSETQJSETQ3K Q K Q K Q K QCLR CLR CLR CLRCLK同步十進(jìn)制加法計(jì)數(shù)器的邏輯電路圖6.16試用上升沿觸發(fā)的D觸發(fā)器設(shè)計(jì)一個(gè)異步十進(jìn)制減法計(jì)數(shù)器。精品文檔放心下載解:電路應(yīng)有十個(gè)狀態(tài)，需4位編碼表示，因而需要4個(gè)觸發(fā)器，分別記為FF0、FF1、FF2謝謝閱讀FF3。（1）狀態(tài)編碼、畫出編碼狀態(tài)轉(zhuǎn)換圖及狀態(tài)轉(zhuǎn)換表選擇常用的8421碼對十個(gè)狀態(tài)進(jìn)行編碼，編碼狀態(tài)用Q3Q2Q1Q0表示，畫出編碼狀態(tài)謝謝閱讀^`轉(zhuǎn)換圖如下圖所示。Q3Q2Q1Q00000 1001 1000 0111 01100001 0010 0011 0100 0101十進(jìn)制減法計(jì)數(shù)器的編碼狀態(tài)轉(zhuǎn)換圖根據(jù)狀態(tài)轉(zhuǎn)換圖列出狀態(tài)轉(zhuǎn)換表，如下表所示?？紤]到設(shè)計(jì)的是異步時(shí)序電路，某個(gè)觸發(fā)器的輸出信號可能是其他觸發(fā)器的時(shí)鐘脈沖信號，所以在轉(zhuǎn)換表中標(biāo)出了每個(gè)觸發(fā)器的狀態(tài)變化方向。精品文檔放心下載異步十進(jìn)制減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表Q3Q2Q1Q0Q*Q*Q*Q*Q3Q2Q1Q0Q*Q*Q*Q*3210321000001↑001↑01010100↓10011000↓010000↓1↑1↑10000↓1↑1↑1↑00110010↓01110110↓0010000↓1↑0110010↓1↑00010000↓（2）求驅(qū)動(dòng)方程和時(shí)鐘方程首先要確定每個(gè)觸發(fā)器的時(shí)鐘脈沖輸入信號。對于任何一個(gè)觸發(fā)器，如果沒有時(shí)鐘脈沖到達(dá)，無論輸入端接什么信號，其輸出都沒有變化。所以，凡是在觸發(fā)器的狀態(tài)需要改變時(shí)（表中，Q*旁標(biāo)注箭頭↑或↓的地方），必須為其提供時(shí)鐘脈沖的有效邊沿信號（上升沿）。值得注意的是，即使提供了時(shí)鐘脈沖的上升沿，觸發(fā)器的狀態(tài)也不一定發(fā)生變化，這取決于觸發(fā)器的輸入。因此這是一個(gè)必要條件，但不是充分條件。同時(shí)，在滿足此項(xiàng)要求的前提下，整個(gè)電路的時(shí)鐘脈沖越少越好。精品文檔放心下載下面以FF2為例，說明如何求時(shí)鐘方程及狀態(tài)方程。觀察狀態(tài)轉(zhuǎn)換表可發(fā)現(xiàn)，凡是Q2要變化的地方（標(biāo)有↑或↓，對應(yīng)的現(xiàn)態(tài)分別為1000和0100），Q1都有一個(gè)上升沿。也就是說，當(dāng)現(xiàn)態(tài)為1000或0100時(shí)，F(xiàn)F1在它的下一個(gè)時(shí)鐘脈沖到達(dá)時(shí)，Q1端會(huì)產(chǎn)生一個(gè)上升沿，剛好可以用它去觸發(fā)FF2。由此可得FF2的時(shí)鐘方程為CLK2=Q1。同理，觀察到凡是Q1、Q3要變化的地方，Q0都有一個(gè)上升沿，所以CLK1=Q0，CLK3=Q0；而Q0只要電路的狀態(tài)發(fā)生變化，它一定改變，所以FF0采用外部時(shí)鐘，即CLK0=CLK。謝謝閱讀確定了時(shí)鐘方程后，畫出觸發(fā)器的次態(tài)卡諾圖。狀態(tài)10101111在十進(jìn)制計(jì)數(shù)中不會(huì)出現(xiàn)，作為約束項(xiàng)處理。另外，對于某個(gè)觸發(fā)器而言，一個(gè)不會(huì)為其產(chǎn)生時(shí)鐘脈沖的現(xiàn)態(tài)也作為約束項(xiàng)處理。例如，在Q1的次態(tài)卡諾圖中，凡是Q0不會(huì)出現(xiàn)上升沿的現(xiàn)態(tài)都可作為約束項(xiàng)，所以除了10101111外，0001、0011、0101、0111、1001也是約束項(xiàng)。各觸發(fā)器的次態(tài)卡諾圖如下圖所示。謝謝閱讀^`Q1Q000011110Q1Q000011110Q3Q2001xx0Q3Q200xxxx010xx0010xxx11xxxx11xxxx100xxx101xxx(a)Q3的次態(tài)卡諾圖(b)Q2的次態(tài)卡諾圖Q1Q000011110Q1Q000011110Q3Q2000xx0Q3Q2001001011xx001100111xxxx11xxxx101xxx1010xx(c)Q1的次態(tài)卡諾圖(d)Q0的次態(tài)卡諾圖異步十進(jìn)制減法計(jì)數(shù)器各觸發(fā)器的次態(tài)卡諾圖由次態(tài)卡諾圖可寫出各觸發(fā)器的狀態(tài)方程如下。Q*QQQ；Q*Q；Q*QQQ；Q*Q332122132100所以，DQQQ（CLK=Q）；DQ（CLK=Q）；DQQQ33213022211321（CLK=Q）；DQ（CLK=CLK）10000（3）檢查電路能否自啟動(dòng)把該電路的無效狀態(tài)10101111分別作為電路的初態(tài)，由前面求出的時(shí)鐘方程和狀態(tài)方程，可畫出無效狀態(tài)的轉(zhuǎn)換圖如下所示。由圖中可以看出，經(jīng)歷有限個(gè)時(shí)鐘脈沖后，所有的無效狀態(tài)都可自動(dòng)進(jìn)入有效循環(huán)，所以該電路能夠自啟動(dòng)。謝謝閱讀Q3Q2Q1Q010111010001111011100111111100111十進(jìn)制減法計(jì)數(shù)器的無效狀態(tài)轉(zhuǎn)換圖（4）畫出邏輯電路圖根據(jù)驅(qū)動(dòng)方程和時(shí)鐘方程，畫出邏輯電路圖如下圖所示。^`FF0Q0FF1Q1FF2Q2FF3Q3DSETQDSETQDSETQDSETQCLKCLK0CLK1CLK2CLK3QQQQCLRCLRCLRCLR異步十進(jìn)制減法計(jì)數(shù)器的邏輯電路圖6.17試用JK觸發(fā)器設(shè)計(jì)一個(gè)同步五進(jìn)制加法計(jì)數(shù)器。感謝閱讀解:電路應(yīng)有五個(gè)狀態(tài)，需3位編碼表示，因而需要3個(gè)觸發(fā)器，分別記為FF0、FF1和FF2。（1）狀態(tài)編碼、畫出編碼狀態(tài)轉(zhuǎn)換圖及狀態(tài)轉(zhuǎn)換表謝謝閱讀編碼狀態(tài)用Q2Q1Q0表示，選擇000100對五個(gè)有效狀態(tài)進(jìn)行編碼，畫出編碼狀態(tài)轉(zhuǎn)換圖如下圖所示。謝謝閱讀Q2Q1Q0000 001 010011五進(jìn)制加法計(jì)數(shù)器的編碼狀態(tài)轉(zhuǎn)換圖根據(jù)狀態(tài)轉(zhuǎn)換圖列出狀態(tài)轉(zhuǎn)換表，如下表所示。同步五進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表Q2Q1Q0Q*Q*Q*Q2Q1Q0Q*Q*Q*210210000001011100001010100000010011（2）求狀態(tài)方程和驅(qū)動(dòng)方程對于該五進(jìn)制加法計(jì)數(shù)器，編碼101111為無效狀態(tài)，根據(jù)狀態(tài)轉(zhuǎn)換表畫出各觸發(fā)器的次態(tài)卡諾圖如下圖所示。感謝閱讀^`Q1Q000011110Q1Q000011110Q1Q000011110Q200010Q200101Q20100110xxx10xxx10xxx(a)Q2的次態(tài)卡諾圖(b)Q1的次態(tài)卡諾圖(c)Q0的次態(tài)卡諾圖同步五進(jìn)制加法計(jì)數(shù)器各觸發(fā)器的次態(tài)卡諾圖由次態(tài)卡諾圖可寫出各觸發(fā)器的狀態(tài)方程如下。Q*QQ； Q*QQQQ； Q*QQ感謝閱讀21011010020與JK觸發(fā)器的特性方程進(jìn)行比較，可得驅(qū)動(dòng)方程為：J=QQ，KQQ；J=K=Q；JQ，K=1210210110020（3）檢查電路是否能夠自啟動(dòng)該電路有3個(gè)無效狀態(tài)編碼101111，根據(jù)狀態(tài)方程可畫出無效狀態(tài)的狀態(tài)轉(zhuǎn)換圖如圖所示。感謝閱讀Q2Q1Q0101 010 110111 100五進(jìn)制加法計(jì)數(shù)器無效狀態(tài)轉(zhuǎn)換圖由無效狀態(tài)轉(zhuǎn)換圖可知，所有無效狀態(tài)在經(jīng)歷有限個(gè)時(shí)鐘脈沖后均可自動(dòng)進(jìn)入有效循環(huán)，故該電路能夠自啟動(dòng)。感謝閱讀（4）畫出邏輯電路圖根據(jù)驅(qū)動(dòng)方程可畫出邏輯電路圖如下圖所示。FF0Q0FF1Q1FF2Q2JSETQJSETQJSETQ1KQKQKQCLRCLRCLRCLK同步五進(jìn)制加法計(jì)數(shù)器的邏輯電路圖6.18試用T觸發(fā)器設(shè)計(jì)一個(gè)同步三進(jìn)制計(jì)數(shù)器電路，要求計(jì)數(shù)器的3個(gè)有效狀態(tài)依次為：S0=00，S1=01，S2=11，并且要求電路能夠自啟動(dòng)。謝謝閱讀^`解:根據(jù)題意，該電路有3個(gè)有效狀態(tài)，需要2個(gè)觸發(fā)器：FF0、FF1。精品文檔放心下載（1）畫出狀態(tài)轉(zhuǎn)換表同步三進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表Q1Q0Q*Q*10000101111100（2）求狀態(tài)方程和驅(qū)動(dòng)方程T觸發(fā)器實(shí)現(xiàn)，而由T觸發(fā)器的特性方程可知，當(dāng)T=1時(shí)翻轉(zhuǎn)，T=0時(shí)保持。即：精品文檔放心下載若要使Qi狀態(tài)發(fā)生變化，則Ti應(yīng)該為1，否則Ti應(yīng)該為0，列出狀態(tài)轉(zhuǎn)換及對應(yīng)T觸發(fā)器的輸入如下表所示：謝謝閱讀同步三進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表及與T對應(yīng)關(guān)系iQ1Q0Q*Q*T1T010000101011110110011由此，可寫出驅(qū)動(dòng)方程為：T=Q，TQQ；進(jìn)而寫出狀態(tài)方程為：Q*TQTQQQQQQQ；100101010110Q*QQQQQQQ01001001（3）檢查電路是否能夠自啟動(dòng)該電路有1個(gè)無效狀態(tài)編碼10，代入上面的狀態(tài)方程可求出其次態(tài)仍為10，所以該電路不能夠自啟動(dòng)。為了使電路能夠自啟動(dòng)，需要把無效狀態(tài)引導(dǎo)到有效循環(huán)中。