數(shù)字電子技術(shù)基本課后答案解析全解主編楊春玲王淑娟

**第3章邏輯代數(shù)及邏輯門【3-1】填空1、與模擬信號相比，數(shù)字信號的特點(diǎn)是它的離散性。一個(gè)數(shù)字信號只有兩種取值分精品文檔放心下載別表示為0和1。2、布爾代數(shù)中有三種最基本運(yùn)算： 與 、 或 和 非，在此基礎(chǔ)上又派生出五種感謝閱讀基本運(yùn)算，分別為與非、或非、異或、同或和與或非。3、與運(yùn)算的法則可概述為：有“0”出 0 ，全“1”出 1；類似地或運(yùn)算的法則為有”謝謝閱讀1”出”1”，全”0”出”0” 。4、摩根定理表示為： = ； = 。5、函數(shù)表達(dá)式Y(jié)= ，則其對偶式為Y= 。6、根據(jù)反演規(guī)則，若Y= ，則 。7、指出下列各式中哪些是四變量ABCD的最小項(xiàng)和最大項(xiàng)。在最小項(xiàng)后的（ ）里精品文檔放心下載填入mi，在最大項(xiàng)后的（ ）里填入Mi，其它填×（i為最小項(xiàng)或最大項(xiàng)的序號）。謝謝閱讀(1) A+B+D (×); (2) (m7); (3) ABC (×)謝謝閱讀(4)AB(C+D) (×); (5) (M9);(6) A+B+CD (×);感謝閱讀8、函數(shù)式F=AB+BC+CD寫成最小項(xiàng)之和的形式結(jié)果應(yīng)為 (3,6,7,11,12,13,14,15),精品文檔放心下載寫成最大項(xiàng)之積的形式結(jié)果應(yīng)為 0,1,2,4,5,8,9,10)謝謝閱讀9、對邏輯運(yùn)算判斷下述說法是否正確，正確者在其后（）內(nèi)打?qū)μ枺粗颉?。感謝閱讀（1）若X+Y=X+Z，則Y=Z；(×)（2）若XY=XZ，則Y=Z；(×)（3）若X Y=X Z，則Y=Z；(√)【3-2】用代數(shù)法化簡下列各式**(1)F=ABCAB1(2)F=ABCDABDACDAD12(3)F3ACABCACDCD(4)F4ABC(ABC)(ABC)ACDABC【3-3】用卡諾圖化簡下列各式(1)FBCABABC(2)FABBCBC12ABCAB(3)FACACBCBC(4)FABCABDACDCDABCACD34ABACBCAD或(5)FABCACABD(6)FABCDABCADABC56ABACBDABCCD(7)FACABBCDBDABDABCD(8)FACACBDBD78ABDBDABCDABCDABCDABCDFA(CD)BCDACDABCDCDCD精品文檔放心下載9(10)F=FACABBCDBECDECABACBDEC感謝閱讀10 10【3-4】用卡諾圖化簡下列各式P1(A,B,C)=m(0,1,2,5,6,7)ABACBC感謝閱讀P2(A,B,C,D)=m(0,1,2,3,4,6,7,8,9,10,11,14)ACADBCD精品文檔放心下載(3)P3(A,B,C,D)=m(0,1,,4,6,8,9,10,12,13,14,15)ABBCADBD感謝閱讀(4)P4(A,B,C,D)=M1?M7ABCBCD感謝閱讀【3-5】用卡諾圖化簡下列帶有約束條件的邏輯函數(shù)**（1）PA,B,C,Dm(3,6,8,9,11,12)(0,1,2,13,14,15)ACBDBCD(或ACD)精品文檔放心下載1d(2)P(A,B,C,D)=m(0,2,3,4,5,6,11,12)(8,9,10,13,14,15)BCBCD2d(3)P=ACDABCDABCDADACDBCD(或ABD)AB+AC=03P4=ABCDABCDAB（ABCD為互相排斥的一組變量，即在任何情況下它們之中不可能兩個(gè)同時(shí)為1）精品文檔放心下載【3-6】 已知: Y1= Y2=用卡諾圖分別求出 ， ， 。解：先畫出Y1和Y2的卡諾圖，根據(jù)與、或和異或運(yùn)算規(guī)則直接畫出 ， ，精品文檔放心下載的卡諾圖，再化簡得到它們的邏輯表達(dá)式：ABDABCCD==第4章 集成門電路【4-1】填空1．在數(shù)字電路中，穩(wěn)態(tài)時(shí)三極管一般工作在開關(guān)（放大，開關(guān)）狀態(tài)。在圖4.1中，若UI<0，則晶體管截止（截止，飽和），此時(shí)UO=3.7V（5V，3.7V，2.3V）；欲使晶體管處謝謝閱讀于飽和狀態(tài)，UI需滿足的條件為b（a.UI>0；b.U0.7V；c.U0.7V）。ICCICCRRRRbcbc在電路中其他參數(shù)不變的條件下，僅Rb減小時(shí)，晶體管的飽和程度加深（減輕，加深，不變）；僅Rc減小時(shí)，飽和程度減輕（減輕，加深，不變）。圖中C的作用是加速（去耦，加速，隔直）。謝謝閱讀+5V +3VCRcG1G2ATBG3uRbuoi圖4.1 圖4.2**2．由TTL門組成的電路如圖4.2所示，已知它們的輸入短路電流為IS＝1.6mA，高電精品文檔放心下載平輸入漏電流IR＝40μA。試問：當(dāng)A=B=1時(shí)，G1的灌（拉，灌）電流為3.2mA ；A=0精品文檔放心下載時(shí)，G1的拉 （拉，灌）電流為160 A。3．圖4.3中示出了某門電路的特性曲線，試據(jù)此確定它的下列參數(shù)：輸出高電平精品文檔放心下載UOH=3V；輸出低電平UOL=0.3V；輸入短路電流IS=1.4mA；高電平輸入漏電流IR=0.02mA；閾值電平UT=1.5V；開門電平UON=1.5V；關(guān)門電平UOFF=1.5V；低電平噪聲容限UNL=1.2V；高電平噪聲容限UNH=1.5V；最大灌電流IOLMax=15mA；扇出系數(shù)No=10。UOUOHII3VUOL0.02mA3VOUI0.3V0.3VO1.5VUO5mAI-1.4mAO15mAIOLIOH圖4.34．TTL門電路輸入端懸空時(shí)，應(yīng)視為高電平（高電平，低電平，不定）；此時(shí)如用萬用精品文檔放心下載表測量輸入端的電壓，讀數(shù)約為1.4V （3.5V，0V，1.4V）。感謝閱讀5．集電極開路門（OC門）在使用時(shí)須在輸出與電源（輸出與地，輸出與輸入，輸出精品文檔放心下載與電源）之間接一電阻。6．CMOS門電路的特點(diǎn)：靜態(tài)功耗極低（很大，極低）；而動(dòng)態(tài)功耗隨著工作頻率的謝謝閱讀提高而增加（增加，減小，不變）；輸入電阻很大（很大，很?。?；噪聲容限高（高，低，等）感謝閱讀TTL門【4-2】電路如圖4.4(a)～(f)所示，試寫出其邏輯函數(shù)的表達(dá)式。謝謝閱讀**CMOSTTLCMOSAAAFBF2BF3110k10051(a)(b)(c)TTLCMOSTTLAF4AF5BBA100kF610kB100k(d)(e)(f)圖4.4解：(a)FA(b)F1(c)FAB123(d)FAB(e)F1(f)FB456【4-3】圖4.5中各電路中凡是能實(shí)現(xiàn)非功能的要打?qū)μ?，否則打×。圖(a)為TTL感謝閱讀門電路，圖(b)為CMOS門電路。解：A1AAAA5V√√√××1001M(a)1AAAABTG1M××VDD××(b)圖4.5【4-4】要實(shí)現(xiàn)圖4.6中各TTL門電路輸出端所示的邏輯關(guān)系各門電路的接法是否正精品文檔放心下載確？如不正確，請予更正。解：**AA BFABCCC× D(a)AABBCFABCCDBFABXA1√AB(c)圖4.6

FABCD×(b)VCCRFABCDFAXBX100kΩ（改為×10Ω）(d)【4-5】TTL三態(tài)門電路如圖4.7(a)所示，在圖(b)所示輸入波形的情況下，畫出F端的波形。精品文檔放心下載ABACFBC(a) (b)圖4.7解：C1時(shí)，F(xiàn)AB；當(dāng)C0時(shí)，F(xiàn)ABAB。于是，邏輯表達(dá)式FABC(AB)C謝謝閱讀的波形見解圖所示。**ABCF【4-6】圖4.8所示電路中G1為TTL三態(tài)門，G2為TTL與非門，萬用表的內(nèi)阻20kΩ/V，精品文檔放心下載量程5V。當(dāng)C=1或C=0以及S通或斷等不同情況下，UO1和UO2的電位各是多少？請?zhí)罹肺臋n放心下載入表中，如果G2的懸空的輸入端改接至0.3V，上述結(jié)果將有何變化？謝謝閱讀C0SUO1G1UO2G2V圖4.8解：CS通S斷1UO1=1.4VUO1=0V1UO2=0.3VUO2=0.3V0UO1=3.6VUO1=3.6V0UO2=0.3VUO2=0.3V若G2的懸空的輸入端接至0.3V，結(jié)果如下表CS通S斷1UO1=0.3VUO1=0V1UO2=3.6VUO2=3.6V0UO1=3.6VUO1=3.6V0 UO2=3.6VUO2=3.6V【4-7】已知TTL邏輯門UoH=3V，UoL=0.3V，閾值電平UT=1.4V，試求圖4.9電路中各電壓表的讀數(shù)。精品文檔放心下載解：電壓表讀數(shù)V1=1.4V，V2=1.4V，V3=0.3V，V4=3V，V5=0.3V。感謝閱讀**3.6V0.3V3.6V1.4VVV1.4VV30.3V3VV4123.6V3.6V0.3VV5圖4.9【4-8】如圖4.10(a)所示CMOS電路，已知各輸入波形A、B、C如圖(b)所示，R=10k，請畫出F端的波形。謝謝閱讀AAFBB CC R(a) (b)圖4.10解：當(dāng)C=0時(shí)，輸出端邏輯表達(dá)式為F=AB；當(dāng)C=1時(shí)，F(xiàn)=A，即，F(xiàn)=ABC+AC。感謝閱讀答案見下圖。ABCF【4-9】由CMOS傳輸門和反相器構(gòu)成的電路如圖4.11(a)所示，試畫出在圖(b)波形作用下感謝閱讀的輸出UO的波形（UI1=10V UI2=5V）精品文檔放心下載**UI1 TGUI2 TGC

C10VUoO tUOO t(a) (b)圖4.11解：輸出波形見解圖。C10V0 tuo10V5Vt0第5章 組合數(shù)字電路【5-1】分析圖5.1所示電路的邏輯功能，寫出輸出的邏輯表達(dá)式，列出真值表，說明其邏感謝閱讀輯功能。AB YC圖5.1解： YABCABCABCABC感謝閱讀m(0,3,5,6)ABC謝謝閱讀【5-2】邏輯電路如圖5.2所示：**1．寫出S、C、P、L的函數(shù)表達(dá)式；2．當(dāng)取S和C作為電路的輸出時(shí)，此電路的邏輯功能是什么？謝謝閱讀XSYZCPL圖5.2【5-2】解：SXYZCX(YZ)YZXYXZYZ感謝閱讀PYZL=YZ2.當(dāng)取S和C作為電路的輸出時(shí)，此電路為全加器。精品文檔放心下載【5-3】圖5.3是由3線/8線譯碼器74LS138和與非門構(gòu)成的電路，試寫出P1和P2的表精品文檔放心下載達(dá)式，列出真值表，說明其邏輯功能。BIN/OCTC00P11B12A2374LS1384P2516070圖5.3解：Pm(0,7)ABCABC1Pm(1,2,3,4,5,6)ABBCAC或PABBCAC謝謝閱讀2 2【5-4】圖5.4是由八選一數(shù)據(jù)選擇器構(gòu)成的電路，試寫出當(dāng)G1G0為各種不同的取值時(shí)謝謝閱讀的輸出Y的表達(dá)式。**YYG20MUXG11G74LS151007AEN01234567"1"B圖5.4解：結(jié)果如表A5.4所示。表A5.4G1G0Y00A01AB10AB11AB【5-5】用與非門實(shí)現(xiàn)下列邏輯關(guān)系，要求電路最簡。Pm(11,12,13,14,15) 1P2m(3,7,11,12,13,15)精品文檔放心下載 P3 m(3,7,12,13,14,15)解：卡諾圖化簡如圖A5.5所示。P1CD00011110P2CD00011110P3CD00011110ABABAB000000000010000010010000010010010010111111111110111111100010100010100000圖A5.5P1ABACDP2ABCACDACDP3ABACD將上述函數(shù)表達(dá)式轉(zhuǎn)換為與非式，可用與非門實(shí)現(xiàn)，圖略。感謝閱讀【5-6】某水倉裝有大小兩臺(tái)水泵排水，如圖5.6所示。試設(shè)計(jì)一個(gè)水泵啟動(dòng)、停止邏輯謝謝閱讀控制電路。具體要求是當(dāng)水位在H以上時(shí)，大小水泵同時(shí)開動(dòng)；水位在H、M之間時(shí)，只謝謝閱讀**開大泵；水位在M、L之間時(shí)，只開小泵；水位在L以下時(shí)，停止排水。（列出真值表，寫謝謝閱讀出與或非型表達(dá)式，用與或非門實(shí)現(xiàn)，注意約束項(xiàng)的使用）精品文檔放心下載M1圖5.6解：1.真值表如表A5.6所示；表A5.6HMLF2F10000000101010××01110100××101××110××111112.卡諾圖化簡如圖A5.6所示；F2ML00011110F1ML00011110HH0001′0010′1′′1′1′′1′圖A5.63.表達(dá)式為

M2HMLFM2F1MLHMHLH或按虛線框化簡可得F1HML。圖略。謝謝閱讀【5-7】仿照全加器設(shè)計(jì)一個(gè)全減器，被減數(shù)A，減數(shù)B，低位借位信號J0，差D，向高精品文檔放心下載位的借位J，要求：1．列出真值表，寫出D、J的表達(dá)式；**2．用二輸入與非門實(shí)現(xiàn)；3．用最小項(xiàng)譯碼器74LS138實(shí)現(xiàn)；4．用雙四選一數(shù)據(jù)選擇器實(shí)現(xiàn)。解：1.設(shè)被減數(shù)為A，減數(shù)為B，低位借位為J0，差為D，借位為J。列真值表如表A5.7精品文檔放心下載所示。表A5.7ABJ0DJ0000000111010110110110010101001100011111化簡可得D(A,B,J)m(1,2,4,7)ABJ00J(A,B,J)m(1,2,3,7)ABJAB00用二輸入與非門實(shí)現(xiàn)的邏輯圖見圖A5.7(a)。用74LS138實(shí)現(xiàn)的邏輯圖見圖A5.7(b)。精品文檔放心下載用雙四選一數(shù)據(jù)選擇器實(shí)現(xiàn)的邏輯圖見圖A5.7(c)。精品文檔放心下載ABDJ0J(a)**BIN/OCT0DJJ001A10MUXB1DG2A2B0374LS15331D2D4EN10123EN20123"1"5J"1"6&EN7J0(b)(c)圖A5.7【5-8】設(shè)計(jì)一組合數(shù)字電路，輸入為四位二進(jìn)制碼B3B2B1B0，當(dāng)B3B2B1B0是BCD8421精品文檔放心下載碼時(shí)輸出Y=1；否則Y=0。列出真值表，寫出與或非型表達(dá)式，用集電極開路門實(shí)現(xiàn)。感謝閱讀解：1.根據(jù)題意直接填寫函數(shù)卡諾圖，如圖A5.8(a)所示?；啚?的最小項(xiàng)，可得輸出Y的與或非式精品文檔放心下載YBBBB3 2 3 12.用集電極開路門實(shí)現(xiàn)的邏輯圖見圖A5.8(b)。謝謝閱讀YB1B000011110B3B2001111+VCC011111R110000B1YB3101100B2(a)(b)圖A5.8【5-9】試用最小項(xiàng)譯碼器74LS138和和一片74LS00實(shí)現(xiàn)邏輯函數(shù)精品文檔放心下載P(A,B)m(0,3)1 P2(A,B) m(1,2,3)解：本題有多種答案，答案之一如圖A5.10所示，其余答案請同學(xué)自行設(shè)計(jì)。精品文檔放心下載**BIN/OCTB00P2A1122P134"1"56EN7圖A5.10【5-10】試用集成四位全加器74LS283和二輸入與非門實(shí)現(xiàn)BCD8421碼到BCD5421謝謝閱讀碼的轉(zhuǎn)換。解：將BCD8421碼轉(zhuǎn)換為BCD5421碼時(shí)，則前五個(gè)數(shù)碼不需改變，后五個(gè)數(shù)碼需要加3，感謝閱讀如表A5.11所示。表A5.11被加數(shù)(BCD8421)加數(shù)和(BCD5421)A3A2A1A0B3B2B1B0S3S2S1S0000000000000000100000001001000000010001100000011010000000100010100111000011000111001011100111010100000111011100100111100由表可得74LS283的加數(shù)低兩位的卡諾圖，見圖A5.11(a)所示。設(shè)BCD8421碼輸入謝謝閱讀為DCBA，則化簡可得B=B=D+CB+CA=DCBCA謝謝閱讀1 0用74LS283和二輸入與非門實(shí)現(xiàn)的邏輯圖見圖A5.11(b)。精品文檔放心下載**B1/B0BAS3S2S1S0DC00011110C474LS283C0000000A3A2A1A0B3B2B1B001011111′′′′A1011′′BCD(a)(b)圖A5.11【5-11】設(shè)計(jì)一個(gè)多功能組合數(shù)字電路，實(shí)現(xiàn)表5.1所示邏輯功能。表中C1，C0為功能謝謝閱讀選擇輸入信號；A、B為輸入變量；F為輸出。1、列出真值表，寫出F的表達(dá)式；2、用八選一數(shù)據(jù)選擇器和門電路實(shí)現(xiàn)。表5.1C1C0F00A+B01AB10AB11AB解：1.輸出F的表達(dá)式為FCABCABCABCABCCAB謝謝閱讀0 0 1 0 1 02.用八選一數(shù)據(jù)選擇器和門電路實(shí)現(xiàn)邏輯圖如圖A5.12所示。圖中感謝閱讀D0=D3=D4=D7=B；D1=1；D2=0；D5=D6=B感謝閱讀FFC20MUXC11G74LS151007AEN01234567"1"B圖A5.12**【5-12】電路如圖5.12(a)所示。寫出L，Q，G的表達(dá)式，列出真值表，說明它完成什么邏輯功能。感謝閱讀用圖5.12(a)、(b)所示電路構(gòu)成五位數(shù)碼比較器。謝謝閱讀LYA<BYA=BYA>BA(A<B)iBQ(A=B)i74LS85G(A>B)iA3A2A1A0B3B2B1B0(a) (b)圖5.12解：輸出函數(shù)表達(dá)式為LAB GAB QABAB該電路為一位數(shù)碼比較器。將一位數(shù)碼比較器的輸出L、Q、G接到74LS85的串行輸入端即可。感謝閱讀【5-14】解：設(shè)合格為“1”，通過為“1”；反之為“0”。根據(jù)題意，列真值表見表A5.14。感謝閱讀表A5.14ABCF00000010010001101000101111011111化簡可得**【5-13】某汽車駕駛員培訓(xùn)班進(jìn)行結(jié)業(yè)考試，有三名評判員，其中A為主評判員，B和謝謝閱讀為副評判員。在評判時(shí)，按照少數(shù)服從多數(shù)的原則通過，但主評判員認(rèn)為合格，方可通過。感謝閱讀用與非門組成的邏輯電路實(shí)現(xiàn)此評判規(guī)定。解：設(shè)合格為“1”，通過為“1”；反之為“0”。根據(jù)題意，列真值表見表A5.14。感謝閱讀表A5.14ABCF00000010010001101000101111011111化簡可得FABACAB.AC【5-14】分析圖P5.16所示電路中，當(dāng)A、B、C、D只有一個(gè)改變狀態(tài)時(shí)，是否存在競謝謝閱讀爭冒險(xiǎn)現(xiàn)象？如果存在，都發(fā)生在其他變量為何種取值的情況下？謝謝閱讀ABYCD圖5.14解：由圖可知表達(dá)式為當(dāng)B=0且C=D=1時(shí)：Y=AA當(dāng)A=D=1且C=0時(shí)：Y=B+**當(dāng)B=1,D=0或A=0,B=D=1時(shí)：Y=C+C精品文檔放心下載當(dāng)A=0,C=1或A=C=1,B=0時(shí)：Y=D+D感謝閱讀第6章 觸發(fā)器【6-1】已知由與非門構(gòu)成的基本RS觸發(fā)器的直接置“0”端和直接置“1”端的輸入波形如圖6.1所示，試畫出觸發(fā)器Q端和Q端的波形。精品文檔放心下載RddQQ圖6.1解：基本RS觸發(fā)器Q端和Q端的波形可按真值表確定，要注意的是，當(dāng)R和S同時(shí)為“0”謝謝閱讀d d時(shí)，Q端和Q端都等于“1”。R和S同時(shí)撤消，即同時(shí)變?yōu)椤?”時(shí)，Q端和Q端的狀態(tài)感謝閱讀d d不定。見圖6.1（b）所示，圖中Q端和Q端的最右側(cè)的虛線表示狀態(tài)不定。精品文檔放心下載ddQQ圖6.1（b） 題6-1答案的波形圖

不定狀態(tài)【6-2】觸發(fā)器電路如圖6.2(a)所示，在圖(b)中畫出電路的輸出端波形，設(shè)觸發(fā)器初態(tài)為“0”。謝謝閱讀QQRdSdQRSQdd(a)(b)圖6.2解：此題是由或非門構(gòu)成的RS觸發(fā)器，工作原理與由與非門構(gòu)成的基本RS觸發(fā)器一樣，只不過此電路對輸入觸發(fā)信號是高電平有效。參照題6-1的求解方法，即可畫出輸出端的波形，見圖6.2(c)。感謝閱讀RdSdQQ 不定狀態(tài)圖6.2(c)**【6-3】試畫出圖6.3所示的電路，在給定輸入時(shí)鐘作用下的輸出波形，設(shè)觸發(fā)器的初態(tài)為“0”。感謝閱讀“1”RY1JCPC11KQZSCP圖6.3解：見圖6.3(b)所示，此電路可獲得雙相時(shí)鐘。CPQQYZ圖6.3(b)【6-4】分析圖6.4所示電路，列出真值表，寫出特性方程，說明其邏輯功能。感謝閱讀Q QD CP圖6.4解：1．真值表(CP=0時(shí)，保持；CP=1時(shí)，如下表）感謝閱讀DnQnQn+10 0 00 1 01 0 11 1 12．特性方程Qn+1=Dn**3．該電路為鎖存器（時(shí)鐘型D觸發(fā)器）。CP=0時(shí)，不接收D的數(shù)據(jù)；CP=1時(shí)，把精品文檔放心下載數(shù)據(jù)鎖存，但該電路有空翻。【6-5】試畫出在圖6.5所示輸入波形的作用下，上升和下降邊沿JK觸發(fā)器的輸出波形。謝謝閱讀設(shè)觸發(fā)器的初態(tài)為“0”。CPJK圖6.5解：見圖6.5(b)所示。CPCPJJKKQQ圖6.5(b)【6-6】試畫出圖P6.6(a)所示電路，在圖6.6(b)給定輸入下的Q端波形，設(shè)觸發(fā)器初態(tài)為“0”。謝謝閱讀1JQCPCPC1DD1KQQ(a)(b)圖6.6解：見圖6.6(b)所示。CPDQ圖6.6(b)【6-7】根據(jù)特性方程，外加與非門將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器，應(yīng)如何實(shí)現(xiàn)？若反過來將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)如何實(shí)現(xiàn)？感謝閱讀解：J-K觸發(fā)器特性方程Qn1JQnKQn精品文檔放心下載D觸發(fā)器特性方程Qn1DD觸發(fā)器轉(zhuǎn)換為J-K觸發(fā)器DJQnKQnJQnKQn如圖6.7（a）所示。**J-K觸發(fā)器轉(zhuǎn)換為D觸發(fā)器 JD，KD如圖6.7（b）所示。感謝閱讀（a） （b）圖6.7【6-8】電路如圖6.8(a)所示，觸發(fā)器為維持阻塞型D觸發(fā)器，各觸發(fā)器初態(tài)均為“0”。感謝閱讀1．在圖(b)中畫出CP作用下的Q0 Q1和Z的波形；精品文檔放心下載2．分析Z與CP的關(guān)系。FF0FF11DQ01DQ1QQC1C1CPRQQ0Q1CPZZ(a)(b)圖6.8解：1、CP作用下的輸出Q0 Q1和Z的波形如下圖； 2、Z對CP三分頻。精品文檔放心下載CPQ1Q2ZZ【6-9】電路如圖6.9(a)所示，試在圖(b)中畫出給定輸入波形作用下的輸出波形，各觸發(fā)器的初態(tài)均為“0”；根據(jù)輸出波形，說明該電路具有什么功能？精品文檔放心下載FF0FF1A1DQ1DQFC1C1CP(a)**CPAF(b)圖6.9解：輸出波形圖見圖6.9(c)CPAF圖6.9(c)【6-10】電路如圖6.10所示，試在圖(b)中畫出給定輸入波形作用下輸出端Q0和Q1謝謝閱讀的波形，設(shè)各觸發(fā)器的初態(tài)均為“0”。FF0Q0FF1CP1D1DQQ1QAAC1CPC1RQQQ0Q1(a)(b)圖6.10解：輸出波形圖見圖6.10(c)圖6.10(c)【6-11】電路如圖6.11所示，試在圖(b)中畫出給定輸入波形作用下輸出端Q0和Q1波形，各觸發(fā)器的初態(tài)均為“0”。精品文檔放心下載FF0FF1Q0Q1“1”CP1JQ1JQAAC1CPC11K“1”1KQQR0Q1(a)(b)圖6.11解：見圖6.11(b)所示。該電路A輸入每出現(xiàn)一次下降沿，Q1端就輸出一個(gè)寬度等于時(shí)鐘周期的脈沖。精品文檔放心下載**CPAQ0Q1圖6.11(b)第7章時(shí)序邏輯電路【7-1】已知時(shí)序邏輯電路如圖7.1所示，假設(shè)觸發(fā)器的初始狀態(tài)均為0。精品文檔放心下載(1)寫出電路的狀態(tài)方程和輸出方程。分別列出X=0和X=1兩種情況下的狀態(tài)轉(zhuǎn)換表，說明其邏輯功能。感謝閱讀畫出X=1時(shí)，在CP脈沖作用下的Q1、Q2和輸出Z的波形。感謝閱讀X1JQ11JQ2C1C11K1K1ZCP圖7.1解：1．電路的狀態(tài)方程和輸出方程Qn1XQnQnQn1121Qn1QnQn212ZQQCP1 22．分別列出X=0和X=1兩種情況下的狀態(tài)轉(zhuǎn)換表，見題表7.1所示。邏輯功能為當(dāng)X=0時(shí)，為2位二進(jìn)制減法計(jì)數(shù)器；當(dāng)X=1時(shí)，為3進(jìn)制減法計(jì)數(shù)器。精品文檔放心下載3．X=1時(shí)，在CP脈沖作用下的Q1、Q2和輸出Z的波形如圖7.1(b)所示。謝謝閱讀題表7.1X=0X=1Q2Q1Q2Q1CP0000Q11110Q21001Z010000圖7.1(b)【7-2】電路如圖7.2所示，假設(shè)初始狀態(tài)QaQbQc=000。精品文檔放心下載寫出驅(qū)動(dòng)方程、列出狀態(tài)轉(zhuǎn)換表、畫出完整的狀態(tài)轉(zhuǎn)換圖。謝謝閱讀試分析該電路構(gòu)成的是幾進(jìn)制的計(jì)數(shù)器。**QQQabc11J1J1JC1C1C11K1K1K1CP圖7.2解：1．寫出驅(qū)動(dòng)方程JK1JKQnQnJQnQnKQnaabbaccabca2．寫出狀態(tài)方程Qn1QnQn1QnQnQnQnQnQnQn1QnQnQnQnQnaabacaaaababcac3．列出狀態(tài)轉(zhuǎn)換表見題表7.2，狀態(tài)轉(zhuǎn)換圖如圖7.2(b)所示。精品文檔放心下載7.2狀態(tài)轉(zhuǎn)換表CPQnQnQn0cba0127600010012010543301141005101圖7.2(b)60004．由FFa、FFb和FFc構(gòu)成的是六進(jìn)制的計(jì)數(shù)器。謝謝閱讀【7-3】在二進(jìn)制異步計(jì)數(shù)器中，請將正確的進(jìn)位端或借位端（Q或Q）填入下表精品文檔放心下載觸發(fā)方式 計(jì)數(shù)器類型加法計(jì)數(shù)器 減法計(jì)數(shù)器上升沿觸發(fā) 由（）端引出進(jìn)位 由（）端引出借位下降沿觸發(fā) 由（）端引出進(jìn)位 由（）端引出借位解：題表7-3觸發(fā)方式 加法計(jì)數(shù)器 減法計(jì)數(shù)器上升沿觸發(fā) 由Q端引出進(jìn)位 由Q端引出借位下降沿觸發(fā) 由Q端引出進(jìn)位 由Q端引出借位【7-4】電路如圖7.4(a)所示，假設(shè)初始狀態(tài)Q2Q1Q0=000。感謝閱讀1.試分析由FF1和FF0構(gòu)成的是幾進(jìn)制計(jì)數(shù)器；謝謝閱讀**2.說明整個(gè)電路為幾進(jìn)制計(jì)數(shù)器。列出狀態(tài)轉(zhuǎn)換表，畫出完整的狀態(tài)轉(zhuǎn)換圖和CP精品文檔放心下載作用下的波形圖。CP1JFF01JFF11JFF2Q0C1C1C1Q11K1K1KQ2CP(a)(b)圖7.4解：1、由FF1和FF0構(gòu)成的是三進(jìn)制加法計(jì)數(shù)器（過程從略）感謝閱讀2、整個(gè)電路為六進(jìn)制計(jì)數(shù)器。狀態(tài)轉(zhuǎn)換表（略），完整的狀態(tài)轉(zhuǎn)換圖謝謝閱讀和CP作用下的波形圖如下圖。CP7012Q07Q1Q26543【7-5】某移位寄存器型計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表如表7.5所示。請?jiān)趫D7.5中完成該計(jì)數(shù)器的邏輯圖，可以增加必要的門電路。要求：寫出求解步驟、畫出完整的狀態(tài)轉(zhuǎn)換圖。（Q3為高位）精品文檔放心下載表7.6CPQQQQ32100000011000Q3Q2Q1Q021100311104011150011C1C1C1C1600011D1D1D1D70000圖7.5解：(1)根據(jù)狀態(tài)轉(zhuǎn)換表畫次態(tài)卡諾圖，求出狀態(tài)方程。**3n+1Q2n+1Q1n+1Qn+10nnQ1Q0QnQn00011110320100000000001′′′′1′′′′′′′′0011′′′′1110′′′′′′′′01111100′′′′′′′′′′′′Qn+1QnQn；Qn+1Qn；Qn+1Qn；Qn+1Qn310231201(2)由狀態(tài)方程寫驅(qū)動(dòng)方程。DQnQn；DQn；DQn；DQn310231201驗(yàn)證自啟動(dòng)，畫完整狀態(tài)轉(zhuǎn)換圖。電路可自啟動(dòng)。0812141371526131151049(4)電路圖如下圖。Q3Q2Q1Q01D C1 1D C1 1D C1 1D C1CP【7-6】在圖7.6(a)所示電路中，由D觸發(fā)器構(gòu)成的六位移位寄存器輸出Q6Q5Q4Q3Q2精品文檔放心下載Q1的初態(tài)為010100，觸發(fā)器FF的初態(tài)為0，串行輸入端DSR=0。請?jiān)趫D7.6(b)中畫出A、感謝閱讀**Q及B的波形。D移位寄存器ADQBSRCP611JCPC11K

Q(a) (b)圖7.6解：波形圖如圖7.6(b)所示。CPAQB圖7.6(b)【7-7】分析圖7.7所示電路，說明它們是多少進(jìn)制計(jì)數(shù)器？精品文檔放心下載11ETQDQCQBQAETQDQCQBQAEP74LS161RCOEP74LS161RCOCPCPCPCPDCBACRLDDCBACRLD111(a)(b)圖7.7解：圖(a)，狀態(tài)轉(zhuǎn)換順序[QDQCQBQA]=01234560，是7進(jìn)制計(jì)數(shù)器；圖(b)，[QDQCQBQA]=67891011121314156，是10進(jìn)制計(jì)數(shù)感謝閱讀器；【7-8】分析圖7.8所示電路的工作過程畫出對應(yīng)CP的輸出QaQdQcQb的波形和狀態(tài)轉(zhuǎn)換圖（采用二進(jìn)制碼的形式、Qa為高位）。精品文檔放心下載按QaQdQcQb順序電路給出的是什么編碼？**3.按QdQcQbQa順序電路給出的編碼又是什么樣的？謝謝閱讀CPQAQBQCQDCPBCPAS74LS90(2)S(1)R(2)R(1)0000圖7.8解：1狀態(tài)轉(zhuǎn)換圖為0000 0001 0010 0011 01001100 1011 1010 0001 10002按QaQdQcQb順序電路給出的是5421碼。精品文檔放心下載按QdQcQbQa順序電路給出的編碼如下0000→0010→0100→0110→1000→0001→0011→0101→0111→1001→0000精品文檔放心下載【7-10】試用2片4位二進(jìn)制計(jì)數(shù)器74LS160采用清零法和置數(shù)法分別實(shí)現(xiàn)31進(jìn)制加謝謝閱讀法計(jì)數(shù)器。解：答案略?！?-9】圖7.9為由集成異步計(jì)數(shù)器74LS90、74LS93構(gòu)成的電路，試分別說明它們是多少進(jìn)制的計(jì)數(shù)器。精品文檔放心下載QQQQQQQQABCDCPCPBABCDCPCPB74LS9374LS90CPACPASR0(2)R0(1)(2)S(1)R(2)R(1)0000(a) (b)**QAQBQCQDQAQBQCQDCPCPB74LS93CPB74LS93CPAR0(1)R0(2)CPAR0(1)R0(2)(c)圖7.9解：圖(a)，狀態(tài)轉(zhuǎn)換順序[QDQCQB]=0120，是3進(jìn)制計(jì)數(shù)器；感謝閱讀圖(b)，狀態(tài)轉(zhuǎn)換順序[QDQCQB]=01230，是4進(jìn)制計(jì)數(shù)器；圖(c)，是37進(jìn)制計(jì)數(shù)器。精品文檔放心下載【7-11】圖7.12所示為一個(gè)可變進(jìn)制計(jì)數(shù)器。其中74LS138為3線/8線譯碼器，當(dāng)S1=1且S2S30時(shí)，進(jìn)行譯碼操作，即當(dāng)A2A1A0從000到111變化時(shí)，Y1~Y7依次被選中而輸出低電平。74LS153為四選一數(shù)據(jù)選擇器。試問當(dāng)MN為各種不同取值時(shí)，可組成幾種不同進(jìn)制的計(jì)數(shù)器？簡述理由。謝謝閱讀D074LS153Y0Y1Y2Y3Y4Y5Y6Y7D1L74LS138DD32BBBEEE012321A0A1S11Q1Q1Q1QCPJC11JC12JC13JC141KR1KR1KR1KR圖7.11解：4個(gè)JK觸發(fā)器構(gòu)成二進(jìn)制加法計(jì)數(shù)器，當(dāng)計(jì)數(shù)到[Q4Q3Q2Q1]=10000時(shí)，74LS138滿足使能條件，對[Q3Q2Q1]的狀態(tài)進(jìn)行譯碼，譯碼器的輸出Y經(jīng)過4選1數(shù)據(jù)選擇器74LS153，在[MN]的控制下，被選中的Y信號，以低電平的形式對計(jì)數(shù)器清零。不同的[MN]即可改變圖7.11所示電路的計(jì)數(shù)進(jìn)制，具體見下表。謝謝閱讀M N 進(jìn)制**0 0 八0 1 九1 0 十四1 1 十五第8章 存儲(chǔ)器【8-1】填空1．按構(gòu)成材料的不同，存儲(chǔ)器可分為磁芯和半導(dǎo)體存儲(chǔ)器兩種。磁芯存儲(chǔ)器利用謝謝閱讀來存儲(chǔ)數(shù)據(jù)；而半導(dǎo)體存儲(chǔ)器利用 來存儲(chǔ)數(shù)據(jù)。兩者相比，前者一般容量較 ；精品文檔放心下載而后者具有速度 的特點(diǎn)。2．半導(dǎo)體存儲(chǔ)器按功能分有 和 兩種。3．ROM主要由 和 兩部分組成。按照工作方式的不同進(jìn)精品文檔放心下載行分類，ROM可分為 、 和 三種。4．某EPROM有8條數(shù)據(jù)線，13條地址線，則存儲(chǔ)容量為 。感謝閱讀5．DRAM速度 SRAM，集成度 SRAM。6．DRAM是 RAM，工作時(shí)（需要，不需要） 刷新電路；SRAM是 RAM，感謝閱讀工作時(shí)（需要，不需要） 刷新電路。7. FIFO的中文含義是 。解：1．正負(fù)剩磁，器件的開關(guān)狀態(tài)，大，快。2．ROM，RAM。3．地址譯碼器，存儲(chǔ)矩陣，固定內(nèi)容的ROM、PROM，EPROM三種。精品文檔放心下載**4．213×8。5．低于，高于。6．動(dòng)態(tài)，需要；靜態(tài)，不需要。7．先進(jìn)先出數(shù)據(jù)存儲(chǔ)器?！?-2】圖8.2是16×4位ROM，A3A2A1A0為地址輸入，D3D2D1D0為數(shù)據(jù)輸出，試分別寫出D3、D2、D1和D0的邏輯表達(dá)式。精品文檔放心下載A3A2A1A0

地址譯碼器D3D2D1D0圖8.2解：D0A0Dm(3,6,9,12,15)1D2A1A0Dm(0,5,9,13)3【8-3】用16×4位ROM做成兩個(gè)兩位二進(jìn)制數(shù)相乘（A1A0×B1B0）的運(yùn)算器，列出真值感謝閱讀表，畫出存儲(chǔ)矩陣的陣列圖。解：**圖8.3【8-4】由一個(gè)三位二進(jìn)制加法計(jì)數(shù)器和一個(gè)ROM構(gòu)成的電路如圖8.4(a)所示謝謝閱讀1．寫出輸出F1、F2和F3的表達(dá)式；2．畫出CP作用下F1、F2和F3的波形（計(jì)數(shù)器的初態(tài)為”0“）謝謝閱讀解：1．

Q2地CP計(jì)Q1址F1數(shù)·譯器Q0碼F2器F3CPF1F3F2(a)(b)圖8.4FQQQQQQQ感謝閱讀11021210FQQQQQQQQQ2210210210FQQ0312．**圖8.4（b）【8-5】用ROM實(shí)現(xiàn)全加器。解：八m0A中mB取m12一m3C0譯m4碼m5m6器m7SiCi圖8.5第9章可編程邏輯器件及Verilog語言【9-1】簡述CPLD與FPGA的結(jié)構(gòu)特點(diǎn)？謝謝閱讀解：CPLD采用了與或邏輯陣列加上輸出邏輯單元的結(jié)構(gòu)形式；而FPGA的電路結(jié)構(gòu)由若干感謝閱讀獨(dú)立的可編程邏輯模塊組成，用戶可以通過編程將這些模塊連接成所需要的數(shù)字系統(tǒng)。謝謝閱讀CPLD屬于粗粒結(jié)構(gòu)，F(xiàn)PGA屬于細(xì)粒結(jié)構(gòu)。CPLD是基于乘積項(xiàng)的可編程結(jié)構(gòu)，而在FPGA精品文檔放心下載中，其基本邏輯單元LE是由可編程的查找表（LUT，Look-UpTable）構(gòu)成的，LUT本質(zhì)感謝閱讀上就是一個(gè)RAM?！?-2】簡述手工設(shè)計(jì)與PLD設(shè)計(jì)的流程？解：**答：手工設(shè)計(jì)：第一步，設(shè)計(jì)電路，畫出邏輯圖；第二步，選擇邏輯元器件。第三步，精品文檔放心下載進(jìn)行正確的連線。PLD的設(shè)計(jì)流程：首先根據(jù)設(shè)計(jì)要求寫出相應(yīng)的邏輯表達(dá)式，畫出設(shè)計(jì)草圖，接著在精品文檔放心下載計(jì)算機(jī)上利用PLD軟件通過原理圖輸入方式或硬件描述語言（HDL）輸入方式輸入邏輯設(shè)感謝閱讀計(jì)描述，經(jīng)計(jì)算機(jī)仿真驗(yàn)證后，下載到PLD器件中，最后再通過外部實(shí)際輸入輸出對設(shè)計(jì)感謝閱讀進(jìn)行驗(yàn)證?！?-3】用PLD器件實(shí)現(xiàn)的電路仿真結(jié)果如圖9.4所示，請指出電路的功能。謝謝閱讀(a)(b)(c)圖9.4解：圖P9.4(a)為二選一數(shù)據(jù)選擇器，圖P9.4(b)邊沿型D觸發(fā)器，圖P9.4(c)為電平觸感謝閱讀發(fā)D觸發(fā)器。**【9-4】Verilog語言程序清單如下，寫出電路的邏輯功能，并通過QuartusII進(jìn)行仿真。謝謝閱讀modulecount(out,data,load,reset,clk);感謝閱讀output[7:0]out;input[7:0]data;inputload,clk,reset;reg[7:0]out;always@(posedgeclk)beginif(!reset)out=8'h00;elseif(load)out=data;謝謝閱讀elseout=out-1;endendmodule解：Verilog語言程序清單如下，寫出電路的邏輯功能，并通過QuartusII進(jìn)行仿真。謝謝閱讀modulecount(out,data,load,reset,clk);謝謝閱讀output[7:0]out;input[7:0]data;inputload,clk,reset;reg[7:0]out;**always@(posedgeclk)beginif(!reset)out=8'h00;elseif(load)out=data;感謝閱讀elseout=out-1;endendmodule【9-5】Verilog語言程序清單如下，寫出電路的邏輯功能表，并通過QuartusII進(jìn)行仿真。精品文檔放心下載moduleyima(A,EN,Y);output[7:0]Y;input[2:0]A;inputEN;reg[7:0]Y;wire[3:0]temp={A,EN};alwayscase(temp)4'b0001:Y=8'b00000001;4'b1001:Y=8'b00000010;4'b0101:Y=8'b00000100;4'b1101:Y=8'b00001000;4'b0011:Y=8'b00010000;**4'b1011:Y=8'b00100000;4'b0111:Y=8'b01000000;4'b1111:Y=8'b10000000;default:Y=8'b11111111;endcaseendmodule解：3輸入8輸出譯碼器。仿真波形圖見P9.5(a)，仿真電路圖見P9.5(b)。謝謝閱讀(a)仿真波形圖**(b)仿真電路圖**圖9.5【9-6】Verilog語言程序清單如下，寫出電路的邏輯功能表，并通過QuartusII進(jìn)行仿真。謝謝閱讀modulebianma(Y,A);output[2:0]A;input[7:0]Y;reg[2:0]A;wire[7:0]temp=Y;alwayscase(temp)8'b00000001:A=3'b000;8'b00000010:A=3'b100;8'b00000100:A=3'b010;8'b00001000:A=3'b110;8'b00010000:A=3'b001;8'b00100000:A=3'b101;8'b01000000:A=3'b011;8'b10000000:A=3'b111;default A=3'b000;endcaseendmodule**解：8輸入3輸出編碼器。仿真波形圖見P9.6(a)，仿真電路圖見P9.6(b)。謝謝閱讀（a）仿真波形圖**仿真電路圖P9.6【9-7】用Verilog寫出60進(jìn)制計(jì)數(shù)器的程序，并進(jìn)行仿真精品文檔放心下載第10章脈沖產(chǎn)生及變換電路【10-1】試計(jì)算圖10.1中單穩(wěn)態(tài)觸發(fā)器74LS122的暫穩(wěn)態(tài)時(shí)間，Rext=10k、Cext=100nF。謝謝閱讀CextRextVCC11139141CextRextRintVCC2A1/Cext8AQ3B14B2Q65RGND7圖10.1解：根據(jù)圖中所給參數(shù)，暫穩(wěn)態(tài)時(shí)間twtw=0.7RextCext=0.7′10′103′100′10-9=0.7ms謝謝閱讀【10-2】圖10.2（a）是由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)電路。謝謝閱讀1.簡要說明其工作原理；2.計(jì)算暫穩(wěn)態(tài)維持時(shí)間tw3.畫出在圖10.2（b）所示輸入ui作用下的uC和uO的波形。精品文檔放心下載**4.若ui的低電平維持時(shí)間為15ms，要求暫穩(wěn)態(tài)維持時(shí)間tw不變，應(yīng)采取什么措施？感謝閱讀ui5V+5VR48ut(ms)510253045509.1k67555cuiu3uoc25t(ms)1uo1F0.01Ft(ms)(a) （b）圖10.2解：1、工作原理（略）；2、暫穩(wěn)態(tài)維持時(shí)間tw=1.1RC=10ms；3、uc和uo的波形如下圖：4若ui的低電平維持時(shí)間為15ms，要求暫穩(wěn)態(tài)維持時(shí)間tw不變，可加入微分電路精品文檔放心下載【10-3】圖10.3（a）為由555定時(shí)器和D觸發(fā)器構(gòu)成的電路，請問：精品文檔放心下載**1．555定時(shí)器構(gòu)成的是那種脈沖電路？2．在圖10.3（b）中畫出uc、u01、u02的波形；感謝閱讀3．計(jì)算u01和u02的頻率。uc+5V15kOt48D7Qu3CPO115k555uQuuc6O15O221tμμO0.1F0.01FuO2O t（a） （b）圖10.3解：1、555定時(shí)器構(gòu)成多諧振蕩器2、uc,uo1,uo2的波形3、uo1的頻率f1= uo2的頻率f2=158Hz感謝閱讀【10-4】由555定時(shí)器構(gòu)成的電路如圖10.4(a)所示，其中V5V、U4V?；谻CS答下列問題：**說明由555定時(shí)器構(gòu)成的電路名稱。如果輸入信號ui如圖10.4(b)所示，畫出電路輸出uo的波形。感謝閱讀ui/V5VCC434821t73uoO555uo/Vui5621USOt(a)(b)圖10.4解：該電路為555定時(shí)器構(gòu)成的施密特觸發(fā)器?！?.................…(3分)感謝閱讀由電路圖可知，電路的閾值電壓為U4VTH1 sU 1U2VTH2 2 s在給定輸入ui信號條件下，電路輸出uo的波形如圖10.4(b)所示?！?.....…(3分)感謝閱讀ui/V54321tOuo/V5VOt圖10.4(b)【10-5】由555定時(shí)器構(gòu)成的施密特觸發(fā)器如圖10.5（a）所示。精品文檔放心下載1．在圖（b）中畫出該電路的電壓傳輸特性曲線；2．如果輸入ui為圖（c）的波形；所示信號，對應(yīng)畫出輸出uO的波形；感謝閱讀3．為使電路能識別出ui中的第二個(gè)尖峰，應(yīng)采取什么措施？謝謝閱讀4．在555定時(shí)器的哪個(gè)管腳能得到與3腳一樣的信號，如何接法？感謝閱讀**+6V748uo5553621C5（a）uo(V)6422 4（b）+6V748uO5553u65I21C5(a)解：

ui4V2Vuoui(V)（c）圖10.5u/Vu/VIO64V2V40u/V2O0uI/V0246(b)(c)圖10.5(b)

tttt1．見圖10.5(b)所示。見圖10.5(c)所示。為使電路能識別出uI中的第二個(gè)尖峰，應(yīng)使5腳接3V左右控制電壓，降低閾值。謝謝閱讀7腳，在7腳與電源間接上拉電阻。**【10-6】由555定時(shí)器構(gòu)成的電子門鈴電路如圖10.6所示，按下開關(guān)S使門鈴Y鳴響，且抬手后持續(xù)一段時(shí)間。謝謝閱讀計(jì)算門鈴鳴響頻率；在電源電壓VCC不變的條件下，要使門鈴的鳴響時(shí)間延長，可改變電路中哪個(gè)元件的參數(shù)？精品文檔放心下載電路中電容C2和C3具有什么作用？VCCR1S4.7k84C3100μFR37C4R235554.7k6Y251C1C20.1μF0.01μF圖10.6解：已知555定時(shí)器構(gòu)成多諧振蕩器，門鈴振蕩頻率為f111.01kHzT0.7(R2R)C1212.R3和C4構(gòu)成放電回路，使兩個(gè)參數(shù)增大，可延長放電時(shí)間常數(shù)RC。34電容C2具有濾波作用，抑制電源中的高頻干擾；電容C3具有“通交流、阻斷直流”作用。精品文檔放心下載【10-7】圖10.7為由兩個(gè)555定時(shí)器接成的延時(shí)報(bào)警器，當(dāng)開關(guān)S斷開后，經(jīng)過一定的謝謝閱讀延遲時(shí)間td后揚(yáng)聲器開始發(fā)出聲音。如果在遲延時(shí)間內(nèi)閉合開關(guān)，揚(yáng)聲器停止發(fā)聲。在圖中給定的參數(shù)下，計(jì)算延遲時(shí)間td和揚(yáng)聲器發(fā)出聲音的頻率。感謝閱讀+5V+5V485k481M75k55536555316525211S0.01μF0.01μF0.01μF10μF圖10.7**解：延遲時(shí)間td1.1RC11s揚(yáng)聲器發(fā)出聲音的頻率f1110kHzT0.7(R2R)C122第11章數(shù)模與模數(shù)轉(zhuǎn)換器【11-1】填空1．8位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量只有最高位為高電平時(shí)輸出電壓為5V,若只有最低位謝謝閱讀為高電平，則輸出電壓為 。若輸入為10001000，則輸出電壓為 。感謝閱讀2．A/D轉(zhuǎn)換的一般步驟包括 、 、 和 。3．已知被轉(zhuǎn)換信號的上限頻率為10kHZ，則A/D轉(zhuǎn)換器的采樣頻