數(shù)字電路全書總結(jié)歸納課件

電子技術(shù)基礎(chǔ)數(shù)字部分（第五版）全書總結(jié)歸納

電子技術(shù)基礎(chǔ)全書章節(jié)安排1.數(shù)字邏輯概論2.邏輯代數(shù)與硬件描述語(yǔ)言概述3.邏輯門電路4.組合邏輯電路5.鎖存器與觸發(fā)器6.時(shí)序邏輯電路7.存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場(chǎng)可編程門陣列8.脈沖波形的變換與產(chǎn)生9.數(shù)模與模數(shù)轉(zhuǎn)換器10.數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)**全書章節(jié)安排1.數(shù)字邏輯概論1.數(shù)字邏輯基礎(chǔ)章節(jié)內(nèi)容1.1數(shù)字電路與數(shù)字信號(hào)1.2數(shù)制 1.3二進(jìn)制數(shù)的算術(shù)運(yùn)算1.4二進(jìn)制代碼1.5二值邏輯變量與基本邏輯運(yùn)算1.6邏輯函數(shù)及其表示方法1.數(shù)字邏輯基礎(chǔ)1.數(shù)字邏輯基礎(chǔ)教學(xué)要求1.掌握2、10、8、16進(jìn)制數(shù)的表示與相互轉(zhuǎn)化；2.掌握二進(jìn)制數(shù)的原碼、反碼、補(bǔ)碼的表示方法；3.掌握8421碼、余3碼、格雷碼的表示方法；4.掌握與、或、非、與非、或非、異或、同或基本邏輯運(yùn)算；5.掌握邏輯函數(shù)的4種表示方法：真值表、邏輯表達(dá)式、邏輯圖、波形圖。1.數(shù)字邏輯基礎(chǔ)1.數(shù)字邏輯基礎(chǔ)知識(shí)點(diǎn)1.數(shù)制及數(shù)制轉(zhuǎn)換：2←→10，2←→8，2←→16。2.原碼、反碼、補(bǔ)碼的表示方法。3.二進(jìn)制代碼：8421碼、余3碼、格雷碼。4.基本邏輯運(yùn)算：與、或、非、與非、或非、異或、同或。5.邏輯函數(shù)表示方法：真值表、邏輯表達(dá)式、邏輯圖、波形圖。1.數(shù)字邏輯基礎(chǔ)2.邏輯代數(shù)與硬件描述語(yǔ)言基礎(chǔ)章節(jié)內(nèi)容2.1邏輯代數(shù)2.2邏輯函數(shù)的卡諾圖化簡(jiǎn)法教學(xué)要求：1、掌握邏輯代數(shù)常用基本定律、恒等式和規(guī)則；2、掌握邏輯函數(shù)的基本表達(dá)式及相互轉(zhuǎn)換，代數(shù)化簡(jiǎn)方法；3、掌握邏輯函數(shù)最小項(xiàng)定義及性質(zhì)，卡諾圖化簡(jiǎn)法；4、了解硬件描述語(yǔ)言VerilogHDL2.邏輯代數(shù)與硬件描述語(yǔ)言基礎(chǔ)2.邏輯代數(shù)與硬件描述語(yǔ)言基礎(chǔ)知識(shí)點(diǎn)1.邏輯代數(shù)的基本定律和恒等式：基本公式，摩根定理；采用真值表等式證明的方法；3個(gè)基本規(guī)則。

2.邏輯函數(shù)代數(shù)化簡(jiǎn)：與-或表達(dá)式、與非-與非表達(dá)式，基本表達(dá)式的轉(zhuǎn)換；代數(shù)化簡(jiǎn)方法。3.邏輯函數(shù)的最小項(xiàng)：邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，真值表與最小項(xiàng)表達(dá)式的對(duì)應(yīng)關(guān)系。4.卡諾圖：邏輯函數(shù)的卡諾圖表示，卡諾圖化簡(jiǎn)。2.邏輯代數(shù)與硬件描述語(yǔ)言基礎(chǔ)3.邏輯門電路章節(jié)內(nèi)容3.1MOS邏輯門電路3.2TTL邏輯門電路3.3射極耦合邏輯門電路**3.4砷化鎵邏輯門電路**3.5邏輯描述中的幾個(gè)問(wèn)題3.6邏輯門電路使用中的幾個(gè)實(shí)際問(wèn)題3.7用VerilogHDL描述邏輯門電路*3.邏輯門電路3.邏輯門電路教學(xué)要求1.掌握與、或、與非、或非、異或、同或門的邏輯功能；2.掌握三態(tài)門、OD門、OC門和傳輸門的邏輯功能和應(yīng)用；3.掌握CMOS、TTL邏輯門電路的輸入與輸出電路結(jié)構(gòu)，輸入端高低電平判斷。4.掌握邏輯門的主要參數(shù)及在應(yīng)用中的接口問(wèn)題；5.了解半導(dǎo)體器件的開關(guān)特性以及邏輯門內(nèi)部電路結(jié)構(gòu)。3.邏輯門電路3.邏輯門電路知識(shí)點(diǎn)1.CMOS、TTL邏輯門電路的輸入與輸出結(jié)構(gòu)：輸入端高低電平判斷。2.幾種特殊門電路的功能、結(jié)構(gòu)和應(yīng)用：三態(tài)門、OD門、OC門和傳輸門。3.門電路使用中的幾個(gè)實(shí)際問(wèn)題：多余輸入端處理。3.邏輯門電路4.組合邏輯電路章節(jié)內(nèi)容4.1組合邏輯電路的分析4.2組合邏輯電路的設(shè)計(jì)4.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)4.4常用組合邏輯集成電路4.5組合可編程電路4.6用VerilogHDL描述組合邏輯電路*4.組合邏輯電路4.組合邏輯電路教學(xué)要求1.掌握組合邏輯電路的分析方法和設(shè)計(jì)方法；2.理解組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)產(chǎn)生的原因，掌握競(jìng)爭(zhēng)和冒險(xiǎn)存在判斷以及消除的方法；3.掌握典型組合邏輯集成電路的邏輯功能，學(xué)會(huì)閱讀MSI器件的功能表，能根據(jù)器件的功能正確應(yīng)用；5.掌握PLD的表示方法，能用PLD實(shí)現(xiàn)組合邏輯電路。4.組合邏輯電路4.組合邏輯電路知識(shí)點(diǎn)1.組合邏輯電路的分析方法和設(shè)計(jì)方法。2.組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)：產(chǎn)生的原因，存在的判斷，消除的方法。3.典型組合邏輯集成電路：各種MSI器件的功能，閱讀其功能表理解其功能；譯碼器、數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)。4.PLD：表示方法，用PLD實(shí)現(xiàn)組合邏輯電路——分析和設(shè)計(jì)。4.組合邏輯電路5.鎖存器和觸發(fā)器章節(jié)內(nèi)容5.1雙穩(wěn)態(tài)存儲(chǔ)單元電路5.2鎖存器5.3觸發(fā)器的電路結(jié)構(gòu)和工作原理5.4觸發(fā)器的邏輯功能5.鎖存器和觸發(fā)器5.鎖存器和觸發(fā)器教學(xué)要求1.掌握SR、D鎖存器的邏輯功能；2.掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T觸發(fā)器的邏輯功能，掌握觸發(fā)器邏輯功能表示方法——功能表、特性方程、狀態(tài)圖、波形圖，掌握觸發(fā)器功能轉(zhuǎn)換的方法；3.理解鎖存器、觸發(fā)器的電路結(jié)構(gòu)、工作原理和動(dòng)態(tài)特性。5.鎖存器和觸發(fā)器5.鎖存器和觸發(fā)器知識(shí)點(diǎn)1.鎖存器：SR、D鎖存器的邏輯功能。2.觸發(fā)器：現(xiàn)態(tài)、次態(tài)的理解；JK、D、T、T’觸發(fā)器的邏輯功能，邏輯功能表示方法——功能表、特性方程、狀態(tài)圖、波形圖；直接置1端、直接清0端的作用；簡(jiǎn)單觸發(fā)器電路波形圖。3.觸發(fā)器功能轉(zhuǎn)換。5.鎖存器和觸發(fā)器6.時(shí)序邏輯電路章節(jié)內(nèi)容6.1時(shí)序邏輯電路的基本概念6.2同步時(shí)序邏輯電路的分析6.3同步時(shí)序邏輯電路的設(shè)計(jì)6.4異步時(shí)序邏輯電路的分析6.5若干典型的時(shí)序邏輯集成電路6.6用Verilog描述時(shí)序邏輯電路*6.7時(shí)序邏輯可編程邏輯器件6.時(shí)序邏輯電路6.時(shí)序邏輯電路教學(xué)要求1.掌握時(shí)序邏輯電路的描述方式及其相互轉(zhuǎn)換；2.掌握時(shí)序邏輯電路的分析方法；3.掌握同步時(shí)序邏輯電路的設(shè)計(jì)方法；4.掌握典型時(shí)序邏輯電路計(jì)數(shù)器、寄存器、移位寄存器的邏輯功能及其應(yīng)用；5.了解時(shí)序可編程器件。6.時(shí)序邏輯電路6.時(shí)序邏輯電路知識(shí)點(diǎn)1.基本概念：時(shí)序邏輯電路分類；時(shí)序邏輯電路與組合邏輯電路區(qū)別；時(shí)序邏輯電路的表達(dá)方式——方程組、狀態(tài)表、狀態(tài)圖、波形圖——及它們之間的轉(zhuǎn)換。2.同步時(shí)序電路的分析和設(shè)計(jì)，異步時(shí)序電路的分析。3.集成計(jì)數(shù)器：功能表，同步與異步清0，并行置數(shù)，用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器。4.集成寄存器：功能表，多功能移位寄存器。6.時(shí)序邏輯電路7.存儲(chǔ)器章節(jié)內(nèi)容7.1只讀存儲(chǔ)器7.2隨機(jī)存取存儲(chǔ)器7.3復(fù)雜可編程邏輯器件7.4現(xiàn)場(chǎng)可編程門陣列7.5用EDA技術(shù)和可編程器件的設(shè)計(jì)例題*7.存儲(chǔ)器7.存儲(chǔ)器教學(xué)要求1.掌握半導(dǎo)體存儲(chǔ)器字、位、存儲(chǔ)容量、地址、等基本概念；2.理解半導(dǎo)體存儲(chǔ)器芯片的關(guān)鍵引腳的意義，掌握半導(dǎo)體存儲(chǔ)器的典型應(yīng)用；3.掌握半導(dǎo)體存儲(chǔ)器的擴(kuò)展方法；4.了解存儲(chǔ)器的組成及工作原理；5.了解CPLD和FPGA的基本結(jié)構(gòu)及實(shí)現(xiàn)邏輯功能的原理。7.存儲(chǔ)器7.存儲(chǔ)器知識(shí)點(diǎn)1.基本概念：半導(dǎo)體存儲(chǔ)器分類，半導(dǎo)體存儲(chǔ)器字、位、存儲(chǔ)容量、地址等。2.用ROM實(shí)現(xiàn)各種組合邏輯函數(shù)。3.半導(dǎo)體存儲(chǔ)器的擴(kuò)展：位擴(kuò)展，字?jǐn)U展。7.存儲(chǔ)器8.脈沖波形的變換與產(chǎn)生章節(jié)內(nèi)容8.1單穩(wěn)態(tài)觸發(fā)器8.2施密特觸發(fā)器8.3多器諧振蕩8.4555定時(shí)器及其應(yīng)用8.脈沖波形的變換與產(chǎn)生8.脈沖波形的變換與產(chǎn)生教學(xué)要求1.掌握單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器、多諧振蕩器的邏輯功能；2.掌握單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器MSI器件的邏輯功能和應(yīng)用；3.理解555定時(shí)器的工作原理，掌握由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器、多諧振蕩器的電路結(jié)構(gòu)、工作原理和參數(shù)計(jì)算。8.脈沖波形的變換與產(chǎn)生8.脈沖波形的變換與產(chǎn)生知識(shí)點(diǎn)1.單穩(wěn)態(tài)觸發(fā)器：?jiǎn)畏€(wěn)態(tài)觸發(fā)器的工作特點(diǎn)，可重復(fù)觸發(fā)和不可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器的應(yīng)用。2.施密特觸發(fā)器：同相輸出和反相輸出的施密特觸發(fā)器，正向閾值電壓VT+和負(fù)向閾值電壓VT-的意義。3.多器諧振蕩：多器諧振蕩的功能。4.555定時(shí)器：由555定時(shí)器組成的多諧、單穩(wěn)、施密特觸發(fā)器的電路、工作原理。8.脈沖波形的變換與產(chǎn)生9.模數(shù)與數(shù)模轉(zhuǎn)換器章節(jié)內(nèi)容9.1D/A轉(zhuǎn)換器9.2A/D轉(zhuǎn)換器教學(xué)要求：1.掌握倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、