NI點(diǎn)對點(diǎn)數(shù)據(jù)流技術(shù)在FPGA模塊的實例

NI點(diǎn)對點(diǎn)數(shù)據(jù)流技術(shù)在FPGA模塊的實例1.點(diǎn)對點(diǎn)數(shù)據(jù)流介紹NI點(diǎn)對點(diǎn)數(shù)據(jù)流(P2P)技術(shù)使用PCIExpress接口在多個設(shè)備之間直接，點(diǎn)對點(diǎn)傳輸，而不必通過主處理器或存儲器。這可使同一個系統(tǒng)中的設(shè)備共享信息而不必占用其它的系統(tǒng)資源。以下設(shè)備可支持NIP2P技術(shù)：PXIExpressNIFlexRIO現(xiàn)場可編程門陣列(FPGA)模塊(NIPXIe-7961R、PXIe-7962R、PXIe-7965R、PXIe-7966R和PXIe-7975R)，PXIExpress數(shù)字化儀和矢量信號分析儀，包括PXIe-5644R、PXIe-5645R、PXIe-5122、PXIe-5160、PXIe-5162、PXIe-5622和PXIe-5663。在圖1所描述的系統(tǒng)中，在NIPXIe-1075機(jī)箱中的NIPXIe-5622數(shù)字化儀使用點(diǎn)對點(diǎn)數(shù)據(jù)流直接將數(shù)據(jù)傳送到NIPXIe-7965RNIFlexRIOFPGA模塊。然后FPGA模塊將數(shù)據(jù)傳送到另一個FPGA模塊用作額外的處理。由于機(jī)箱背板開關(guān)提供與模塊所在插槽的直接連接，您不需要通過主控制器或進(jìn)入系統(tǒng)資源，例如CPU和主存儲器來傳送數(shù)據(jù)。

圖1.NIPXIe-5622數(shù)字化儀將數(shù)據(jù)流傳輸?shù)絻蓚€PXIExpressNIFlexRIOFPGA模塊.2.應(yīng)用實例RF應(yīng)用中一種常見的需求是實時頻域觸發(fā)。盡管大部分RF設(shè)備在一個功率級上觸發(fā)，但這種實時頻域觸發(fā)與頻率并沒有關(guān)系。但是，借助NILabVIEWFPGA模塊的點(diǎn)對點(diǎn)數(shù)據(jù)流和數(shù)據(jù)處理技術(shù)，您可以建立一個頻域觸發(fā)。圖2所描述的應(yīng)用中，NIPXIe-5663矢量信號分析儀使用點(diǎn)對點(diǎn)數(shù)據(jù)流將數(shù)據(jù)傳送到NIFlexRIOFPGA模塊進(jìn)行加窗，然后轉(zhuǎn)化為頻域信號，并與頻譜模板比較。當(dāng)數(shù)據(jù)超過模板時，F(xiàn)PGA模塊在PXI背板產(chǎn)生一個數(shù)字觸發(fā)信號。NIPXIe-5663收到這個觸發(fā)信號后，便開始捕獲數(shù)據(jù)記錄，包含預(yù)觸發(fā)采樣，并將數(shù)據(jù)存儲在分析儀的標(biāo)準(zhǔn)采集內(nèi)存中。然后您可以通過NI-RFSA驅(qū)動從主機(jī)訪問該數(shù)據(jù)記錄用于進(jìn)行其它處理或存儲。

圖2.在此應(yīng)用中，NIFlexRIOFPGA模塊向NIPXIe-5663矢量信號分析儀發(fā)出一個頻域觸發(fā)信號.3.點(diǎn)對點(diǎn)系統(tǒng)的編程N(yùn)I-P2P驅(qū)動極大簡化了點(diǎn)對點(diǎn)數(shù)據(jù)流的編程。在圖3描述的應(yīng)用中，1號FPGA直接將數(shù)據(jù)傳送給2號FPGA。在LabVIEWFPGA中，點(diǎn)對點(diǎn)數(shù)據(jù)讀取和寫入節(jié)點(diǎn)為數(shù)據(jù)交換提供先進(jìn)先出(FIFO)的接口。這些節(jié)點(diǎn)類似于DMA和本地FPGAFIFO。在數(shù)據(jù)交換之前，主機(jī)必須通過NI-RIO和NI-P2PAPI將1號FPGA的寫入數(shù)據(jù)流和2號FPGA的讀取連接起來（如圖3所示）。您可根據(jù)配置使用一個或兩個VI來連接點(diǎn)對點(diǎn)數(shù)據(jù)流，進(jìn)行數(shù)據(jù)交換。

圖3.兩個NIFlexRIOFPGA模塊和相關(guān)軟件之間的點(diǎn)對點(diǎn)數(shù)據(jù)流4.點(diǎn)對點(diǎn)系統(tǒng)基準(zhǔn)測試NI點(diǎn)對點(diǎn)技術(shù)實現(xiàn)了單個方向超過1.6GB/s的數(shù)據(jù)流速率。最大吞吐量取決于數(shù)據(jù)流模塊、機(jī)箱以及（如果配置支持）控制器。一般來說，這些組件速率的最低值是P2P的最大可能帶寬。點(diǎn)對點(diǎn)數(shù)據(jù)傳輸具有非常低的延遲，但會取決于系統(tǒng)配置。如果僅通過FIFO和PCIe總線傳輸數(shù)據(jù)，典型的延遲大約為2-4微秒。但是如果由于其他業(yè)務(wù)造成總線擁塞，這一延遲偶爾會達(dá)到幾十微秒的量級。當(dāng)從數(shù)字化儀輸出數(shù)據(jù)流，延遲通常為5微秒，如果將數(shù)據(jù)流傳輸?shù)饺我獠ㄐ伟l(fā)生器，由于板載緩沖，延遲大約為10-20微秒。如果通過具有板載信號處理功能的設(shè)備進(jìn)行數(shù)據(jù)傳輸（使用NIPXIe-5622數(shù)字化儀），則額外的濾波和其他處理可能會使延遲達(dá)到數(shù)百微秒。最后，對系統(tǒng)性能進(jìn)行評估時，還必須考慮NIFlexRIOFPGA模塊上運(yùn)行的用戶代碼的延遲。機(jī)箱

所有數(shù)據(jù)必須通過機(jī)箱從一個模塊流向另一個模塊，所以機(jī)箱對于確定帶寬非常重要。機(jī)箱背板的PCIExpress開關(guān)通過機(jī)箱路由數(shù)據(jù)，同時，也提供了實現(xiàn)點(diǎn)對點(diǎn)數(shù)據(jù)流的高帶寬點(diǎn)對點(diǎn)連接。當(dāng)模塊所占用的多個插槽是連接在同一個PCIExpress開關(guān)上時（如圖4所示）帶寬取決于開關(guān)。

圖4.機(jī)箱上的模塊布局路由所有數(shù)