軟件定義開發(fā)帶領(lǐng)DSP至全新階段

軟件定義開發(fā)帶領(lǐng)DSP至全新階段為了滿足市場對于更密集處理和提高系統(tǒng)整合度的需求，數(shù)字訊號處理功能已可運(yùn)用于高效能平臺組件上。全新的軟件定義開發(fā)流程，讓嵌入式軟件設(shè)計(jì)人員更易于使用C/C++語言。數(shù)字訊號處理是目前實(shí)現(xiàn)基本設(shè)備和服務(wù)所需的關(guān)鍵技術(shù)，這些基本設(shè)備和服務(wù)包含電信網(wǎng)絡(luò)、行動通訊、數(shù)字音頻、串流影音、工業(yè)馬達(dá)控制與機(jī)器視覺、車載駕駛輔助、高效能雷達(dá)以及政府信息情報(bào)等。為了滿足更復(fù)雜的系統(tǒng)要求、降低延遲以及提高信道容量，專用的數(shù)字信號處理器(DSP)已經(jīng)發(fā)展為傳輸率高達(dá)數(shù)十GFLOPS的多核心組件，可單獨(dú)或以大型多DSP組合的形式使用。盡管如此，進(jìn)一步發(fā)展的需求仍很大，設(shè)備設(shè)計(jì)人員正努力提高系統(tǒng)整合度以減少組件數(shù)量、強(qiáng)化可靠度，并降低成本。而為了滿足相關(guān)要求，DSP擴(kuò)展版本現(xiàn)可整合于多種平臺，包括從ARMCortex-M4小型嵌入式微控制器(MCU)至FPGA以及可編程系統(tǒng)單芯片(SoC)等。此外，當(dāng)設(shè)計(jì)人員面對唯有透過高度平行化才能滿足需求的密集處理，或如果系統(tǒng)需要高效能接口或客制加速器時(shí)，這些高效能的可配置組件現(xiàn)正成為理想選擇。新興DSP平臺

可配置SoC整合大量帶有系統(tǒng)功能的DSP模塊，包括處理器、內(nèi)存、周邊裝置以及可編程邏輯組件等。例如，賽靈思(Xilinx)Zynq-7000AllProgrammableSoC擁有多達(dá)2,020個(gè)DSP分割(slice)，分別包括一個(gè)25x8的乘法器、48位累加器以及相關(guān)功能。此外，該芯片上還有一個(gè)雙核心ARMCortex-A9MPCore應(yīng)用處理單元、標(biāo)準(zhǔn)高速周邊裝置，包括USB2.0、Gigabit以太網(wǎng)絡(luò)，以及LPDDR2和DDR3等易失存儲器接口。

另一方面，多核心處理器ZynqMPSoC可提供更多資源，包含多達(dá)3,528個(gè)DSP分割(每個(gè)分割包含一個(gè)27x18放大器)及外加PCIeGen2、USB3.0、SATA3.1和DisplayPort周邊裝置，并可支持DDR4易失存儲器。而MPSoC架構(gòu)也整合雙核心ARMCortex-R5MPCore實(shí)時(shí)處理核心、四核心A53及ARMMali-400MP2繪圖處理器(GPU)和H.264/H.265視訊編譯碼器。Zynq-7000和MPSoC高效能ARM處理器還受益于高度整合的NEON多媒體加速技術(shù)、FPGADSP分割、整合的周邊裝置，以及整合于UltraScale+MPSoC中多達(dá)1143,000個(gè)邏輯單元。藉由上述資源，該組件能滿足高度平行的處理以及支持廣泛的系統(tǒng)整合需要，并超越傳統(tǒng)多核心DSP水平。對設(shè)計(jì)團(tuán)隊(duì)而言，現(xiàn)在正是超越大型多DSP開發(fā)板效能極限，讓傳統(tǒng)DSP躍升至AllProgrammableSoC平臺的重大時(shí)刻。例如，利用這一技術(shù)，Xilinx的工程師協(xié)助了一家客戶重新設(shè)計(jì)原來包含32個(gè)傳統(tǒng)DSP芯片的雷達(dá)主板，而新設(shè)計(jì)的平臺僅需兩塊可編程設(shè)計(jì)組件。C/C++級硬件合成

以往進(jìn)行可編程FPGA和SoC設(shè)計(jì)時(shí)，工程師必須具備硬件設(shè)計(jì)技能來處理暫存級(RTL)設(shè)計(jì)，而這讓原本掌握軟件技能的設(shè)計(jì)團(tuán)隊(duì)無法充份發(fā)揮額外的功能和整合優(yōu)勢。圖1顯示簡化軟件開發(fā)以及效率和靈活度之間的權(quán)衡。圖中比較傳統(tǒng)軟件可編程處理器以及在RTL或使用軟件定義設(shè)計(jì)流程的可編程組件。

圖1：軟件定義流程讓嵌入式軟件開發(fā)人員充分了解AllProgrammableSoC組件的效能潛力設(shè)計(jì)傳統(tǒng)的DSP解決方案一直被視為是安全的解決方案。然而，隨著高效能應(yīng)用要求日益提升，高效能DSP的設(shè)計(jì)也越來越難以因應(yīng)多核心架構(gòu)的要求。因此，透過C/C++設(shè)計(jì)環(huán)境提供類似ASSP的程序設(shè)計(jì)體驗(yàn)，可協(xié)助系統(tǒng)和嵌入式軟件工程師運(yùn)用AllProgrammableSoC打造多處理系統(tǒng)。類似ASSP的編程體驗(yàn)

例如，賽靈思的SDSoC就是此開發(fā)環(huán)境的實(shí)例，軟件工程師無需使用傳統(tǒng)的FPGA工具或硬件設(shè)計(jì)語言(HDL)，即可為可編程組件開發(fā)C/C++應(yīng)用。此外，它也能妥善管理芯片處理、DSP資源，以及可編程設(shè)計(jì)硬件和內(nèi)存，進(jìn)而將系統(tǒng)效能最大化。該環(huán)境包括系統(tǒng)級特性分析器，能在設(shè)計(jì)初期了解系統(tǒng)整體效能和功耗。圖2顯示特性分析器如何配合SDSoC流程。該特性分析器可快速估算系統(tǒng)效能，并指出哪些C/C++函數(shù)可透過可編程邏輯加速。SDSoC則隨后透過編碼報(bào)告軟件周期、預(yù)估數(shù)據(jù)傳輸時(shí)間，并監(jiān)控包含快取、內(nèi)存和總線利用率等硬件應(yīng)用情況。該特性建立在賽靈思SDK的特性分析功能上，并在Zynq平臺上執(zhí)行完整設(shè)計(jì)的軟硬件效能測量?？焖俟浪愎ぞ邉t有助于使用者迅速評估一個(gè)或多個(gè)函數(shù)從軟件轉(zhuǎn)移至硬件所帶來的效能影響，并使軟件開發(fā)人員以此方式獨(dú)立加速各個(gè)C/C++函數(shù)，從而避免軟硬件團(tuán)隊(duì)間花費(fèi)大量互動時(shí)間，并且能盡量減少可編程邏輯進(jìn)行軟件加速所需的迭代次數(shù)。相較于數(shù)小時(shí)或更長的硬件操作時(shí)間，這種方法僅需數(shù)分鐘便可對修改所造成的影響進(jìn)行評估。

圖2：以PC樣本為基礎(chǔ)的非侵入性特性分析器如圖3所示，另一個(gè)C/C++全系統(tǒng)優(yōu)化編譯程序，主要針對SoC的ARM處理器和可編程邏輯及連接功能。此編譯程序產(chǎn)生成的HDL程序代碼，針對延遲、帶寬及硬件利用率進(jìn)行了優(yōu)化。而系統(tǒng)級特性分析器與系統(tǒng)優(yōu)化編譯程序的結(jié)合，相對于以軟件為核心而不采用硬件加速的解決方案，可提升整體效能至上百倍。

圖3：全系統(tǒng)編譯程序能控制效能、傳輸率和延遲，以減少設(shè)計(jì)反復(fù)的時(shí)間擁有FPGA設(shè)計(jì)技術(shù)的系統(tǒng)架構(gòu)師和平臺開發(fā)人員可利用SDSoC的優(yōu)勢為嵌入式軟件開發(fā)人員打造最佳應(yīng)用平臺。該工具利用自動化系統(tǒng)連接產(chǎn)生等特性，協(xié)助架構(gòu)師快速了解Zynq處理系統(tǒng)、內(nèi)存與可編程邏輯加速器間的最佳互連結(jié)構(gòu)。此外，架構(gòu)師能利用賽靈思VivadoDesignSuite的SDSoC打造特定應(yīng)用的平臺、配置如RTL描述等傳統(tǒng)FPGAIP，并可作為可用的C語言函式庫，進(jìn)而實(shí)現(xiàn)重復(fù)利用以提高設(shè)計(jì)生產(chǎn)力。軟/硬件系統(tǒng)效能分析

工程師可利用SDSoC的追蹤工具以了解其設(shè)計(jì)在選擇不同工作負(fù)載、軟硬件分割和系統(tǒng)設(shè)計(jì)下的執(zhí)行情形。SDSoCTrace可提供詳細(xì)的追蹤說明圖，包含應(yīng)用在執(zhí)行時(shí)的系統(tǒng)事件、執(zhí)行在處理器、硬件加速器上的軟件，以及系統(tǒng)內(nèi)部的數(shù)據(jù)傳輸鏈接進(jìn)行追蹤。而相關(guān)事件以圖形化的方式提供時(shí)間軸說明，且相對于事件記錄，此追蹤能呈現(xiàn)一定時(shí)間內(nèi)的互動事件，并有助于進(jìn)一步了解軟硬件系統(tǒng)中的應(yīng)用效能。

圖4a顯示SDSoCTrace如何自動在硬件系統(tǒng)中插入監(jiān)控器；此外，追蹤儀表也自動插入于軟件系統(tǒng)中。圖4b則展示軟硬件追蹤串流，以凸顯出不同類型的事件。

圖4a：SDSoCTrace啟動后能自動插入必要的監(jiān)控器和儀控功能

圖4b：Trace可視化圖形展示軟硬件系統(tǒng)中的互動事件開發(fā)板設(shè)計(jì)支持

藉由ZynqAllProgrammableSoC為基礎(chǔ)開發(fā)板的ZC702、ZC706加上合作廠商和特定市場所提供的專用平臺，如Zedboard、MicroZed、ZYB與影音和影像開發(fā)工具包等，SDSoC使軟件工程和開發(fā)板設(shè)計(jì)可同時(shí)發(fā)揮效用。此外，每個(gè)開發(fā)板皆提供支持套件(BSP)，可使SDSoC實(shí)現(xiàn)抽象平臺的中介數(shù)據(jù)，為嵌入式軟件開發(fā)人員和系統(tǒng)架構(gòu)師提進(jìn)一步提升生產(chǎn)力，并加速產(chǎn)品開發(fā)時(shí)