數(shù)字電路與邏輯設(shè)計習(xí)題 6第六章時序邏輯電路

第六章時序邏輯電路

。

。

2

D.2N

位二進(jìn)制數(shù)碼的寄存器。

D.2N

6．五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為

A.5B.10C.25D.32

7．同步時序電路和異步時序電路比較，其差異在于后者

。

。

B.沒有統(tǒng)一的時鐘脈沖控制

D.輸出只與內(nèi)部狀態(tài)有關(guān)

9.欲設(shè)計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進(jìn)制計數(shù)器，最少

A.2

C.4

10．8位移位寄存器，串行輸入時經(jīng)個脈沖后，8位數(shù)碼全部移入寄存器中。

A.1B.2C.4D.8

11．用二進(jìn)制異步計數(shù)器從0做加法，計到十進(jìn)制數(shù)178，則最少需要

A.2B.6C.7D.8E.10

12．某電視機(jī)水平-垂直掃描發(fā)生器需要一個分頻器將31500H的脈沖轉(zhuǎn)換為60H的脈沖，欲構(gòu)成此分

Z

Z

13．某移位寄存器的時鐘脈沖頻率為100KH，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要

Z

。

片。

二、判斷題（正確打√，錯誤的打×）

3．時序電路不含有記憶功能的器件。（）

4．同步時序電路具有統(tǒng)一的時鐘CP控制。（）

5．異步時序電路的各級觸發(fā)器類型不同。（）

n+1

n

11．在同步時序電路的設(shè)計中，若最簡狀態(tài)表中的狀態(tài)數(shù)為2，而又是用N級觸發(fā)器來實現(xiàn)其電路，

N

12．把一個5進(jìn)制計數(shù)器與一個10進(jìn)制計數(shù)器串聯(lián)可得到15進(jìn)制計數(shù)器。（）

13．同步二進(jìn)制計數(shù)器的電路比異步二進(jìn)制計數(shù)器復(fù)雜，所以實際應(yīng)用中較少使用同步二進(jìn)制計數(shù)器。

（）

14．利用反饋歸零法獲得N進(jìn)制計數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能

穩(wěn)定而是立刻變?yōu)?狀態(tài)。（）

寄存器和

、

。

五、試分析圖題五所示的時序電路（步驟要齊全）

六、試用74LS90構(gòu)成28進(jìn)制計數(shù)器（要求用8421BCD碼）。

七、試分析圖題七所示（a）、（b）兩個電路，畫出狀態(tài)轉(zhuǎn)換圖，并說明是幾進(jìn)制計數(shù)器。

八、試分別采用“反饋歸零法”和“預(yù)置法”，用74LS163構(gòu)成8進(jìn)制計數(shù)器，要求：輸出8421BCD

碼。

D

D

A

B

AB

A

C

二、判斷題

1.√

2.√3.√4.√5.×

7.√8.×9.×10.×

狀態(tài)方程：Q=Q

Q

、

n

n

n

0

0

0

0

1

1

J=Q，K=1；

Q=Q

Q

n

n

n

1

0