編寫具有100%可靠性代碼的幾個技巧

編寫具有100%可靠性代碼的幾個技巧您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯？要不然就是有可能在您使用更高版本的工具鏈進行編譯時，它開始出錯。您檢查自己的測試平臺，并確認測試已經(jīng)做到100%的完全覆蓋，而且所有測試均未出現(xiàn)任何差錯，但是問題仍然頑疾難除。

雖然設(shè)計人員極其重視編碼和仿真，但是他們對芯片在FGPA中的內(nèi)部操作卻知之甚少，這是情有可原的。因此，不正確的邏輯綜合和時序問題（而非邏輯錯誤）成為大多數(shù)邏輯故障的根源。

但是，只要設(shè)計人員措施得當，就能輕松編寫出能夠創(chuàng)建可預(yù)測、可靠邏輯的FPGA代碼。

在FPGA設(shè)計過程中，需要在編譯階段進行邏輯綜合與相關(guān)時序收斂。而包括I/O單元結(jié)構(gòu)、異步邏輯和時序約束等眾多方面，都會對編譯進程產(chǎn)生巨大影響，致使其每一輪都會在工具鏈中產(chǎn)生不同的結(jié)果。為了更好、更快地完成時序收斂，我們來進一步探討如何消除這些差異。

I/O單元結(jié)構(gòu)

所有FPGA都具有可實現(xiàn)高度定制的I/O引腳。定制會影響到時序、驅(qū)動強度、終端以及許多其它方面。如果您未明確定義I/O單元結(jié)構(gòu)，則您的工具鏈往往會采用您預(yù)期或者不希望采用的默認結(jié)構(gòu)。如下VHDL代碼的目的是采用“sda:inoutstd_logic;”聲明創(chuàng)建一個稱為sda的雙向I/O緩沖器。

tri_state_proc:PROCESS(sys_clk)BEGINifrising_edge(sys_clk)thenif(enable_in='1')thensda<=data_in;elsedata_out<=sda;sda<='Z';endif;endif;ENDPROCESStri_state_proc;

當綜合工具發(fā)現(xiàn)這組代碼時，其中缺乏如何實施雙向緩沖器的明確指示。因此，工具會做出最合理的猜測。

實現(xiàn)上述任務(wù)的一種方法是，在FPGA的I/O環(huán)上采用雙向緩沖器（事實上，這是一種理想的實施方式）。另一種選擇是采用三態(tài)輸出緩沖器和輸入緩沖器，二者都在查詢表(LUT)邏輯中實施。最后一種可行方法是，在I/O環(huán)上采用三態(tài)輸出緩沖器，同時在LUT中采用輸入緩沖器，這是大多數(shù)綜合器選用的方法。

這三種方法都可以生成有效邏輯，但是后兩種實施方式會在I/O引腳與LUT之間傳輸信號時產(chǎn)生更長的路由延遲。此外，它們還需要附加的時序約束，以確保時序收斂。FPGA編輯器清晰表明：在圖1中，我們的雙向I/O有一部分散布在I/O緩沖器之外。

教訓(xùn)是切記不要讓綜合工具猜測如何實施代碼的關(guān)鍵部分。即使綜合后的邏輯碰巧達到您的預(yù)期，在綜合工具進入新版本時情況也有可能發(fā)生改變。

應(yīng)當明確定義您的I/O邏輯和所有關(guān)鍵邏輯。以下VHDL代碼顯示了如何采用Xilinx?IOBUF原語對I/O緩沖器進行隱含定義。另外需要注意的是，采用相似方式明確定義緩沖器的所有電氣特性。

sda_buff:IOBUFgenericmap(IOSTANDARD=>"LVCMOS25",IFD_DELAY_VALUE=>"0",DRIVE=>12,SLEW=>"SLOW")portmap(o=>data_out,io=>sda,i=>data_in,t=>enable_in);

在圖2中，F(xiàn)PGA編輯器明確顯示，我們已完全在I/O緩沖器內(nèi)部實施了雙向I/O。

異步邏輯的劣勢異步代碼會產(chǎn)生難以約束、仿真及調(diào)試的邏輯。異步邏輯往往產(chǎn)生間歇性錯誤，而且這些錯誤幾乎無法重現(xiàn)。另外，無法生成用于檢測異步邏輯所導(dǎo)致的錯誤的測試平臺。

雖然異步邏輯看起來可能容易檢測，但是，事實上它經(jīng)常不經(jīng)檢測；因此，設(shè)計人員必須小心異步邏輯在設(shè)計中隱藏的許多方面。所有鐘控邏輯都需要一個最短建立與保持時間，而且這一點同樣適用于觸發(fā)器的復(fù)位輸入。以下代碼采用異步復(fù)位。在此無法為了滿足觸發(fā)器的建立與保持時間需求而應(yīng)用時序約束。

data_proc:PROCESS(sys_clk,reset)BEGINif(reset='1')thendata_in<='0';elsifrising_edge(sys_clk)thendata_in<=serial_in;endif;ENDPROCESSdata_proc;

下列代碼采用同步復(fù)位。但是，大多數(shù)系統(tǒng)的復(fù)位信號都可能是按鍵開關(guān)，或是與系統(tǒng)時鐘無關(guān)的其它信號源。盡管復(fù)位信號大部分情況是靜態(tài)的，而且長期處于斷言或解除斷言狀態(tài)，不過其水平仍然會有所變化。相當于系統(tǒng)時鐘上升沿，復(fù)位解除斷言可以違反觸發(fā)器的建立時間要求，而對此無法約束。

data_proc:PROCESS(sys_clk)BEGINifrising_edge(sys_clk)thenif(reset='1')thendata_in<='0';elsedata_in<=serial_in;endif;endif;ENDPROCESSdata_proc;

只要我們明白無法直接將異步信號饋送到我們的同步邏輯中，就很容易解決這個問題。以下代碼創(chuàng)建一個稱sys_reset的新復(fù)位信號，其已經(jīng)與我們的系統(tǒng)時鐘sys_clk同步化。在異步邏輯采樣時會產(chǎn)生亞穩(wěn)定性問題。我們可以采用與階梯的前幾級進行了‘與’運算的梯形采樣降低此問題的發(fā)生幾率。

data_proc:PROCESS(sys_clk)BEGINifrising_edge(sys_clk)thenreset_1<=reset;reset_2<=reset_1andreset;sys_reset<=reset_2andreset_1andreset;endif;ifrising_edge(sys_clk)thenif(sys_reset='1')thendata_in<='0';elsedata_in<=serial_in;endif;endif;ENDPROCESSdata_proc;

至此，假定您已經(jīng)慎重實現(xiàn)了所有邏輯的同步化。不過，如果您不小心，則您的邏輯很容易與系統(tǒng)時鐘脫節(jié)。切勿讓您的工具鏈使用系統(tǒng)時鐘所用的本地布線資源。那樣做的話您就無法約束自己的邏輯。切記要明確定義所有的重要邏輯。

以下VHDL代碼采用賽靈思BUFG原語強制sys_clk進入驅(qū)動低延遲網(wǎng)絡(luò)(low-skewnet)的專用高扇出緩沖器。

gclk1:BUFGportmap(I=>sys_clk,O=>sys_clk_bufg);data_proc:PROCESS(sys_clk_bufg)BEGINifrising_edge(sys_clk_bufg)thenreset_1<=reset;reset_2<=reset_1andreset;sys_reset<=reset_2andreset_1andreset;endif;ifrising_edge(sys_clk_bufg)thenif(sys_reset='1')thendata_in<='0';elsedata_in<=serial_in;endif;endif;ENDPROCESSdata_proc;

某些設(shè)計采用單個主時鐘的分割版本來處理反序列化數(shù)據(jù)。以下VHDL代碼（nibble_proc進程）舉例說明了按系統(tǒng)時鐘頻率的四分之一采集的數(shù)據(jù)。

data_proc:PROCESS(sys_clk_bufg)BEGINifrising_edge(sys_clk_bufg)thenreset_1<=reset;reset_2<=reset_1andreset;sys_reset<=reset_2andreset_1andreset;endif;ifrising_edge(sys_clk_bufg)thenif(sys_reset='1')thentwo_bit_counter<="00";divide_by_4<='0';nibble_wide_data<="0000";elsetwo_bit_counter<=two_bit_counter+1;divide_by_4<=two_bit_counter(0)andtwo_bit_counter(1);nibble_wide_data(0)<=serial_in;nibble_wide_data(1)<=nibble_wide_data(0);nibble_wide_data(2)<=nibble_wide_data(1);nibble_wide_data(3)<=nibble_wide_data(2);endif;endif;ENDPROCESSdata_proc;nibble_proc:PROCESS(divide_by_4)BEGINifrising_edge(divide_by_4)thenif(sys_reset='1')thennibble_data_in<="0000";elsenibble_data_in<=nibble_wide_data;endif;endif;ENDPROCESSnibble_proc;

看起來好像一切都已經(jīng)同步化，但是nibble_proc采用乘積項divide_by_4對來自時鐘域sys_clk_bufg的nibble_wide_data進行采樣。由于路由延遲，divde_by_4與sys_clk_bufg之間并無明確的相位關(guān)系。將divide_by_4轉(zhuǎn)移到BUFG也于事無補，因為此進程會產(chǎn)生路由延遲。解決方法是將nibble_proc保持在sys_clk_bufg域，并且采用divide_by_4作為限定符，如下所示。

nibble_proc:PROCESS(sys_clk_bufg)BEGINifrising_edge(sys_clk_bufg)thenif(sys_reset='1')thennibble_data_in<="0000";elsif(divide_by_4='1')thennibble_data_in<=nibble_wide_data;endif;endif;ENDPROCESSnibble_proc

時序約束的重要性

如果您希望自己的邏輯正確運行，則必須采用正確的時序約束。如果您已經(jīng)慎重確保代碼全部同步且注冊了全部I/O，則這些步驟可以顯著簡化時序收斂。在采用上述代碼并且假定系統(tǒng)時鐘為100MHz時，則只需四行代碼就可以輕松完成時序約束文件，如下所示：

NETsys_clk_bufgTNM_NET=sys_clk_bufg;TIMESPECTS_sys_clk_bufg=PERIODsys_clk_bufg10nsHIGH50%;OFFSET=IN6nsBEFOREsys_clk;OFFSET=OUT6nsAFTERsys_clk;

請注意：賽靈思FPGA中I/O注冊邏輯的建立與保持時間具有很高的固定性