基于FPGA的嵌入式Linux操作系統(tǒng)解決方案

基于FPGA的嵌入式Linux操作系統(tǒng)解決方案FPGA是通過(guò)邏輯組合電路來(lái)實(shí)現(xiàn)各種功能的器件。由于FPGA內(nèi)部集成了大量的邏輯資源和可配置的I/O引腳，加上獨(dú)特的并行處理架構(gòu)，可以輕松實(shí)現(xiàn)同時(shí)對(duì)多個(gè)外部設(shè)備的配置和管理，以及內(nèi)外各種接口數(shù)據(jù)的傳輸?，F(xiàn)在開(kāi)發(fā)廠商又在FPGA內(nèi)部加入了大量的DSP和BlockRAM資源，非常適合圖像處理、數(shù)字信號(hào)處理等運(yùn)算密集的應(yīng)用，因此在這些領(lǐng)域取得了廣泛的應(yīng)用。但是由于FPGA程序編寫(xiě)的靈活性和功能的多樣性，使得它在一個(gè)復(fù)雜工程中對(duì)各個(gè)程序的使用調(diào)度、統(tǒng)籌管理上有很大的局限性，這樣就必須引入操作系統(tǒng)進(jìn)行統(tǒng)一的管理。Linux系統(tǒng)則因?yàn)槠淞己玫目刹脺p、可配置等特點(diǎn)在嵌入式領(lǐng)域應(yīng)用廣泛。

Linux操作系統(tǒng)提供了許多系統(tǒng)級(jí)的應(yīng)用，例如網(wǎng)絡(luò)協(xié)議的實(shí)現(xiàn)、進(jìn)程調(diào)度、內(nèi)存管理等，同時(shí)Linux是一個(gè)成熟的開(kāi)源操作系統(tǒng)，有豐富的應(yīng)用資源，利用這些資源和強(qiáng)大的系統(tǒng)功能，用戶可以快速地開(kāi)發(fā)基于嵌入式環(huán)境復(fù)雜系統(tǒng)。因此，結(jié)合FPGA和Linux雙方優(yōu)勢(shì)，可以很好地滿足嵌入式系統(tǒng)設(shè)計(jì)需求，量體裁衣，去除冗余。本文給出了一種基于XilinxFPGA的嵌入式Linux操作系統(tǒng)解決方案?；贔PGA的嵌入式系統(tǒng)的硬件設(shè)計(jì)本設(shè)計(jì)是基于XilinxXC4VFX40系列FPGA，它內(nèi)部集成了兩個(gè)PowerPC405處理器，4個(gè)10/100/1000M以太網(wǎng)MAC模塊，運(yùn)行頻率300MHz時(shí)，具有420D-MIPS性能，能解決高速網(wǎng)絡(luò)數(shù)據(jù)傳輸問(wèn)題，并且能解決通過(guò)網(wǎng)絡(luò)加載操作系統(tǒng)和交叉編譯等問(wèn)題。它內(nèi)部有448個(gè)可配置I/O口，2592kbBlockRAM，能實(shí)現(xiàn)對(duì)各種外部設(shè)備的并行控制以及較多數(shù)據(jù)的存儲(chǔ)與處理。加載一個(gè)操作系統(tǒng)，一般需要幾十兆的內(nèi)存空間，F(xiàn)PGA內(nèi)部自帶的RAM空間是遠(yuǎn)遠(yuǎn)不夠的，本設(shè)計(jì)在板上擴(kuò)展了兩片MICRON公司的256MbDDR內(nèi)存，作為上電時(shí)操作系統(tǒng)的加載和運(yùn)行空間?，F(xiàn)在主流的嵌入式操作系統(tǒng)，都需要搭建交叉編譯環(huán)境，把在主機(jī)上編寫(xiě)好的可執(zhí)行文件下載到目標(biāo)板上，這就需要實(shí)現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)的傳輸。由于XC4VFX40自帶了以太網(wǎng)MAC模塊，只需要在外面添加個(gè)PHY芯片和帶隔離器的RJ45接口就能實(shí)現(xiàn)這個(gè)功能。

本設(shè)計(jì)由于對(duì)網(wǎng)絡(luò)數(shù)據(jù)實(shí)時(shí)性要求很高，因此采用Marvell公司的千兆以太網(wǎng)PHY芯片88E1111-RCJ。它能根據(jù)自身配置和主機(jī)設(shè)計(jì)，實(shí)現(xiàn)10/100/1000M自適應(yīng)傳輸，并且Linux本身對(duì)這個(gè)芯片提供了驅(qū)動(dòng)支持，實(shí)現(xiàn)無(wú)縫鏈接。操作系統(tǒng)加載到DDR中能快速有效的運(yùn)行，但是掉電就會(huì)丟失，因此必須加入FLASH芯片，把系統(tǒng)文件存儲(chǔ)到外部FLASH中。加電時(shí)，F(xiàn)PGA把操作系統(tǒng)文件從FLASH讀入到DDR中運(yùn)行。FPGA設(shè)計(jì)當(dāng)然會(huì)擴(kuò)展很多接口出來(lái)，利用自身并行處理的優(yōu)勢(shì)，控制很多外圍設(shè)備，本設(shè)計(jì)也不例外，擴(kuò)展了8個(gè)通用的GPIO，2個(gè)PS/2接口，1個(gè)USB接口，1個(gè)AC97聲卡接口，1個(gè)HotLink接口，以及4個(gè)RS422接口，同時(shí)擴(kuò)展了兩個(gè)CPCI接口，引出了16位數(shù)據(jù)地址線和Ethernet控制線，整個(gè)系統(tǒng)的硬件框圖如圖1所示。

在進(jìn)行電路設(shè)計(jì)時(shí)，是以FPGA為核心，向外擴(kuò)展各種設(shè)備，因此特別注意了FPGA各個(gè)引腳的連接。由于DDR和PHY芯片都需要提供+2.5V電壓，因此和DDR、PHY芯片連接引腳所在的BANK需要提供+2.5V電壓參考，并且不能接以LVTTL或LVCMOS為電壓參考的引腳。重要快速的時(shí)鐘信號(hào)必須接到全局時(shí)鐘引腳上。由于FPGA需要通過(guò)外部FLASH啟動(dòng)操作系統(tǒng)，需要并行配置，以減少加載時(shí)間，配置電路如圖2所示。在DDR布線時(shí)，數(shù)據(jù)和地址線需要走等長(zhǎng)線，數(shù)據(jù)線之間不能相差10Mil，地址線要控制在20Mil以內(nèi)，時(shí)鐘也需要走差分等長(zhǎng)線，長(zhǎng)度應(yīng)大于地址線，DDR各個(gè)信號(hào)還需要47Ω的并行端接，改善信號(hào)質(zhì)量。千兆PHY輸出MDI信號(hào)也需要在頂層做差分等長(zhǎng)，不然在進(jìn)行1000M數(shù)據(jù)傳輸時(shí)很可能不穩(wěn)定。DDR和PHY需要完整的電源回路做參考，電源層劃分時(shí)也要特別注意，其他電路做常規(guī)處理就可以了。

EDK和ISE軟件設(shè)計(jì)首先需要調(diào)用Xilinx提供的EDK軟件，對(duì)各個(gè)模塊加入必要的IPCORE，以便操作系統(tǒng)能正常調(diào)用這些器件的驅(qū)動(dòng)操作他們。

本設(shè)計(jì)采用的是EDK10.1.2版本，PPC方面選用ppc405內(nèi)核，頻率設(shè)定在300MHz，同時(shí)需要添加中斷輸入引腳，以便響應(yīng)以太網(wǎng)、串口等外部中斷，其他使用默認(rèn)設(shè)置。DDR控制器采用EDK提供的Multi-Port-MemoryController模塊，需要設(shè)置DDR芯片廠商、大小和數(shù)據(jù)位數(shù)等，特別指出的是，要設(shè)置獨(dú)立的兩條PLB總線和PPC連接，作為PPC的指令和數(shù)據(jù)總線。MAC單元需要加入XPS_LL_TEMAC模塊來(lái)控制，本設(shè)計(jì)需要設(shè)置PHY類型為GMII(千兆以太網(wǎng))，同時(shí)要指定物理地址和收發(fā)FIFO大小。FLASH單元需要加入xps_mch_emc模塊，同時(shí)設(shè)置FLASH類型和讀寫(xiě)時(shí)間。為了方便調(diào)試，還需要加入串口控制臺(tái)模塊，本設(shè)計(jì)使用的是UartLite模塊，設(shè)置需要的波特率和校驗(yàn)類型。特別注意的是，系統(tǒng)還需要時(shí)鐘管理模塊(DCM)，提供各個(gè)模塊需要的不同時(shí)鐘，還要設(shè)置一段FPGA內(nèi)部RAM區(qū)域，放置PPC的.boot文件。外部這些模塊都通過(guò)PLB總線和PPC通信，需要統(tǒng)一編址，一般把DDR內(nèi)存空間地址分配到0x0開(kāi)始，整個(gè)系統(tǒng)的構(gòu)建如圖3所示。

本設(shè)計(jì)，除了在EDK中搭建了操作系統(tǒng)必須的各種模塊后，還需要在ISE中編寫(xiě)各個(gè)時(shí)序電路程序，因此把EDK中編寫(xiě)好的工程作為一個(gè)模塊，加入到ISE中，然后統(tǒng)一編譯，這樣生成了我們需要的完整功能的程序。特別指出的是，PPC405數(shù)據(jù)地址采用的是大端模式，接入到ISE中時(shí)，需要把數(shù)據(jù)顛倒位置，如DATA[0：31]變?yōu)镈ATA[31：0]，才能正常讀寫(xiě)。Linux操作系統(tǒng)的加載與燒寫(xiě)加載Linux操作系統(tǒng)需要利用EDK軟件提供的板級(jí)升級(jí)包(BSP)配置內(nèi)核。BSP包含了所選定處理器架構(gòu)的屬性文件以及相關(guān)硬件的驅(qū)動(dòng)源文件。

首先要在EDKProjectOption中ProjectPeripheralRespository選項(xiàng)下設(shè)置Xilinx提供的gen-mhs-devtree/edk_lib庫(kù)路徑，然后在軟件平臺(tái)設(shè)置中選擇Dts模式，編譯更新升級(jí)包，生成.dts配置文件。Dts文件包含了所有模塊地址分配，中斷以及驅(qū)動(dòng)信息，把他加入到Linux內(nèi)核中，然后配置內(nèi)核選項(xiàng)選擇對(duì)應(yīng)的處理器架構(gòu)、所選硬件的驅(qū)動(dòng)模塊以及需要的其他內(nèi)核模塊，之后再對(duì)完成配置的內(nèi)核進(jìn)行編譯，生成Linux的內(nèi)核image文件。生成內(nèi)核image文件之后，還需要生成系統(tǒng)運(yùn)行所需要的根文件系統(tǒng)。根文件系統(tǒng)中包含了嵌入式Linux系統(tǒng)的所有應(yīng)用程序、庫(kù)以及系統(tǒng)配置等相關(guān)文件。

根文件系統(tǒng)中常用的程序和命令可利用開(kāi)源軟件Busybox構(gòu)造。構(gòu)造完成之后，在Busybox生成的目錄和文件的基礎(chǔ)上再構(gòu)造根文件系統(tǒng)的目錄樹(shù)，并添加相關(guān)設(shè)備文件和配置文件以及系統(tǒng)運(yùn)行時(shí)需要的腳本文件，從而形成最終的根文件系統(tǒng)，ramdisk.image。把他拷貝到內(nèi)核中的../arch/powerpc/boot目錄下，在linux2.6.x根目錄下運(yùn)行makezlmage.initrt，生成最終的系統(tǒng)文件。需要指出的是，在編譯linux內(nèi)核時(shí)，需要設(shè)置好交叉編譯環(huán)境：首先安裝ELDK編譯軟件，然后在編輯自己的帳戶目錄下的.bashrc(例如：/home/ppc/)中加入下面內(nèi)容：

CROSS_COMPILE=ppc_4xx

$PATH=$PATH：/home/ppc/PowerPc/ELDK/usr/bin：/home/ppc/PowerPc/ELDK/binexportCROSS_COMPILEPATH

保存，然后執(zhí)行$source.bashrc

把生成的zlmage.initrd文件通過(guò)EDK軟件下的XMD調(diào)試窗口，使用dowzlmage.initrd命令下載到DDR中，然后運(yùn)行run命令，就正常啟動(dòng)Linux了。

程序下載到DDR中，掉電后，數(shù)據(jù)就丟失了，不能保存和連續(xù)使用，因此要把操作系統(tǒng)燒寫(xiě)到FLASH，上電后讓它能自動(dòng)運(yùn)行，掉電后也不會(huì)丟失。EDK提供了專門的FLASH燒寫(xiě)工具ProgramFlashMemory，首先要把zlmage.initrd文件轉(zhuǎn)換為FLASH能識(shí)別的.SREC文件，需要在EDKShell下運(yùn)行下面命令：

$powerpc-eabi-objcopy–Ielf32-powerpc–OsreczImage.initrd.srec

第一次燒寫(xiě)FLASH時(shí)需要把ProgramFlashMemory中CreateFlashBootlooderApplication勾上，讓系統(tǒng)自動(dòng)生成Bootlooder程序。操作系統(tǒng)燒寫(xiě)到Flash中后，需要FPGA在上電后自動(dòng)從FLASH讀取操作系統(tǒng)數(shù)據(jù)，然后自動(dòng)運(yùn)行，這幾需要把剛剛生成的bootloadr_0工程中的.elf加入到.bit生成新的配置文件，使用EDK下的UpdataBitstream命令就能實(shí)現(xiàn)。最后把生成的.mcs文件燒寫(xiě)到FPGAPROM中，上電后，系統(tǒng)就能自動(dòng)運(yùn)行了。設(shè)計(jì)結(jié)果與分析在Linux系統(tǒng)正常加載后，我們?cè)O(shè)計(jì)一個(gè)程序，它通過(guò)以太網(wǎng)，從上位機(jī)獲得數(shù)據(jù)，存入FPGA內(nèi)部BlockRam中，再在ISE中編寫(xiě)程序，把獲得的數(shù)據(jù)取出，產(chǎn)生頻率可變的波形發(fā)生器，并回傳發(fā)送的參數(shù)給上位機(jī)。

通過(guò)實(shí)驗(yàn)證明，在FPGA加入操作系統(tǒng)后，能輕松實(shí)現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)的收發(fā)，并通過(guò)FPGA自身的邏輯，產(chǎn)生我們需要的各種控制信號(hào)，做到了系統(tǒng)的統(tǒng)一調(diào)度和各個(gè)功能的并行處理，發(fā)揮了操作系統(tǒng)和FPGA各自的優(yōu)勢(shì)。但是也發(fā)現(xiàn)，F(xiàn)PGA下操作系統(tǒng)運(yùn)行的頻率不高，最多600MHz，中斷響應(yīng)間隔較長(zhǎng)，大約3ms左右，系統(tǒng)上電啟動(dòng)時(shí)間較長(zhǎng)，大約40s左右，這些都需要在今后設(shè)計(jì)中進(jìn)