集成電路工藝chap0 引言

集成電路工藝電子科學(xué)與技術(shù)信息學(xué)院本門課程共分幾大塊來介紹：一、緒論主要介紹微電子器件工藝的發(fā)展歷史，集成電路的發(fā)展歷史及工藝實例。二、硅的晶體結(jié)構(gòu)主要介紹硅晶體的特點，晶向，晶面，缺陷，雜質(zhì)等等。三、熱處理及離子注入氧化，擴散，離子注入工藝四、薄膜工藝物理氣相淀積，化學(xué)氣相淀積，外延工藝五、圖形轉(zhuǎn)移工藝光刻與刻蝕六、工藝集成金屬化與多層互連，工藝集成七、后工藝，測試減薄，蒸金，劃片，燒結(jié)，鍵合，封裝，測試集成電路工藝分幾大塊技術(shù)：圖形轉(zhuǎn)移：將設(shè)計在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上

光刻：接觸光刻、接近光刻、投影光刻、電子束光刻等

刻蝕：干法刻蝕、濕法刻蝕摻雜：根據(jù)設(shè)計的需要，將適量的各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等

離子注入：退火

擴散：制膜：制作各種材料的薄膜

氧化：干氧氧化、濕氧氧化等

CVD：APCVD、LPCVD、PECVD

PVD：蒸發(fā)、濺射集成電路制備主要工藝及設(shè)備

1.晶片制備2.前道工藝

3.后道工藝1.晶片制備1.1單晶拉伸：在適當(dāng)?shù)臏囟认?，將特制的籽晶與熔化于坩堝內(nèi)的高純多晶材料相接觸，在籽晶與坩堝相對旋轉(zhuǎn)的同時，按一定速度向上提拉籽晶，使熔體不斷沿籽晶晶向結(jié)晶，直接拉制成單晶。

相關(guān)設(shè)備>>單晶爐1.2切片：將半導(dǎo)體單晶按所需晶向切割成指定厚度的薄片

相關(guān)設(shè)備>>內(nèi)圓切片機多刀切割機1.3倒角：由于剛切下來的晶片外邊緣很鋒利，硅單晶又是脆性材料，為避免邊角崩裂影響晶片強度、破壞晶片表面光潔和對后工序帶來污染顆粒，必須用專用的設(shè)備自動修整晶片邊緣形狀和外徑尺寸。

相關(guān)設(shè)備>>倒角機

1.4拋光：利用拋光劑對研磨后的晶片進行物理、化學(xué)的表面加工，以獲取無晶格損傷的高潔凈度、高平整度的鏡面晶片。

相關(guān)設(shè)備>>單/雙面拋光機單/多頭拋光機1.5清洗：合理的清洗是保證硅片表面質(zhì)量的重要條件。在晶片制備過程中需要多次清洗，以去除殘留在晶片表面或邊緣的廢屑等。

相關(guān)設(shè)備>>清洗機沖洗甩干機

2.前道工藝

2.1外延：在單晶襯底晶片上生長一層具有與基片不同電子特性的薄硅層。

相關(guān)設(shè)備>>外延爐2.2氧化：在高溫下，氧和水蒸氣跟硅表面起化學(xué)作用，形成薄厚均勻的硅氧化層。

相關(guān)設(shè)備>>氧化爐

2.3化學(xué)汽相淀積（CVD）：使一種或數(shù)種物質(zhì)的氣體以某種方式激活后，在襯底表面發(fā)生化學(xué)反應(yīng)，并淀積所需固體薄膜。

相關(guān)設(shè)備>>CVD設(shè)備2.4濺射：正離子受強電場加速，形成高能量的離子流轟擊靶材，當(dāng)離子的動能超過靶原子的結(jié)合能時，靶表面的原子就脫離表面，濺射到對面的陽極上，淀積成薄膜。

相關(guān)設(shè)備>>濺射臺

2.5光刻：將掩模圖形轉(zhuǎn)印到涂有光刻膠的襯底晶片上。對準(zhǔn)和曝光是光刻工藝中最關(guān)鍵的工序

相關(guān)設(shè)備>>接觸/接近式曝光機分步投影曝光機

2.6刻蝕：活性氣體可使曝光區(qū)，在晶片表面建立幾何圖形。

相關(guān)設(shè)備>>刻蝕機

2.7離子注入：先使待摻雜的原子電離，再加速到一定能量使之“注入”到晶體中，經(jīng)過退火使雜質(zhì)激活，達到摻雜目的。

相關(guān)設(shè)備>>離子注入機

3.后道工藝

3.1探針測試：對晶圓上的每個電路進行電性能測試及特性測試。

相關(guān)設(shè)備>>探針測試臺3.2劃片：將具有集成電路管芯的圓片用金剛砂刃具、激光束等方法分割成單獨的管芯以便封裝。

相關(guān)設(shè)備>>砂輪劃片機

3.3粘片：把集成電路芯片用銀漿、銀玻璃、低溫焊料或共晶焊料裝配到塑料封裝的引線框架或陶瓷封裝外殼底座上。

相關(guān)設(shè)備>>粘片機3.4引線鍵合：用金引線把集成電路管芯上的壓焊點與外殼或引線框架上的外引線內(nèi)引出端通過鍵合連接起來。

相關(guān)設(shè)備>>引線鍵合機

3.5封裝：密封組件用作機械和外界保護。為保證封裝質(zhì)量，管殼必須具有良好的氣密性、足夠的機械強度、良好的電氣性能和熱性能。

相關(guān)設(shè)備>>塑封壓機切筋打彎機打標(biāo)機

3.6終測：又叫成品測試，目的是確保IC能滿足最低電氣規(guī)范化要求，并按不同要求分類，統(tǒng)計出分類結(jié)果和不同參數(shù)分布，供質(zhì)量和生產(chǎn)部門參考。

相關(guān)設(shè)備>>數(shù)字集成電路測試系3.7編帶：將IC成品經(jīng)自動識別檢測，熱封覆蓋膜并編入凹殼載帶。

相關(guān)設(shè)備>>編帶機

Chap0緒論

微電子科學(xué)是在固體物理、微電子器件工藝和電子學(xué)三者的基礎(chǔ)上發(fā)展起來的一門新的學(xué)科。近幾年來，它發(fā)展迅速，主要歸功于微電子器件工藝（即半導(dǎo)體工藝）的迅速發(fā)展。大規(guī)模集成電路和超大規(guī)模集成電路的誕生和發(fā)展,是微電子器件發(fā)展的里程碑。

0．1微電子器件工藝的發(fā)展歷史

大致分為三個階段：

1.生長法：在20世紀(jì)30、40年代，經(jīng)過對半導(dǎo)體材料的性質(zhì)及特點的深入研究和長時間的實踐和探索，開始利用鍺、硅晶體制造P-N結(jié)。剛開始方法較為原始，它是在拉制鍺、硅單晶體的過程中實現(xiàn)的。以鍺單晶為例，由于熔化的晶體的導(dǎo)電類型為N型（或P型），在拉制過程中，某一時刻突然改變摻雜濃度，如放入某種受主雜質(zhì)（或施主雜質(zhì)），這樣已拉制好的單晶，先頭部分為N型（或P型），而后一部分就成為P型(或N型),然后將鍺單晶切成小片,在P型和N型交界面處就形成了一個P-N結(jié),這就是晶體二極管。

2.

合金法：到了20世紀(jì)50年代，采用合金法制造PN結(jié)。它是將一個受主雜質(zhì)（施主雜質(zhì)）的小球，放在一塊N型（P型）鍺晶片上，然后，將它們一起放在高溫下加熱，使小球熔化，以合金方式浸入到鍺晶體中，當(dāng)晶片完全冷卻后，小球上制成了合金二極管或合金三極管。3.

擴散法：上述兩種制備PN結(jié)的方法，雖然工藝十分簡單，但是基區(qū)很難制的很薄,直接影響了晶體管的特性。因此，經(jīng)過探索研究，找到了一種更好的方法，這就是擴散法。用這種方法可以把基區(qū)制得十分薄，而且電阻率可以不均勻，這樣晶體管的電學(xué)特性就大大提高了。擴散法是在硅平面工藝基礎(chǔ)上發(fā)展起來的。

因為在硅片上用熱生長氧化法能生長出具有優(yōu)良電絕緣性能，又能掩蔽雜質(zhì)擴散的二氧化硅層。此后，光刻技術(shù)，薄膜蒸發(fā)技術(shù)又先后被引進到半導(dǎo)體器件制造中來。這樣，氧化、擴散、光刻、外延等技術(shù)相結(jié)合，導(dǎo)致硅平面工藝技術(shù)突飛猛進的發(fā)展。用擴散法制造的硅晶體管，其頻率、功率、飽和壓降和表面噪聲等性能以及器件的穩(wěn)定性、可靠性，大大超過了鍺器件，這為集成電路制造技術(shù)奠定了基礎(chǔ)。把電路所需要的晶體管、二極管、電阻器和電容器等元件用一定工藝方式制作在一小塊硅片、玻璃或陶瓷襯底上，再用適當(dāng)?shù)墓に囘M行互連，然后封裝在一個管殼內(nèi)，使整個電路的體積大大縮小，引出線和焊接點的數(shù)目也大為減少。集成的設(shè)想出現(xiàn)在50年代末和60年代初，是采用硅平面技術(shù)和薄膜與厚膜技術(shù)來實現(xiàn)的。

電子集成技術(shù)按工藝方法分為以硅平面工藝為基礎(chǔ)的單片集成電路、以薄膜技術(shù)為基礎(chǔ)的薄膜集成電路和以絲網(wǎng)印刷技術(shù)為基礎(chǔ)的厚膜集成電路。

單片集成電路工藝

利用研磨、拋光、氧化、擴散、光刻、外延生長、蒸發(fā)等一整套平面工藝技術(shù)，在一小塊硅單晶片上同時制造晶體管、二極管、電阻和電容等元件，并且采用一定的隔離技術(shù)使各元件在電性能上互相隔離。然后在硅片表面蒸發(fā)鋁層并用光刻技術(shù)刻蝕成互連圖形，使元件按需要互連成完整電路，制成半導(dǎo)體單片集成電路。隨著單片集成電路從小、中規(guī)模發(fā)展到大規(guī)模、超大規(guī)模集成電路，平面工藝技術(shù)也隨之得到發(fā)展。例如，擴散摻雜改用離子注入摻雜工藝；紫外光常規(guī)光刻發(fā)展到一整套微細加工技術(shù)，如采用電子束曝光制版、等離子刻蝕、反應(yīng)離子銑等；外延生長又采用超高真空分子束外延技術(shù)；采用化學(xué)汽相淀積工藝制造多晶硅、二氧化硅和表面鈍化薄膜；互連細線除采用鋁或金以外，還采用了化學(xué)汽相淀積重?fù)诫s多晶硅薄膜和貴金屬硅化物薄膜，以及多層互連結(jié)構(gòu)等工藝。薄膜集成電路工藝

整個電路的晶體管、二極管、電阻、電容和電感等元件及其間的互連線,全部用厚度在1微米以下的金屬、半導(dǎo)體、金屬氧化物、多種金屬混合相、合金或絕緣介質(zhì)薄膜，并通過真空蒸發(fā)工藝、濺射工藝和電鍍等工藝重疊構(gòu)成。用這種工藝制成的集成電路稱薄膜集成電路。

薄膜集成電路中的晶體管采用薄膜工藝制作,它的材料結(jié)構(gòu)有兩種形式：①薄膜場效應(yīng)硫化鎘和硒化鎘晶體管，還可采用碲、銦、砷、氧化鎳等材料制作晶體管；②薄膜熱電子放大器。薄膜晶體管的可靠性差，無法與硅平面工藝制作的晶體管相比，因而完全由薄膜構(gòu)成的電路尚無普遍的實用價值。薄膜集成電路工藝

實際應(yīng)用的薄膜集成電路均采用混合工藝，也就是用薄膜技術(shù)在玻璃、微晶玻璃、鍍釉或拋光氧化鋁陶瓷基片上制備無源元件和電路元件間的互連線，再將集成電路、晶體管、二極管等有源器件的芯片和不便用薄膜工藝制作的功率電阻、大電容值的電容器、電感等元件用熱壓焊接、超聲焊接、梁式引線或凸點倒裝焊接等方式組裝成一塊完整電路。薄膜集成電路工藝

厚膜集成電路工藝

用絲網(wǎng)印刷工藝將電阻、介質(zhì)和導(dǎo)體涂料淀積在氧化鋁、氧化鈹陶瓷或碳化硅襯底上。淀積過程是使用一細目絲網(wǎng)，制作各種膜的圖案。這種圖案用照相方法制成，凡是不淀積涂料的地方，均用乳膠阻住網(wǎng)孔。氧化鋁基片經(jīng)過清洗后印刷導(dǎo)電涂料，制成內(nèi)連接線、電阻終端焊接區(qū)、芯片粘附區(qū)、電容器的底電極和導(dǎo)體膜。制件經(jīng)干燥后，

在750～950℃間的溫度焙燒成形，揮發(fā)掉膠合劑，燒結(jié)導(dǎo)體材料，隨后用印刷和燒成工藝制出電阻、電容、跨接、絕緣體和色封層。有源器件用低共熔焊、再流焊、低熔點凸點倒裝焊或梁式引線等工藝制作，然后裝在燒好的基片上，焊上引線便制成厚膜電路。厚膜電路的膜層厚度一般為7～40微米。用厚膜工藝制備多層布線的工藝比較方便，多層工藝相容性好，可以大大提高二次集成的組裝密度。厚膜集成電路工藝

此外，等離子噴涂、火焰噴涂、印貼工藝等都是新的厚膜工藝技術(shù)。與薄膜集成電路相仿，厚膜集成電路由于厚膜晶體管尚不能實用，實際上也是采用混合工藝。厚膜集成電路工藝

比較單片集成電路和薄膜與厚膜集成電路這三種工藝方式各有特點，可以互相補充。通用電路和標(biāo)準(zhǔn)電路的數(shù)量大，可采用單片集成電路。需要量少的或是非標(biāo)準(zhǔn)電路，一般選用混合工藝方式，也就是采用標(biāo)準(zhǔn)化的單片集成電路，加上有源和無源元件的混合集成電路。厚膜、薄膜集成電路在某些應(yīng)用中是互相交叉的。厚膜工藝所用工藝設(shè)備比較簡易，電路設(shè)計靈生產(chǎn)周期短，散熱良好，所以在高壓、大功率和無源元件公差要求不太苛刻的電路中使用較為廣泛。另外，由于厚膜電路在工藝制造上容易實現(xiàn)多層布線，在超出單片集成電路能力所及的較復(fù)雜的應(yīng)用方面，可將大規(guī)模集成電路芯片組裝成超大規(guī)模集成電路，也可將單功能或多功能單片集成電路芯片組裝成多功能的部件甚至小的整機。單片集成電路除向更高集成度發(fā)展外，也正在向著大功率、線性、高頻電路和模擬電路方面發(fā)展。不過,在微波集成電路、較大功率集成電路方面，薄膜、厚膜混合集成電路還具有優(yōu)越性。在具體的選用上，往往將各類單片集成電路和厚膜、薄膜集成工藝結(jié)合在一起，特別如精密電阻網(wǎng)絡(luò)和阻容網(wǎng)絡(luò)基片粘貼于由厚膜電阻和導(dǎo)帶組裝成的基片上，裝成一個復(fù)雜的完整的電路。必要時甚至可配接上個別超小型元件，組成部件或整機。0．2集成電路的發(fā)展歷史

隨著硅平面工藝技術(shù)的不斷完善和發(fā)展，到1958年，誕生了第一塊集成電路，也就是小規(guī)模集成電路（SSI）；到了20世紀(jì)60年代中期，出現(xiàn)了中規(guī)模集成電路(MSI)；20世紀(jì)70年代前期又出現(xiàn)了大規(guī)模集成電路（LSI）；20世紀(jì)70年代后期又出現(xiàn)了超大規(guī)模集成電路（VLSI）；到了20世紀(jì)90年代就出現(xiàn)了特大規(guī)模集成電路（ULSI）?？梢哉f集成電路的集成度幾乎以每年翻一番的速度高速發(fā)展。

集成電路的制作可以分成三個階段：①硅晶圓片的制作；②集成電路的制作；③集成電路的封裝。目前，硅晶圓片（wafer）是以8in（直徑200mm）為主，集成電路的設(shè)計與制造的最小線寬約為0.25~0.18μm。平均而言，每一個8in硅晶圓片上要制作200-300個芯片面積在2cm2左右的集成電路。

集成電路的制造工藝流程十分復(fù)雜，而且不同的種類、不同的功能、不同的結(jié)構(gòu)的集成電路，其制造的工藝流程也不相同。人們通常以最小線寬（或稱特征尺寸）、硅晶圓片的直徑和動態(tài)隨機存儲器的容量，來評價集成電路制造工藝的發(fā)展水平。

在表0-1中列出了從1995年到2010年集成電路的發(fā)展情況和展望。年代199519982001200420072010特征尺寸/μm0.350.250.180.130.100.07DRAM容量/bit64M256M1G4G16G64G微處理器尺寸/mm2250300360430520620DRAM尺寸/mm21902804206409601400邏輯電路晶體管密度（晶體管數(shù)）/個4M7M13M25M50M90M高速緩沖器（bit/cm2）2M6M20M50M100M300M最大硅晶圓片直徑/mm200200300300400400集成電路的技術(shù)發(fā)展趨勢，是向較大的硅圓晶片及較小的特征尺寸方向發(fā)展。這樣，可以在其體積不變的情況下，不斷增強集成電路的功能，降低使用的成本。但從另一方面看，為了減小特征尺寸，在工藝及設(shè)備上的研究和制造方面所花費的成本，也越來越高。一般講要制造一個可制造的64MBDRAM的生產(chǎn)線，需要投資約10億美元。

集成電路技術(shù)的發(fā)展促使集成電路制造設(shè)備加工技術(shù)的提高，如電子束曝光、軟X射線曝光、等離子(或反應(yīng)離子)刻蝕、離子注入等一系列微細加工技術(shù)和計算機輔助工程(CAE)、包括計算機輔助制造(CAM)、計算機輔助測試(CAT)及計算機輔助設(shè)計(CAD)等技術(shù)也相繼得到提高。同時,比如銅引線工藝、低K介質(zhì)材料等新工藝也引起人們研究的興趣。

集成電路50年變遷：芯片制造商達到空前水平據(jù)美國《連線》雜志報道，1958年，美國德州儀器公司展示了全球第一塊集成電路板，這標(biāo)志著世界從此進入到了集成電路的時代。集成電路具有體積小、重量輕、壽命長和可靠性高等優(yōu)點，同時成本也相對低廉，便于進行大規(guī)模生產(chǎn)。在近50年的時間里，集成電路已經(jīng)廣泛應(yīng)用于工業(yè)、軍事、通訊和遙控等各個領(lǐng)域。用集成電路來裝配電子設(shè)備，其裝配密度相比晶體管可以提高幾十倍至幾千倍，設(shè)備的穩(wěn)定工作時間也可以大大提高。以下為集成電路50年來的簡要發(fā)展和應(yīng)用情況：

1、第一塊集成電路板幾根零亂的電線將五個電子元件連接在一起，就形成了歷史上第一個集成電路。雖然它看起來并不美觀，但事實證明，其工作效能要比使用離散的部件要高得多。歷史上第一個集成電路出自杰克-基爾比之手。當(dāng)時，晶體管的發(fā)明彌補了電子管的不足，但工程師們很快又遇到了新的麻煩。為了制作和使用電子電路，工程師不得不親自手工組裝和連接各種分立元件，如晶體管、二極管、電容器等。很明顯，這種做法是不切實際的。于是，基爾比提出了集成電路的設(shè)計方案。2、半導(dǎo)體設(shè)備與鉛結(jié)構(gòu)模型其實，在20世紀(jì)50年代，許多工程師都想到了這種集成電路的概念。美國仙童公司聯(lián)合創(chuàng)始人羅伯特-諾伊斯就是其中之一。在基爾比研制出第一塊可使用的集成電路后，諾伊斯提出了一種“半導(dǎo)體設(shè)備與鉛結(jié)構(gòu)”模型。1960年，仙童公司制造出第一塊可以實際使用的單片集成電路。諾伊斯的方案最終成為集成電路大規(guī)模生產(chǎn)中的實用技術(shù)?；鶢柋群椭Z伊斯都被授予“美國國家科學(xué)獎?wù)隆薄Ｋ麄儽还J(rèn)為集成電路共同發(fā)明者。3、分子電子計算機雖然集成電路優(yōu)點明顯，但仍然有很長時間沒有在工業(yè)部門得到實際應(yīng)用。相反，它卻首先引起了軍事及政府部門的興趣。1961年，德州儀器為美國空軍研發(fā)出第一個基于集成電路的計算機，即所謂的“分子電子計算機”。美國宇航局也開始對該技術(shù)表示了極大興趣。當(dāng)時，“阿波羅導(dǎo)航計算機”和“星際監(jiān)視探測器”都采用了集成電路技術(shù)。4、集成電路應(yīng)用于導(dǎo)彈制導(dǎo)系統(tǒng)1962年，德州儀器為“民兵-I”型和“民兵-II”型導(dǎo)彈制導(dǎo)系統(tǒng)研制22套集成電路。這不僅是集成電路第一次在導(dǎo)彈制導(dǎo)系統(tǒng)中使用，而且是電晶體技術(shù)在軍事領(lǐng)域的首次運用。到1965年，美國空軍已超越美國宇航局，成為世界上最大的集成電路消費者。5、戈登-摩爾提出摩爾定律英特爾公司的聯(lián)合創(chuàng)始人之一戈登-摩爾也在集成電路的早期發(fā)展進程中扮演著重要的角色。早在1965年，摩爾就曾對集成電路的未來作出預(yù)測。他推算，到1975年每塊芯片上集成的電子元件數(shù)量將達到65000個。而實際上，每過12個月芯片上集成的電子元件數(shù)量都會翻一番。這就是現(xiàn)在我們所了解的計算機“摩爾定律”。6、“Busicom141-PF”計算機在20世紀(jì)60年代，計算機通常都是笨重的龐然大物。集成電路的出現(xiàn)改變了計算機這一形象。1969年，英特爾公司為日本計算機公司最新研發(fā)的“Busicom141-PF”計算機設(shè)計12塊芯片。但英特爾公司的工程師泰德-霍夫等人卻根據(jù)日本公司的需求提出了另一套設(shè)計方案。于是誕生了歷史上第一個微處理器--4004。7、英特爾4004微處理器隨著歷史的前進，集成電路早已讓路于微處理器。英特爾公司的4004微處理器雖然并不是首個商業(yè)化的微處理器，但卻是第一個在公開市場上出售的計算機元件。據(jù)霍夫介紹，4004微處理器的計算能力其實并不輸于世界上第一臺計算機ENIAC(電子數(shù)字積分計算機)，但卻比ENIAC小得多。ENIAC使用了18000個真空管，占據(jù)了整個房間。8、“普爾薩”數(shù)字手表繼便攜式計算器和數(shù)字手表之后，集成電路的下一個主要商業(yè)應(yīng)用也許就是“手腕計算機”。“Microma”液晶數(shù)字表是應(yīng)用“系統(tǒng)芯片”技術(shù)的首款產(chǎn)品。漢米爾頓公司推出的“普爾薩”是世界上第一只數(shù)字手表。1970年，普爾薩剛剛上市時售價為2100美元。9、集成電路工藝突飛猛進如今，芯片制造商(如英特爾、AMD等公司)生產(chǎn)的芯片上所集成的晶體管數(shù)量已達到了空前的水平，而且每個晶體管的體積變得非常微小。比如，一個針尖上可以容納3000萬個45毫微米大小的晶體管。此外，現(xiàn)在的處理器上單個晶體管的價格僅僅是1968年晶體管價格的百萬分之一。集成電路發(fā)展簡史

1.世界集成電路的發(fā)展歷史

1947年：貝爾實驗室肖克萊等人發(fā)明了晶體管，這是微電子技術(shù)發(fā)展中第一個里程碑；

1950年：結(jié)型晶體管誕生；

1950年：ROhl和肖特萊發(fā)明了離子注入工藝；

1951年：場效應(yīng)晶體管發(fā)明；

1956年：CSFuller發(fā)明了擴散工藝；

1958年：仙童公司RobertNoyce與德儀公司基爾比間隔數(shù)月分別發(fā)明了集成電路，開創(chuàng)了世界微電子學(xué)的歷史；

1960年：HHLoor和ECastellani發(fā)明了光刻工藝；

1962年：美國RCA公司研制出MOS場效應(yīng)晶體管；1963年：F.M.Wanlass和C.T.Sah首次提出CMOS技術(shù)，今天，95%以上的集成電路芯片都是基于CMOS工藝；

1964年：Intel摩爾提出摩爾定律，預(yù)測晶體管集成度將會每18個月增加1倍；

1966年：美國RCA公司研制出CMOS集成電路，并研制出第一塊門陣列（50門）；

1967年：應(yīng)用材料公司（AppliedMaterials）成立，現(xiàn)已成為全球最大的半導(dǎo)體設(shè)備制造公司；

1971年：Intel推出1kb動態(tài)隨機存儲器（DRAM），標(biāo)志著大規(guī)模集成電路出現(xiàn)；1971年：全球第一個微處理器4004由Intel公司推出，采用的是MOS工藝，這是一個里程碑式的發(fā)明；

1974年：RCA公司推出第一個CMOS微處理器1802；

1976年：16kbDRAM和4kbSRAM問世；

1978年：64kb動態(tài)隨機存儲器誕生，不足0.5平方厘米的硅