計算機組成原理大題

1假設(shè)寄存器R中的數(shù)值為2000，主存地址為2000和3000的地址單元中存放的內(nèi)容分別為3000和4000，PC的值為5000，若按以下尋址方式，訪問到的操作數(shù)各是多少?①寄存器尋址R；②寄存器間接尋址(R)；③直接尋址2000；④存儲器間接尋址(2000)；⑤相對尋址-3000(PC)。2、某機字長32位，共有機器指令100條，指令單字長，等長操作碼，CPU內(nèi)部有通用寄存器32個，可作變址寄存器用，存儲器按字節(jié)編址，指令擬用直接尋址、間接尋址、變址尋址和相對尋址等4種尋址方式。分別畫出4種不同尋址方式的單地址指令的指令格式。采用直接尋址和間接尋址方式時，可直接尋址的存儲器的空間各是多少？寫出4種尋址方式下，有效地址E的表達式。答案：12、 直接尋址時，由于指令操作碼占用了其中7位，則剩余的(32-7=25)位表示指令的尋址范圍。當(dāng)按字節(jié)編址時，尋址范圍為32MB〔^】；使用間接尋址時，由于機器的字長為32位，所以可尋址范圍為4GBf2^)。3、 有效地址EA如下所示。直接尋址：EA二指令中的地址碼間接尋址：EA=指令中地址碼所指示的內(nèi)存單元中存放的有效地址變址尋址：EA=變址寄存器中所包含的地址值+指令中地址碼所表示的偏移相對尋址：EA=程序記數(shù)器中所包含的地址值+指令中地址碼所表示的偏移3、設(shè)有兩個十進制數(shù):x=-0.875X21,y=0.625X22。將x，y的尾數(shù)轉(zhuǎn)換為二進制補碼形式。設(shè)階碼2位，階符1位，數(shù)符1位，尾數(shù)3位。通過補碼運算規(guī)則求出z=x-y的二進制浮點規(guī)格化結(jié)果。4已知x=0.10011101,y=0.1110，用不恢復(fù)余數(shù)陣列除法器求x—y。、解：先求出：［-y］補=1.0010

被除數(shù) O.iOOLliOl減丁 i.OOIO余數(shù)為負左移l.I0UU01<0L.oimoio.inoQo=0余數(shù)為正左移減丁0.01011010.L0H011.0010>0Qi=l余數(shù)為負左移加丁1.H01011.101010.H10<0Qi=Q余數(shù)為正左移減尹0.100011.00011.0010>0=z>Q3=i余數(shù)為正0.0011>0故得商Q=Q；QiQQQ&=0.1011,余數(shù)R=0.0000001io5、 設(shè)有x=0.11011,y=-0.11111用布斯算法求x*y。6、 某計算機的頁式虛擬存存儲器管理中采用長度為16字的頁面。頁表內(nèi)容如下表所示，求當(dāng)CPU程序按下列二進制虛擬字地址訪存時產(chǎn)生的實際字地址：提示00101101(2)10100000(3)10001000虛頁號實頁號裝入位0GOO0101000100100Q1Q00110000010001100101——0110——0111r—!；■■■■1000.0100wen0011匸1010oxnBion■01111100—1101 ——■——7、 設(shè)某主機容量4MB,Cache容量16KB，每字塊有8個字，每字32位，設(shè)計一個四路組相聯(lián)映象（即cache每組內(nèi)4個字塊）的cache組織，要求：（1） 畫出主存地址字段中各段的位數(shù)；（2） 設(shè)cache初態(tài)為空，cpu依次從主存第0，1，2,。。。。。。。。。99號單元讀出100個字（主存一次讀出一個字），并重復(fù)按此次序讀8次，問命中率是多少（3） 若chche的速度是主存的6倍，問有cache和無cache相比，速度提高多少倍？答：（1） 由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下：8 7 2 3 2（2） 由于題意中給出的字地址是連續(xù)的，故（1）中地址格式的最低2位不參加字的讀出操作。當(dāng)主存讀0號字單元時，將主存0號字塊（0~7）調(diào)入Cache（0組x號塊），主存讀8號字單元時，將1號塊（8?15）調(diào)入Cache（1組x號塊）主存讀96號單元時，將12號塊（96?103）調(diào)入Cache（12組x號塊）。?共需調(diào)100/813次，就把主存中的100個數(shù)調(diào)入Cache。除讀第1遍時CPU需訪問主存13次外，以后重復(fù)讀時不需再訪問主存。則在800個讀操作中：訪Cache次數(shù)=（100-13）+700=787次?0.98?Cache命中率=787/80098%（3） 設(shè)無Cache時訪主存需時800T（T為主存周期），加入Cache后需時：（131.167+13）T?T/6+13T'787144.167T?5.55倍?則：800T/144.167T有Cache和無Cache相比，速度提高4.55倍左右。8、 已知某運算器的基本結(jié)構(gòu)如圖所示，它具有+（加）、一（減）、和（傳送）

三種操作。（1） 寫出圖中1?12表示的運算器操作的微命令；（5分）（2） 設(shè)計適合此運算器的微指令格式；（5分）（3） 指令DDA的功能是計算R1、R2和R3三個寄存器的和，若進位C=0,則R1+R2-R2；若進位C=1,則R1+R2+R3-R2，畫出指令DDA的微程序流程圖，并列出微操作序列（取指令流程不寫，取指令微指令安排在0號單元中）；（5分）（4）設(shè)下址地址為5位，將微程序流程圖安排在1?3號單元里；（5分）牌：⑴圖屮牌：⑴圖屮廣牡表示的運算需操作的黴金令仆別為1:十2：-:4：KL—A5：腔_電(j：K3—A7：R3—B乩世fB9：KL—BLU：BUa^Kl11：BUS^R2L2：肌3~囲⑵以下幾粗微命令■是杓斥的「1：- 2：- 3：W4：KI—A 5：膛f盤 G：K3—A7： KJ—B 8：膛f匕 9：KL—BLO：BL-5—K1 11：BUS—K2 Ei；（3）計運算辭的惓牯令