計(jì)算機(jī)組成原理復(fù)習(xí)(考研)題10

研究生入學(xué)試卷十一．選擇題（每小題1分，共10分）。已知定點(diǎn)整數(shù)X的原碼為IXn-1Xn-2……X0,且X>-2n-1,則必有—。A．Xn-1=0 B.Xn-1=1n-1 n-1C.X“1=0且X0~Xn-2不全為0 D?Xn-i=1且X°?X不全為0運(yùn)算器雖有許多部件組成,但核心部件是___。數(shù)據(jù)總線 B.算術(shù)邏輯運(yùn)算單元 C.多路開關(guān) D.累加寄存器某計(jì)算機(jī)字長(zhǎng)16位，它的存儲(chǔ)容量是64K，若按字節(jié)編址，那么它的尋址范圍是__。0—64KB.0—32K C.0—64KBD.0—32KB算術(shù)右移指令執(zhí)行的操作是___。符號(hào)位填0，并順次右移1位，最低位移至進(jìn)位標(biāo)志位。符號(hào)位不變，并順次右移1位，最低位移至進(jìn)位標(biāo)志位。進(jìn)位標(biāo)志位移至符號(hào)位，順次右移1位，最低位移至進(jìn)位標(biāo)志位。符號(hào)位填1，并順次右移1位，最低位移至進(jìn)位標(biāo)志位。由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用___來規(guī)定。A.主存中讀取一個(gè)指令字的最短時(shí)間 B.主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C.主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間 D.主存中取一個(gè)數(shù)據(jù)字的平均時(shí)間為了確定下一條微指令的地址，通常采用斷定方式，基本思想是___。用程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址。用微程序計(jì)數(shù)器UPC來產(chǎn)生后繼微指令地址。通過微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址。通過指令中指定一個(gè)專門字段來控制產(chǎn)生后繼微指令地址。系統(tǒng)總線中控制線的功能是___。提供主存，I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào).提供數(shù)據(jù)信息.提供時(shí)序信號(hào).提供主存，I/O接口設(shè)備的響應(yīng)信號(hào)。用于筆記本電腦的外存儲(chǔ)器是___。A.軟磁盤 B.硬磁盤 C.固態(tài)盤 D.光盤中斷向量地址是___。A.子程序入口地址 B.中斷服務(wù)例行程序入口地址C.中斷服務(wù)例行程序入口地址的指示器 D.例行程序入口地址IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送它的數(shù)據(jù)傳送率可以是___。A.100兆位/s B.200兆位/s C.400兆位/s D.300兆位/s二.填空題（每小題3分，共18分）。虛擬存儲(chǔ)器指的是A.—層次，它給用戶提供了一個(gè)比實(shí)際B.—空間大得多的C.—空間.—個(gè)較完善的指令系統(tǒng)應(yīng)包含A._類指令，B._類指令，C._類指令，程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。當(dāng)今的CPU芯片除了包括定點(diǎn)運(yùn)算器和控制器外,還包括A.——運(yùn)算器和C.—管理等部件。PCI總線是當(dāng)前流行的總線，是一個(gè)高A.—且與B.—無關(guān)的C.—總線，又是一個(gè)至關(guān)重要的D.—總線。輸入設(shè)備分A.輸入設(shè)備，B. 輸入設(shè)備，C.輸入設(shè)備幾類。SCSI是處于A.—和B.—之間的并行I/O接口，可允許連接C.—臺(tái)不同類型的高速外圍設(shè)備。二?（12分）設(shè)有兩個(gè)十進(jìn)制數(shù)：x=-0.875x2i,y=0.625x22,（1） 將x,y的尾數(shù)轉(zhuǎn)換為二進(jìn)制補(bǔ)碼形式。（2） 設(shè)階碼2位，階符1位，數(shù)符1位，尾數(shù)3位，通過補(bǔ)碼運(yùn)算規(guī)則求出z=x-y的二進(jìn)制浮點(diǎn)規(guī)格化結(jié)果。四?（12分）設(shè)存儲(chǔ)器容量為4M字，字長(zhǎng)32位，模塊數(shù)m=4,分別用順序方式和交叉方式進(jìn)行組織，存儲(chǔ)周期T=200ns,數(shù)據(jù)總線寬度32位，總線傳送周期T=50ns?問順序存儲(chǔ)器和交叉存儲(chǔ)器帶寬各是多少？五?（12分）指令格式如下所示。OP為操作碼字段，試分析指令格式特點(diǎn)。15 10 7 32 0OP源寄存器基值寄存器偏移量（16位）六-（12分）運(yùn)算器結(jié)構(gòu)如圖A10.1示。IR為指令寄存器，R1—R3為三個(gè)通用寄存器，其中任何一個(gè)可作為源寄存器或目標(biāo)寄存器,A和B是三選一多路開關(guān)，通路的選擇分別由AS,AS和BS,BS控制。（如BSBS=01選擇R,10選擇R,11選擇R）。SS是ALU的操作0 1 0 1 0 1 1 2 3 12性質(zhì)控制端，功能如下：SS=00ALU輸出B SS=01ALU輸出A+BSS=10ALU輸出A—B SS=11 ALU輸出!B現(xiàn)有四條機(jī)器指令，其操作碼OP功能如下:指令名稱OP指令功能MOV00從源寄存器傳送一個(gè)數(shù)到目標(biāo)寄存器ADD01源寄存器和目標(biāo)寄存器內(nèi)容相加后送目標(biāo)寄存器COM10源寄存器內(nèi)容取反后送目標(biāo)寄存器ADT11十進(jìn)制加法指令，修正量Q在R.a,b數(shù)在R和RALU-*BUSssAAALU —+11%■-ssAAALU —+11%■-. nc—ni10!-|1”D]01:iFtrnft"nr1 B$!圖A10.1(1)請(qǐng)?jiān)O(shè)計(jì)微指令格式。⑵假定“取指”微指令完成從主存M取指令到IR,畫出四條機(jī)器指令的微程序流程圖。請(qǐng)標(biāo)出具體微地址和測(cè)試標(biāo)志。七-(12分)分析說明圖A10.2所示某七-(12分)分析說明圖A10.2所示某CPU總線周期時(shí)序圖。KM55553? L Jffll?5結(jié)皋圖A10.2

八．(12分)如圖A10.3所示是從實(shí)時(shí)角度觀察到的中斷嵌套。試問：這個(gè)中斷系統(tǒng)可實(shí)現(xiàn)幾重中斷？并分析圖中的中斷過程？圖A10.3研究生入學(xué)試卷十答案一．選擇題1.C1.C2.B3.B 4.B5.A6.C8.C9.C10.A.B.C二?填空題7.A,DC.C.虛擬地址C.邏輯運(yùn)算C.存儲(chǔ)D.層次A.主存一外存 B.主存A.數(shù)據(jù)傳送 B.算術(shù)運(yùn)算A.cache B.浮點(diǎn)A.帶寬B.處理器C.標(biāo)準(zhǔn)A.圖形 B.圖象 C.語音A.主適配器 B.智能設(shè)備控制器 C.17-15三?解：(1)設(shè)S1為x的尾數(shù)，S2為y的尾數(shù)，則S1=(-0.875)10=(-0.111)2[S]=1.0011補(bǔ)S=(0.625)=(+0.101)2102[S]=0.1012補(bǔ)(2)求z=x-y的二進(jìn)制浮點(diǎn)規(guī)格化結(jié)果。對(duì)階：設(shè)x的階碼為jx,y的階碼為jy,jx=(+01)2，jy=(+10)2，jx-jy=(01)2-(10)2=(-01)2，小階的尾數(shù)S1右移一位S1=(-0.0111)2，jx階碼加1,則jx=(10)2=jy,經(jīng)舍入后,S1=(-0,100)2,對(duì)階完畢。x=2jxxS1=2(io)2x(—O.1OO)2y=2jyxS2=2(io)2x(+0.101)2尾數(shù)相減[S1] =11.100補(bǔ)+ [—S2] =11.011補(bǔ)[S1—S2] =10.111尾數(shù)求和絕對(duì)值大于1補(bǔ)尾數(shù)右移一位，最低有效位舍掉，階碼加i（右規(guī)），貝y[si-s2]補(bǔ)=li.oii補(bǔ)（規(guī)格化數(shù)），jx=jy=11規(guī)格化結(jié)果011.1011四?解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=4個(gè)字的信息總量都是q=32位X4=128位順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字所需的時(shí)間分別是t2=mT=4x200ns=800ns=8x10—7（s）J=T+（m-l）t=200ns+3x50ns=350ns=3.5x10-7 （S）順序存儲(chǔ)器帶寬W2=q/12=128/（8x10-7）=16x107（位/S）交叉存儲(chǔ)器帶寬W]=q/1]=128/（3.5xl0-7）=36.5x107（位/S）五?解：（1）操作碼字段0P為16位，可指定26=64（2） 雙字長(zhǎng)（32位）二地址指令，用于訪問存儲(chǔ)器。（3） 一個(gè)操作數(shù)在源寄存器（共32個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由基值寄存器和偏移量決定）。所以是RS型指令。六?解：（1）假設(shè)控存容量為16單元從總框圖看到:控制信號(hào)共有12個(gè),CM容量為16單元,需占用4位下地址字段,判別測(cè)試字段需2位.分析機(jī)器指令級(jí)的指令格式與A,B兩個(gè)多路開關(guān)的控制方式后發(fā)現(xiàn)，AS0,AS卡口

BS0,BS：四個(gè)控制信號(hào)可以直接由機(jī)器指令級(jí)上的源字段和目標(biāo)字段控制J,但ADT指令例外.

為此微指令中設(shè)A,B二個(gè)微命令，用以產(chǎn)生AS0,AS],BS0,BS]信號(hào).另外丄DR]—LDR3三個(gè)控制

信號(hào)可以由微指令級(jí)提供一個(gè)控制信號(hào)LDR,然后與機(jī)器指令級(jí)上的目標(biāo)字段進(jìn)行組合譯碼

i

后產(chǎn)生微指令格式如下:A BSIS2+1!ALU-BUSLDRiLDIRPlP2uA3-uA011211112位4位(2)微指令流程如圖A10.4所示:圖A10.4七?解：該總線系統(tǒng)采用同步定時(shí)協(xié)議?？偩€周期是在時(shí)鐘信號(hào)CLK和CLK2定時(shí)下完成的并與所有的機(jī)器周期保持時(shí)間上的同步。一個(gè)機(jī)器周期由2個(gè)CLK時(shí)鐘周期組成(T1，T2節(jié)拍)。機(jī)器周期1為讀指令周期(W/R=O,D/C=0,M/I0=1)。在T1時(shí)間主方CPU送出ADS=0信號(hào)，表式總線上的地址及控制信號(hào)有效，在T2時(shí)間末尾，從方存儲(chǔ)器讀出指令并送到數(shù)據(jù)線D0—D31上，同時(shí)產(chǎn)生READY=0信號(hào)，通知CPU本次“讀出”操作已完成。機(jī)器周期2為讀數(shù)據(jù)周期，除了D/C=1夕卜，其余與機(jī)器周期1相同。機(jī)器周期3為寫數(shù)據(jù)周期，W/R=1，寫入的數(shù)據(jù)由CPU輸出到數(shù)據(jù)線D0—D31上。假如在一個(gè)機(jī)器周期內(nèi)能完成寫入操作，則在T2末尾由存儲(chǔ)器產(chǎn)生READY=0信號(hào)，假如T2末尾尚未完成寫入操作(圖A10.2中所示)，則READY=1,并將T2延長(zhǎng)一個(gè)時(shí)鐘周期。CPU在后一個(gè)T2末尾檢測(cè)READY=0，于是結(jié)束寫入周期°T2可以多次延長(zhǎng)，直到READY=0為止。讀出周期也可按此方法處理。圖A10.2中還所示總線的空閑狀態(tài)，空閑狀態(tài)僅有一個(gè)Ti節(jié)拍，只要總線空閑，可以連續(xù)出現(xiàn)多個(gè)Ti節(jié)拍。八.解：該中斷系統(tǒng)可以實(shí)行5重中斷。中斷優(yōu)先級(jí)的順序是，優(yōu)先權(quán)1最高，主程序運(yùn)行于最低優(yōu)先權(quán)（優(yōu)先權(quán)為6）。圖A10.3中出現(xiàn)了4重中斷。圖A10.3中中斷過程如下：主程序運(yùn)行到T1時(shí)刻，響應(yīng)優(yōu)先權(quán)4的中斷源的中斷請(qǐng)求并進(jìn)行中斷服務(wù)；到T3時(shí)刻，優(yōu)先權(quán)4的中斷服務(wù)還未結(jié)束，但又出現(xiàn)了優(yōu)先權(quán)3的中斷源的中斷請(qǐng)