《微機(jī)接口與原理技術(shù)》第5章習(xí)題與參考解答

《微機(jī)接口與原理技術(shù)》第5章習(xí)題與參照解答《微機(jī)接口與原理技術(shù)》第5章習(xí)題與參照解答//《微機(jī)接口與原理技術(shù)》第5章習(xí)題與參照解答.word可編寫(xiě).第5章習(xí)題及參照解答1.計(jì)算機(jī)的儲(chǔ)存器采納分級(jí)儲(chǔ)存系統(tǒng)的主要目的是(。A.便于讀寫(xiě)數(shù)據(jù)B.減小機(jī)箱的體積C.便于系統(tǒng)升級(jí)D.解決儲(chǔ)存容量、價(jià)錢(qián)和存取速度之間的矛盾解D2.在多級(jí)儲(chǔ)存系統(tǒng)中,Cache─主存構(gòu)造的作用是解決(問(wèn)題。A.主存容量不足B.主存與輔存速度不般配C.輔存與CPU速度不般配D.主存與CPU速度不般配解D3.以下要素中,與Cache的命中率沒(méi)關(guān)的是(。A.主存的存取時(shí)間B.塊的大小C.Cache的組織方式D.Cache的容量解A.專(zhuān)業(yè).專(zhuān)注..word可編寫(xiě).4.以下說(shuō)法中不正確的選項(xiàng)是(。A.每個(gè)程序的虛地點(diǎn)空間能夠遠(yuǎn)大于實(shí)地點(diǎn)空間,也能夠遠(yuǎn)小于實(shí)地點(diǎn)空間B.多級(jí)儲(chǔ)存系統(tǒng)由Cache、主存和虛構(gòu)儲(chǔ)存器構(gòu)成C.Cache和虛構(gòu)儲(chǔ)存器這兩種儲(chǔ)存器管理策略都利用了程序的局部性原理D.當(dāng)Cache未命中時(shí),CPU能夠直接接見(jiàn)主存,而外存與CPU之間則沒(méi)有直接通路解B5.以下說(shuō)法中正確的選項(xiàng)是(。A.虛構(gòu)儲(chǔ)存器技術(shù)提升了計(jì)算機(jī)的速度B.Cache與主存一致編址,Cache的地點(diǎn)空間是主存地點(diǎn)空間的一部分C.主存都是由易失性的隨機(jī)讀寫(xiě)儲(chǔ)存器構(gòu)成的D.Cache的功能所有由硬件實(shí)現(xiàn)解D6.在Cache的地點(diǎn)映照中,若主存中的隨意一頁(yè)均可映照到Cache內(nèi)的隨意一頁(yè)的地點(diǎn)上,則這類(lèi)方法稱(chēng)為(。A.全相聯(lián)映照B.直接映照C.組相聯(lián)映照D.混淆映照.專(zhuān)業(yè).專(zhuān)注..word可編寫(xiě).解A7.在計(jì)算機(jī)系統(tǒng)中,以下零件都能夠儲(chǔ)存信息:①主存;②CPU內(nèi)的通用存放器;③Cachc;磁④帶;⑤磁盤(pán)。依據(jù)CPU存取速度擺列,由快至慢挨次為(。此中,內(nèi)存包含(;屬于外存的是(;由半導(dǎo)體資料構(gòu)成的是(。解從快到慢挨次為(②、③、①、⑤、④。此中,內(nèi)存包含(①和③;屬于外存的是(④和⑤;由半導(dǎo)體資料構(gòu)成的是(①、②、③。8.什么是SRAM,DRAM,ROM,PROM,EPROM和FLASH?解易失性半導(dǎo)體儲(chǔ)存器統(tǒng)稱(chēng)為RAM,它分為靜態(tài)RAM(SRAM和動(dòng)向RAM(DRAM,用于在程序中保留需要?jiǎng)酉蚋淖兊臄?shù)據(jù),或是需要?jiǎng)酉蚣虞d的程序。非易失性半導(dǎo)體儲(chǔ)存器稱(chēng)為ROM,此中PROM是可編程ROM,EPROM是可擦除PROM(包含紫外線可擦除和電可擦除兩種。FLASH是一種能夠電擦除的非易失性半導(dǎo)體儲(chǔ)存器。9.儲(chǔ)存器有哪些主要技術(shù)指標(biāo)?這些指標(biāo)是怎樣表示的?解儲(chǔ)存器的主要技術(shù)指標(biāo)包含:·存取速度Tacc,以ns(納秒表示;·儲(chǔ)存容量,以bit表示,或用Byte表示,如62256,256kbit,或8K×8bit;·儲(chǔ)存器類(lèi)型,用型號(hào)來(lái)劃分。10.DRAM的存取時(shí)序和SRAM有何不一樣?其性能有何不一樣?解SRAM的讀寫(xiě)操作以下:第一在地點(diǎn)線上出現(xiàn)有效的地點(diǎn),而后CS有效,最后依據(jù)OE或WE能否有效進(jìn)行相應(yīng)的讀/寫(xiě)。而DRAM的讀寫(xiě)操作以下:第一在地點(diǎn).專(zhuān)業(yè).專(zhuān)注..word可編寫(xiě).線上出現(xiàn)有效的行地點(diǎn),而后RAS有效;經(jīng)過(guò)一準(zhǔn)時(shí)間以后,地點(diǎn)線上的行地點(diǎn)被撤除,改送列地點(diǎn),而CAS變成有效;當(dāng)行、列地點(diǎn)都被鎖存到DRAM芯片內(nèi)部的鎖存器以后,即可依據(jù)OE或WE信號(hào)進(jìn)行讀/寫(xiě)操作。兩者的不一樣在于DRAM芯片采納分時(shí)復(fù)用的方式傳輸?shù)攸c(diǎn),也馬上地點(diǎn)分為行地點(diǎn)和列地點(diǎn)兩部分分時(shí)在地點(diǎn)線上傳遞,這需要兩個(gè)連續(xù)的時(shí)鐘周期。SRAM的速度快、接口簡(jiǎn)單、讀寫(xiě)操作簡(jiǎn)易,但儲(chǔ)存容量較小、價(jià)錢(qián)也比較高;而DRAM的儲(chǔ)存密度較高、儲(chǔ)存容量大,但接口較復(fù)雜,且需要準(zhǔn)時(shí)刷新。11.DRAM為何要刷新?刷新方式有幾種?解由于DRAM儲(chǔ)存的信息會(huì)隨時(shí)間而消逝,因此需要刷新。刷新方式包含:·片外刷新(分別刷新、集中刷新和異步刷新;·片內(nèi)刷新。12.8086CPU與儲(chǔ)存器連結(jié)時(shí)需要考慮哪幾方面的要素?解儲(chǔ)存器接口設(shè)計(jì)需要考慮以下問(wèn)題:(1儲(chǔ)存器容量;(2儲(chǔ)存空間的安排;(3總線上的儲(chǔ)存器存守信號(hào)實(shí)時(shí)序;(4數(shù)據(jù)總線寬度等。15.用2114、6116和6264分別構(gòu)成容量為64K×8的儲(chǔ)存器,各需多少芯片?地點(diǎn)需要多少位作為片內(nèi)陸點(diǎn)選擇線,多少位作為芯片選擇線?解2114是1K×4的SRAM芯片。需要64X2=128個(gè)芯片,地點(diǎn)需要10位作為片內(nèi)陸點(diǎn)選擇線,6位作為芯片選擇線。6116是2K×8的SRAM芯片,需要32個(gè)芯片,地點(diǎn)需要11位作為片內(nèi)陸點(diǎn)選擇線,5位作為芯片選擇線。6264是8K×8的SRAM芯片,需要8個(gè)芯片,地點(diǎn)需要13位作為片內(nèi)陸點(diǎn)選擇線,3位作為芯片選擇線。.專(zhuān)業(yè).專(zhuān)注..word可編寫(xiě).16.設(shè)有一個(gè)擁有24位地點(diǎn)和8位字長(zhǎng)的儲(chǔ)存器,問(wèn):(1該儲(chǔ)存器能夠儲(chǔ)存多少字節(jié)的信息?(2假如該儲(chǔ)存器由4M×1位的RAM芯片構(gòu)成,需要多少片?(3在此條件下,若數(shù)據(jù)總線為8位,需要多少位作芯片選擇?解(116兆字節(jié)(2需要4×8=32片(3兩位18.某計(jì)算機(jī)系統(tǒng)的內(nèi)儲(chǔ)存器由Cache和主存構(gòu)成,Cache的存取周期為45ns,主存的存取周期為200ns。已知在一段給定的時(shí)間內(nèi),CPU共接見(jiàn)內(nèi)存4500次,此中340次接見(jiàn)主存。問(wèn):(1Cache的命中率是多少?(2CPU接見(jiàn)內(nèi)存的均勻時(shí)間是多少納秒?(3Cache-主存系統(tǒng)的效率是多少?(4CPU訪存的均勻時(shí)間與哪些要素相關(guān)?解(1H=0.924(2T=56.71ns(3e=0.7935(4和命中率H以及Cache和主存的存取時(shí)間T1和T2相關(guān)。.專(zhuān)業(yè).專(zhuān)注..word可編寫(xiě).23.說(shuō)明80486CPU在進(jìn)行字節(jié)/字/雙字?jǐn)?shù)據(jù)接見(jiàn)時(shí),數(shù)據(jù)地點(diǎn)和BE0、BE1、BE2和BE3之間的關(guān)系。解當(dāng)只有BE0有效時(shí),經(jīng)過(guò)D7~D0傳輸?shù)妥止?jié);當(dāng)只有BE1有效時(shí),經(jīng)過(guò)D15~D8傳輸次低字節(jié);若BE0和BE1有效而此外兩個(gè)字節(jié)同意信號(hào)無(wú)效,則經(jīng)過(guò)D15~D0傳輸?shù)妥?若四個(gè)字節(jié)同意信號(hào)都有效,則經(jīng)過(guò)D32~D0傳輸雙字。24.關(guān)于Pentium采納全譯碼方式設(shè)計(jì)一個(gè)64位儲(chǔ)存器模塊,使用EPROM芯片,地點(diǎn)范圍FFFF0000H~FFFFFFFFH,SRAM芯片,地點(diǎn)范圍00000000H~003FFFFFH。解若采納EPROM芯片27C64(8K×8位,需要8片,此中SA31~SA16共16位都為1作為8片27C64的片選信號(hào),儲(chǔ)存器讀/寫(xiě)信號(hào)與BE0-BE7聯(lián)合產(chǎn)生8片儲(chǔ)存芯片的讀/寫(xiě)信號(hào),SA15-SA3作為地點(diǎn)線連結(jié)到27C64相應(yīng)的地點(diǎn)線A12-A0上作為各芯片內(nèi)儲(chǔ)存單元的尋址信號(hào)。若采納SRAM芯片628128(128K×8,需要32片,用SA31-SA20共12位譯碼作為片選信號(hào),此中SA31~SA22都為0,依據(jù)SA21,SA20選擇地點(diǎn)范圍00000000H~000FFFFFH,00100000H~001FFFFFH,0