mems陀螺晶圓級真空封裝工藝研究

mems陀螺晶圓級真空封裝工藝研究

0金硅共晶鍵合真空封裝工藝近年來，螺旋式閘門廣泛應(yīng)用于消費終端、汽車制造、船舶制造等領(lǐng)域。高性能MEMS陀螺對于真空封裝氣密性要求很高,目前晶圓級真空封裝已經(jīng)成為高性能MEMS陀螺制備的關(guān)鍵工藝技術(shù)在目前眾多的鍵合工藝中,靜電鍵合的高電壓對MEMS器件性能產(chǎn)生不利影響;硅硅直接鍵合對鍵合表面平整度和光潔度要求高,并且鍵合時的高溫?zé)o法兼容金屬工藝;熱壓鍵合需要較高壓力,且不兼容金屬引線工藝,這幾種鍵合應(yīng)用于高性能MEMS陀螺的真空封裝面臨的困難較多。本文采用金硅共晶鍵合實現(xiàn)了MEMS陀螺晶圓級真空封裝。金硅共晶鍵合是利用金硅共晶合金熔融溫度較低(363℃,比純金或純硅熔點低得多)的特點,將它作為中間介質(zhì)層,在較低的溫度下通過加熱熔融實現(xiàn)共晶鍵合,其鍵合溫度低、殘余應(yīng)力小、圖形化容易、鍵合強度高且封裝氣密性好1試驗計劃和準(zhǔn)備1.1利用熱氧化地層和化合物實驗設(shè)計的晶圓級真空封裝整體工藝流程如圖1所示,用作鍵合的兩片晶圓分別為蓋帽晶圓和結(jié)構(gòu)層晶圓,制備工藝具體流程如下:在蓋帽晶圓上制作背面對準(zhǔn)標(biāo)記;制作淺腔;進行熱氧化,厚度為0.3μm,在氧化層上制備鎢金屬引線,鎢層厚度為0.3μm;在鎢引線層上采用等離子體增強化學(xué)氣相沉積(PECVD)工藝淀積一層氧化層,厚度為0.5μm,在該氧化層上刻蝕接觸孔,濺射Ti/Au,并制備金鍵合環(huán)、金焊盤點(PAD),金層厚度為0.5μm;在蓋帽淺腔內(nèi)制備吸氣劑,并加入已制備好的結(jié)構(gòu)層晶圓進行共晶鍵合;鍵合完成后刻開PAD點上方的結(jié)構(gòu)層晶圓,露出金PAD。1.2金屬基導(dǎo)電材料的共晶鍵合工藝為保證金硅鍵合順利進行,需在鍵合前對硅表面和金表面進行處理:在鍵合前先漂去硅表面的自然氧化層,再經(jīng)等離子體清洗去除硅表面和金表面沾污。金硅鍵合時,在鍵合壓強的作用下,金表面和硅表面緊密接觸,當(dāng)鍵合溫度高于金硅二相系共熔溫度時,金硅化合物會從硅表面奪取硅原子,實現(xiàn)硅在金硅二相系中的飽和狀態(tài),再經(jīng)自然冷卻可形成良好的金硅鍵合。由于黏附層鈦的存在,在進行鍵合工藝時,鈦向金中擴散形成AuTi/AuTi蓋帽層和結(jié)構(gòu)層的共晶鍵合工藝采用SUSSMicroTec公司的SB6E鍵合機,鍵合過程如下:開始階段先抽取工藝腔室真空,同時襯底升溫至100℃;待鍵合腔體內(nèi)抽真空至102真空密封性能的測定2.1示蹤氣體濃度檢測將真空封裝后的晶圓劃成小芯片,對小芯片進行氣密性檢測,檢測主要包括He質(zhì)譜檢漏儀細檢和氟油粗檢。He質(zhì)譜檢漏儀采用的示蹤氣體為He氣,對示蹤氣體的濃度進行檢測。利用He質(zhì)譜檢漏儀加壓法測量泄漏時,按照GJB548A標(biāo)準(zhǔn),根據(jù)本次鍵合后的內(nèi)腔體積,將待測小芯片在5個大氣壓的He氣環(huán)境下放置4h,取出后置于He質(zhì)譜檢漏儀抽真空至穩(wěn)定值,如果存在泄漏,將被He質(zhì)譜檢漏儀偵測,從示蹤的He的濃度可以計算出泄漏速率2.2結(jié)合強度測試采用直拉法進行鍵合強度剪切力測試,以檢測芯片的鍵合強度3氣密性測試應(yīng)用金硅鍵合晶圓級真空封裝,預(yù)期可使MEMS陀螺真空腔室氣體泄漏速率小于1.0×10在本文的真空封裝方案中,封裝氣密性與金硅共晶鍵合質(zhì)量緊密相關(guān)。由于金屬引線從鍵合環(huán)下方橫向引出,導(dǎo)致鍵合環(huán)在引線表面和引線間隙處存在高度差,該高度差導(dǎo)致鍵合面存在空隙。在共晶鍵合時,液相的金硅合金可流入鍵合環(huán)的高度差間隙,防止真空封裝泄漏。但間隙過大或金硅合金較少時,無法填滿鍵合面存在的間隙,從而導(dǎo)致氣密封裝失敗,如圖3(a)所示。因此,真空封裝的成功與下層鎢金屬引線厚度和金層厚度密切相關(guān):鎢引線在滿足電連接電阻要求時,應(yīng)盡量薄以減小鍵合面上高度差;金層厚度應(yīng)滿足液相金硅合金能填滿高度差間隙的要求,如圖3(b)所示,間隙被液相金硅合金填滿,確保了真空封裝的氣密性。為此制備新實驗片A,其鎢引線厚度為0.2μm,金層厚度為0.8μm,其他工藝條件均不變,將實驗片A劃成小芯片后,其中10個小芯片的氣密性測試結(jié)果如表3所示,結(jié)果顯示實驗片A小芯片真空泄露速率均小于2.0×10在實際MEMS制造中,雖然鍵合環(huán)越寬、鍵合面積越大,鍵合強度越強,但考慮到芯片面積,鍵合環(huán)不宜過寬由于金鍵合面和下層金屬引線僅靠一層PECVD沉積的氧化層絕緣,在金硅鍵合過程中施加在晶圓上的壓力可能會破壞該氧化層,金滲透到下層金屬引線上,從而導(dǎo)致相鄰引線的短路。因此,需要對芯片的相鄰PAD點進行電學(xué)性能測試,判斷鍵合是否對金屬引線產(chǎn)生不利影響。刻蝕PAD點上方的結(jié)構(gòu)層晶圓露出PAD點,200倍光學(xué)顯微鏡下觀察露出的B1芯片的PAD點,如圖5所示。測量相鄰電絕緣PAD點的絕緣性,結(jié)果如表5所示,電壓為0～10V時,絕緣電阻均大于7GΩ,表明絕緣性良好,未受金硅鍵合影響。進一步對完成真空封裝的B1陀螺芯片進行功能測試,結(jié)果如圖6所示。測試方法如下:陀螺的頻率測試采用掃頻法,用信號發(fā)生器(KEY-SIGHT33500B)對陀螺諧振子進行掃頻,尋找諧振點,掃頻過程可在Labview的程序下進行監(jiān)控;Q值測試采用時間衰減法,首先由信號發(fā)生器對陀螺輸入同步反相等伏的驅(qū)動信號,將陀螺諧振子驅(qū)動在其諧振頻率附近,然后去除激勵信號,由高速采集卡(NI-DAQ)完成對輸出衰減信號的采集,對采集到的衰減信號進行過濾和擬合,得到諧振子的衰減時間常數(shù)。最后Q值由公式Q=πτf4社會主義模型特別是表現(xiàn)本文介